CN102142276B - 半导体装置及其控制方法 - Google Patents

半导体装置及其控制方法 Download PDF

Info

Publication number
CN102142276B
CN102142276B CN201010215020.2A CN201010215020A CN102142276B CN 102142276 B CN102142276 B CN 102142276B CN 201010215020 A CN201010215020 A CN 201010215020A CN 102142276 B CN102142276 B CN 102142276B
Authority
CN
China
Prior art keywords
signal
chip
pump
pump control
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010215020.2A
Other languages
English (en)
Other versions
CN102142276A (zh
Inventor
陈伸显
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102142276A publication Critical patent/CN102142276A/zh
Application granted granted Critical
Publication of CN102142276B publication Critical patent/CN102142276B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D21/00—Separation of suspended solid particles from liquids by sedimentation
    • B01D21/26—Separation of sediment aided by centrifugal force or centripetal force
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B04—CENTRIFUGAL APPARATUS OR MACHINES FOR CARRYING-OUT PHYSICAL OR CHEMICAL PROCESSES
    • B04B—CENTRIFUGES
    • B04B1/00—Centrifuges with rotary bowls provided with solid jackets for separating predominantly liquid mixtures with or without solid particles
    • B04B1/04—Centrifuges with rotary bowls provided with solid jackets for separating predominantly liquid mixtures with or without solid particles with inserted separating walls
    • B04B1/06—Centrifuges with rotary bowls provided with solid jackets for separating predominantly liquid mixtures with or without solid particles with inserted separating walls of cylindrical shape
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/38—Treatment of water, waste water, or sewage by centrifugal separation
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/52—Treatment of water, waste water, or sewage by flocculation or precipitation of suspended impurities
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22B—PRODUCTION AND REFINING OF METALS; PRETREATMENT OF RAW MATERIALS
    • C22B11/00—Obtaining noble metals
    • C22B11/04—Obtaining noble metals by wet processes
    • C22B11/042—Recovery of noble metals from waste materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Hydrology & Water Resources (AREA)
  • Environmental & Geological Engineering (AREA)
  • Water Supply & Treatment (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)

Abstract

本发明提供一种半导体装置，包括：多个泵控制单元，所述多个泵控制单元分别位于多个芯片中并通过第一TSV串联连接，并被配置为将周期信号顺序地延迟、传送延迟周期信号、并基于所述周期信号或所述延迟周期信号来产生泵控制信号；以及多个电压泵单元，所述多个电压泵单元分别位于所述多个芯片中，并被配置为响应于从所述多个泵控制单元产生的所述泵控制信号来产生泵浦电压。

Description

半导体装置及其控制方法
相关申请的交叉引用
本申请要求2010年1月29日在韩国知识产权局提交的韩国申请No.10-2010-0008673的优先权，通过引用将该在先申请的全部内容包括在本文中。
技术领域
本发明涉及半导体装置，更具体地涉及半导体装置中的泵浦电压(pumping voltage)的产生。
背景技术
通常，半导体装置对用作电源的外部电压进行升压，产生高电压，并在内部电路中使用所产生的高电压。为此目的，半导体装置具有电压泵浦电路(voltage pumping circuit)，用于由外部电压来产生高电压。由泵浦电路产生的高电压被称为泵浦电压。
图1是现有的泵浦电路的结构的示意图。参见图1，现有的泵浦电路包括电压检测单元10、振荡器20、分割单元30(split unit)、和电压泵(voltagepump)40。电压检测单元10将泵浦电压VPP的电平与基准电压Vref的电平进行比较，并产生使能信号OSCEN。当使能信号OSCEN被使能时，振荡器20产生周期信号OSCPRE。分割单元30将周期信号OSCPRE分割为多个泵控制信号(pump control signal)OSC<1:n>。电压泵40包括多个泵，并响应于分割单元30所产生的多个泵控制信号OSC<1:n>执行泵浦操作(pumping operation)。在上述结构的泵浦电路中，当泵浦电压VPP的电平低于基准电压Vref的电平时，通过泵浦操作来提高泵浦电压VPP的电平，直至泵浦电压VPP达到目标电压电平为止。
图2示意性地示出了应用于多芯片半导体装置的图1所示的泵浦电路。参见图2，多芯片半导体装置包括第一至第八芯片c1至c8，所述第一至第八芯片c1至c8被堆叠为构成单个半导体存储装置。如图2所示，第一至第八芯片c1至c8中的每个都具有它自己的如图1所示的泵浦电路。如果泵浦电压VPP的电平变得低于目标电压电平，则第一至第八芯片c1至c8中的每一个都利用包含在它自身芯片中的泵浦电路来提高它的泵浦电压VPP的电平。各个芯片通过导线或贯穿硅通孔(TSV)来共享泵浦电压VPP。
图3是图2所示的半导体装置的操作的时序图。如图3所示，如果泵浦电压VPP的电平变得低于基准电压Vref的电平，并且使能信号OSCEN被使能，则第一至第八芯片c1至c8的泵响应于多个泵控制信号OSC<1:n>_c1至OSC<1:n>_c8而同时工作。在图3中，当使能信号OSCEN被使能时，在分别构成第一至第八芯片c1至c8的电压泵14、24、...、84的那些泵之中的一个泵可以响应于泵控制信号OSC<1>_c1至OSC<1>_c8而同时工作，而在分别构成第一至第八芯片c1至c8的电压泵14、24、...、84的那些泵中的两个泵可以响应于泵控制信号OSC<1>_c1至OSC<1>_c8以及OSC<2>_c1至OSC<2>_c8而同时工作。就这点而言，如果第一至第八芯片c1至c8中的泵同时工作，则产生的泵浦电压VPP的电平可能显著超过目标电压电平。此外，即使通过导线来共享泵浦电压，所有的芯片也都应当配备有检测泵浦电压VPP的电平的电路。
发明内容
在本发明的一个实施例中，提供一种半导体装置，包括：多个泵控制单元，所述多个泵控制单元分别位于多个芯片中并通过第一TSV串联连接，并被配置为将周期信号顺序地延迟、传送延迟周期信号、并基于所述周期信号或所述延迟周期信号来产生泵控制信号；以及多个电压泵单元，所述多个电压泵单元分别位于所述多个芯片中，并被配置为响应于从所述多个泵控制单元产生的所述泵控制信号，产生泵浦电压。
在本发明的另一个实施例中，提供一种用于控制半导体装置的方法，包括以下步骤：通过TSV将延迟周期信号传送到多个芯片，所述延迟周期信号是通过将周期信号顺序地延迟预定的时间而获得的；在所述多个芯片中，根据通过TSV传送的所述延迟周期信号，来产生泵控制信号；响应于所述泵控制信号，产生泵浦电压。
在本发明的另一个实施例中，提供一种具有第一芯片和第二芯片的半导体装置，包括：第一泵控制单元，所述第一泵控制单元位于所述第一芯片中，并被配置为接收周期信号、通过将所述周期信号延迟预定的时间来产生延迟周期信号、并基于所述周期信号产生第一芯片泵控制信号；第一电压泵单元，所述第一电压泵单元被配置为响应于所述第一芯片泵控制信号来产生泵浦电压；第二泵控制单元，所述第二泵控制单元位于所述第二芯片中，并被配置为基于所述延迟周期信号来产生第二芯片泵控制信号；以及第二电压泵单元，所述第二电压泵单元被配置为响应于所述第二芯片泵控制信号来产生泵浦电压。
附图说明
下面结合附图描述本发明的特征、方面、和实施例，在附图中：
图1是现有的泵浦电路的结构的电路示意图；
图2示意性示出了应用于多芯片半导体装置的图1所示的泵浦电路；
图3是图2所示的半导体装置的操作的时序图；
图4是根据本发明的一个实施例的半导体装置的结构的电路示意图；
图5是图4所示的第一泵控制单元的结构的示意性框图；以及
图6是根据本发明的实施例的半导体装置的操作的时序图。
具体实施方式
在下文，将参考附图并结合优选的实施例来描述根据本发明的半导体装置及其控制方法。
图4是根据本发明的一个实施例的半导体装置的结构的电路示意图。参见图4，多个芯片被堆叠为构成单个半导体装置1。多个芯片可以通过贯穿硅通孔(TSV)彼此电连接。
尽管图4所示的是第一至第三芯片c1至c3被堆叠为构成半导体装置1，但是堆叠的芯片的数量不受限制。第一至第三芯片c1至c3可以分别具有泵控制单元110、210和310以及电压泵单元120、220和320。在图4中，第一芯片c1包括第一泵控制单元110和第一电压泵单元120，第二芯片c2包括第二泵控制单元210和第二电压泵单元220，以及第三芯片c3包括第三泵控制单元310和第三电压泵单元320。
第一至第三泵控制单元110、210和310通过第一TSV TSV1彼此串联连接。第一至第三泵控制单元110、210和310将周期信号OSCPRE0顺序地延迟预定的时间。因此，第一泵控制单元110将周期信号OSCPRE0延迟，产生第一延迟周期信号OSCPRE1，并将第一延迟周期信号OSCPRE1传送到第一TSV TSV1。第二泵控制单元210将第一延迟周期信号OSCPRE1延迟，产生第二延迟周期信号OSCPRE2，并将第二延迟周期信号OSCPRE2传送到第一TSV TSV1。第三泵控制单元310从第一TSV TSV1接收第二延迟周期信号OSCPRE2。
第一泵控制单元110基于周期信号OSCPRE0产生第一芯片泵控制信号OSC<1:n>_c1。第一电压泵单元120响应于第一芯片泵控制信号OSC<1:n>_c1执行泵浦操作，并产生泵浦电压VPP。第二泵控制单元210基于第一延迟周期信号OSCPRE1产生第二芯片泵控制信号OSC<1:n>_c2。第二电压泵单元220响应于第二芯片泵控制信号OSC<1:n>_c2执行泵浦操作，并产生泵浦电压VPP。类似地，第三泵控制单元310基于第二延迟周期信号OSCPRE2产生第三芯片泵控制信号OSC<1:n>_c3。第三电压泵单元320响应于第三芯片泵控制信号OSC<1:n>_c3执行泵浦操作，并产生泵浦电压VPP。第一至第三电压泵单元120、220和320的输出端通过第二TSV TSV2连接。因此，第一至第三芯片c1至c3可以通过第二TSV TSV2共享泵浦电压VPP。此外，第一至第三电压泵单元120、220和320中的每一个可以由多个泵构成，例如，由n个泵构成。从第一至第三泵控制单元110、210和310产生的第一至第三芯片泵控制信号OSC<1:n>_c1、OSC<1:n>_c2和OSC<1:n>_c3可以分别具有n个信号。
由于周期信号OSCPRE0、第一延迟周期信号OSCPRE1和第二延迟周期信号OSCPRE2通过第一TSV TSV1来传送并通过第一至第三泵控制单元110、210和310顺序地被延迟预定的时间，因此，从第一至第三泵控制单元110、210和310产生的第一至第三芯片泵控制信号OSC<1:n>_c1、OSC<1:n>_c2和OSC<1:n>_c3不被同时使能。替代地，第一至第三芯片泵控制信号OSC<1:n>_c1、OSC<1:n>_c2和OSC<1:n>_c3可以以所述预定时间为间隔顺序地被使能。因此，半导体装置1可以首先激活位于第一芯片c1中的第一电压泵单元120，然后可以顺序地激活第二电压泵单元220和第三电压泵单元320。
如图4所示，第一芯片c1还可以包括控制信号发生块400。控制信号发生块400被配置为检测泵浦电压VPP的电平并产生使能信号OSCEN和周期信号OSCPRE0。当泵浦电压VPP的电平下降到低于目标电压电平时，控制信号发生块400产生使能信号OSCEN和周期信号OSCPRE0，从而可以提高泵浦电压VPP的电平。
在图4中，控制信号发生块400包括电压检测单元10和振荡器20。电压检测单元10将泵浦电压VPP的电平与基准电压Vref的电平进行比较，并产生使能信号OSCEN。例如，当泵浦电压VPP的电平低于基准电压Vref的电平时，电压检测单元10将使能信号OSCEN使能；而当泵浦电压VPP的电平高于或者等于基准电压Vref的电平时，电压检测单元10将使能信号OSCEN禁止。任选地，基准电压Vref的电平可以根据泵浦电压VPP的目标电平来确定。使能信号OSCEN可以通过第三TSV TSV3输入到分别位于第一至第三芯片c1至c3中的第一至第三泵控制单元110、210和310。因此，在第一芯片c1中设置控制信号发生块400就够了，而不需要在第二芯片c2和第三芯片c3中设置信号发生块。
当使能信号OSCEN被使能时，振荡器20产生周期信号OSCPRE0。周期信号OSCPRE0输入到位于第一芯片c1中的第一泵控制单元110。构成控制信号发生块400的电压检测单元10和振荡器20可以用与本领域普通技术人员已知的方式相同的方式来配置。
图5是图4所示的第一泵控制单元的结构的示意性框图。第一至第三泵控制单元110、210和310具有相同的结构。在图5中，第一泵控制单元110包括第一至第n延迟部分110-1至110-n，并且延迟部分的数量可以根据芯片泵控制信号OSC<1:n>_c1的数量而改变。换言之，延迟部分的数量可以根据构成第一电压泵单元120的泵的数量而改变。第一延迟部分110-1接收使能信号OSCEN和周期信号OSCPRE0。当使能信号OSCEN被使能时，第一延迟部分110-1将周期信号OSCPRE0延迟预定的时间，并输出由此产生的信号。当使能信号OSCEN被禁止时，第一延迟部分110-1中断信号的输出。第一延迟部分110-1的输出成为第一芯片泵控制信号OSC<1>_c1。第一延迟部分110-1的输出还作为第一延迟的周期信号OSCPRE1而通过第一TSV TSV1输入到第二泵控制单元210。
第二延迟部分110-2接收第一延迟部分110-1的输出，并产生第一芯片泵控制信号OSC<2>_c1。第三至第n延迟部分110-3至110-n分别接收前一个延迟部分的输出，并产生第一芯片泵控制信号OSC<3:n>_c1。第一至第n延迟部分具有相同的结构并且可以具有触发器。
通过上述结构，第一泵控制单元110可以产生第一延迟周期信号OSCPRE1，并且可以产生多个第一芯片泵控制信号OSC<1:n>_c1，所述第一延迟周期信号OSCPRE1是通过将周期信号OSCPRE0延迟预定的时间来获得的，所述多个第一芯片泵控制信号OSC<1:n>_c1是被顺序地延迟预定的时间而输出的。
由于这一事实，即第二泵控制单元210和第三泵控制单元310具有与第一泵控制单元110相同的结构，因此，第二泵控制单元210可以产生第二延迟周期信号OSCPRE2和多个第二芯片的泵控制信号OSC<1:n>_c2，所述第二延迟周期信号OSCPRE2是将第一延迟周期信号OSCPRE1延迟预定的时间而获得的，所述多个第二芯片泵控制信号OSC<1:n>_c2以预定的时间为间隔而顺序地输出的；以及第三泵控制单元310可以产生多个第三芯片泵控制信号OSC<1:n>_c3，所述多个第三芯片的泵控制信号OSC<1:n>_c3是从第二延迟周期信号OSCPRE2以所述预定的时间为间隔顺序地延迟而输出的。
图6是根据本发明的实施例的半导体装置1的操作的时序图。下面将参考图4至6描述根据本发明的实施例的半导体装置1的操作。如果泵浦电压VPP的电平下降到低于基准电压Vref的电平，则电压检测单元10将使能信号OSCEN使能，并且振荡器20产生周期信号OSCPRE0。第一泵控制单元110通过将周期信号OSCPRE0延迟预定的时间而产生第一延迟周期信号OSCPRE1，并且产生第一芯片泵控制信号OSC<1:n>_c1，所述第一芯片泵控制信号OSC<1:n>_c1通过第一至第n延迟部分110-1至110-n顺序地被延迟预定的时间而被输出。
第二泵控制单元210响应于第一延迟周期信号OSCPRE1产生第二延迟周期信号OSCPRE2，并产生第二芯片泵控制信号OSC<1:n>_c2，所述第二芯片泵控制信号OSC<1:n>_c2是被顺序地延迟预定的时间而输出的。类似地，第三泵控制单元310接收第二延迟周期信号OSCPRE2，并产生第三芯片泵控制信号OSC<1:n>_c3，所述第三芯片泵控制信号OSC<1:n>_c3是被顺序地延迟预定的时间而输出的。
第一至第三电压泵单元120、220和320响应于第一至第三芯片泵控制信号OSC1<1:n>_c1、OSC<1:n>_c2和OSC<1:n>_c3而执行泵浦操作，并提高泵浦电压VPP的电平。如果泵浦电压VPP的电平变得等于或高于基准电压Vref的电平，则电压检测单元10将使能信号OSCEN禁止，而第一至第三泵控制单元110、210和310将所有的芯片泵控制信号OSC1<1:n>_c1、OSC<1:n>_c2和OSC<1:n>_c3禁止。
参见图6，可以看到，当泵浦电压VPP的电平低于基准电压Vref的电平并且使能信号OSCEN处于使能状态时，第一芯片泵控制信号OSC<1:3>_c1产生，并且在构成第一电压泵单元120的n个泵中，有三个泵工作；第二芯片泵控制信号OSC<1:2>_c2产生，并且在构成第二电压泵单元220的n个泵中，有两个泵工作；以及第三芯片泵控制信号OSC<1>_c3产生，并且在构成第三电压泵单元320的n个泵中，有一个泵工作。也就是说，当使能信号OSCEN使能时，在构成第一电压泵单元120的n个泵中，有一个泵执行泵浦操作，经过预定的时间之后，第一电压泵单元120中有两个泵而第二电压泵单元220中有一个泵执行泵浦操作；而当再次经过预定的时间之后，第一电压泵单元120中有三个泵、第二电压泵单元220中有两个泵且第三电压泵单元320中有一个泵执行泵浦操作。
此后，当使能信号OSCEN被禁止时，所有的芯片泵控制信号OSC1<1:n>_c1、OSC<1:n>_c2和OSC<1:n>_c3均被禁止。因此，可以理解，并非所有的泵都执行用于提高泵浦电压VPP的电平的泵浦操作，而只有特定数量的泵执行泵浦操作，只要这些特定数量的泵足够用于提高泵浦电压VPP的电平即可。
在现有技术中，如果泵浦电压VPP的电平下降到低于目标电平，则所有的泵控制信号被同时使能，并且所有芯片都执行泵浦操作。然而，在根据本发明的实施例的半导体装置1中，由于只有适当数量的泵被操作用来提高泵浦电压VPP的电平，因此，防止了泵浦电压的电平的过度升高，并可以减少电流消耗。
另外，由于使用TSV可以简化用于产生泵浦电压的电路结构，因此，可以在构成半导体装置的芯片中保证布图面积。
尽管上面已经描述了一些实施例，但是本领域技术人员将理解的是，本文描述的实施例仅仅是作为示例。因此，不应当基于本文所描述的实施例来限制本发明的半导体装置和方法。更确切地说，应当结合上述说明书和附图，根据所附的权利要求书来限定本发明的半导体装置和方法。

Claims (17)

1.一种半导体装置，包括：
多个泵控制单元，所述多个泵控制单元分别位于多个芯片中并通过第一贯穿硅通孔、即第一TSV串联连接，并被配置为将周期信号顺序地延迟、传送延迟周期信号、并基于所述周期信号或所述延迟周期信号来产生泵控制信号；以及
多个电压泵单元，所述多个电压泵单元分别位于所述多个芯片中，并被配置为响应于从所述多个泵控制单元产生的所述泵控制信号来产生泵浦电压。
2.如权利要求1所述的半导体装置，还包括：
控制信号发生块，所述控制信号发生块被配置为检测所述泵浦电压的电平，并产生使能信号和所述周期信号。
3.如权利要求2所述的半导体装置，其中，所述使能信号通过第二TSV输入到所述多个泵控制单元。
4.如权利要求2所述的半导体装置，其中，所述控制信号发生块被设置在在所述多个芯片中的一个芯片中。
5.如权利要求3所述的半导体装置，其中，所述多个泵控制单元中的每个都被配置为当所述使能信号被使能时，产生所述泵控制信号。
6.如权利要求1所述的半导体装置，其中，所述多个芯片通过第三TSV共享所述泵浦电压。
7.一种用于控制半导体装置的方法，包括以下步骤：
通过第一TSV将延迟周期信号传送到多个芯片，所述延迟周期信号是通过将周期信号顺序地延迟预定的时间而获得的；
在所述多个芯片中，根据所述周期信号或通过所述第一TSV传送的所述延迟周期信号来产生泵控制信号；以及
响应于所述泵控制信号来产生泵浦电压。
8.如权利要求7所述的方法，其中，在将所述延迟周期信号传送到所述多个芯片的步骤之前，所述方法还包括以下步骤：
通过第二TSV将使能信号传送到所述多个芯片。
9.如权利要求8所述的方法，其中，产生所述泵控制信号的步骤包括：
当所述使能信号被使能时，基于所述周期信号或所述延迟周期信号来产生所述泵控制信号。
10.如权利要求8所述的方法，还包括以下步骤：
检测所述泵浦电压的电平，并根据检测结果将所述使能信号使能。
11.一种具有第一和第二芯片的半导体装置，包括：
第一泵控制单元，所述第一泵控制单元位于所述第一芯片中，并被配置为接收周期信号、通过将所述周期信号延迟预定的时间来产生延迟周期信号、并基于所述周期信号来产生第一芯片泵控制信号；
第一电压泵单元，所述第一电压泵单元被配置为响应于所述第一芯片泵控制信号来产生泵浦电压；
第二泵控制单元，所述第二泵控制单元位于所述第二芯片中，并被配置为基于所述延迟周期信号来产生第二芯片泵控制信号；以及
第二电压泵单元，所述第二电压泵单元被配置为响应于所述第二芯片泵控制信号来产生所述泵浦电压。
12.如权利要求11所述的半导体装置，其中，所述延迟周期信号通过第一TSV被传送到所述第二泵控制单元。
13.如权利要求11所述的半导体装置，还包括：
控制信号发生块，所述控制信号发生块被配置为检测所述泵浦电压的电平，并产生使能信号和所述周期信号。
14.如权利要求13所述的半导体装置，其中，所述控制信号发生块位于所述第一芯片中。
15.如权利要求13所述的半导体装置，其中，所述使能信号通过第二TSV被传送到所述第一和第二泵控制单元。
16.如权利要求15所述的半导体装置，其中，所述第一泵控制单元和所述第二泵控制单元被配置为当所述使能信号被使能时，产生所述第一芯片泵控制信号和所述第二芯片泵控制信号。
17.如权利要求11所述的半导体装置，其中，所述第一芯片和所述第二芯片通过第三TSV共享所述泵浦电压。
CN201010215020.2A 2010-01-29 2010-07-01 半导体装置及其控制方法 Active CN102142276B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100008673A KR101027698B1 (ko) 2010-01-29 2010-01-29 반도체 장치 및 그 제어 방법
KR10-2010-0008673 2010-01-29

Publications (2)

Publication Number Publication Date
CN102142276A CN102142276A (zh) 2011-08-03
CN102142276B true CN102142276B (zh) 2015-06-17

Family

ID=44049760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010215020.2A Active CN102142276B (zh) 2010-01-29 2010-07-01 半导体装置及其控制方法

Country Status (3)

Country Link
US (1) US8169254B2 (zh)
KR (1) KR101027698B1 (zh)
CN (1) CN102142276B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101857677B1 (ko) * 2011-07-21 2018-05-14 에스케이하이닉스 주식회사 반도체 집적회로 및 그의 신호 전달 방법
US8476953B2 (en) * 2011-08-25 2013-07-02 International Business Machines Corporation 3D integrated circuit stack-wide synchronization circuit
US8436674B1 (en) 2012-03-23 2013-05-07 Altasens, Inc. Self-scaled voltage booster
JP5915372B2 (ja) * 2012-05-21 2016-05-11 株式会社ソシオネクスト 電圧生成回路
TWI496256B (zh) 2012-12-28 2015-08-11 Ind Tech Res Inst 半導體裝置的矽穿孔雙向修補電路
US10170448B2 (en) * 2016-12-07 2019-01-01 Micron Technology, Inc. Apparatus and method of power transmission sensing for stacked devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6490220B1 (en) * 2001-08-13 2002-12-03 Micron Technology, Inc. Method for reliably shutting off oscillator pulses to a charge-pump
CN1773627A (zh) * 2004-11-08 2006-05-17 海力士半导体有限公司 半导体存储装置的内部电压产生器
CN101546955A (zh) * 2008-03-24 2009-09-30 株式会社瑞萨科技 电荷泵电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6924551B2 (en) * 2003-05-28 2005-08-02 Intel Corporation Through silicon via, folded flex microelectronic package
US7068515B2 (en) * 2004-11-24 2006-06-27 Hewlett-Packard Development Company, L.P. Multi-chip module with stacked redundant power
KR100757919B1 (ko) * 2006-02-09 2007-09-11 주식회사 하이닉스반도체 반도체 메모리 장치의 내부 전압 생성 회로 및 방법
KR20080100539A (ko) * 2007-05-14 2008-11-19 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생기 및 발생방법
KR101481571B1 (ko) * 2007-08-21 2015-01-14 삼성전자주식회사 반도체 패키지 장치 및 그의 제작방법
KR101420817B1 (ko) * 2008-01-15 2014-07-21 삼성전자주식회사 3 차원의 직렬 및 병렬 회로들을 가지고 차례로 적층된집적회로 모듈들을 전기적으로 접속하는 반도체 집적회로장치 및 그 장치의 형성방법
US8138577B2 (en) * 2008-03-27 2012-03-20 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Pulse-laser bonding method for through-silicon-via based stacking of electronic components
US7863960B2 (en) * 2009-04-30 2011-01-04 International Business Machines Corporation Three-dimensional chip-stack synchronization
US7969239B2 (en) * 2009-09-29 2011-06-28 Silicon Storage Technology, Inc. Charge pump circuit and a novel capacitor for a memory integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6490220B1 (en) * 2001-08-13 2002-12-03 Micron Technology, Inc. Method for reliably shutting off oscillator pulses to a charge-pump
CN1773627A (zh) * 2004-11-08 2006-05-17 海力士半导体有限公司 半导体存储装置的内部电压产生器
CN101546955A (zh) * 2008-03-24 2009-09-30 株式会社瑞萨科技 电荷泵电路

Also Published As

Publication number Publication date
CN102142276A (zh) 2011-08-03
US8169254B2 (en) 2012-05-01
KR101027698B1 (ko) 2011-04-12
US20110187443A1 (en) 2011-08-04

Similar Documents

Publication Publication Date Title
CN102142276B (zh) 半导体装置及其控制方法
US9684622B2 (en) Method and apparatus for controlling access to a common bus by multiple components
CN102891666B (zh) 半导体集成电路及其信号传输方法
US8437211B2 (en) Semiconductor system and device, and method for controlling refresh operation of stacked chips
CN105609126B (zh) 半导体装置
US20150235715A1 (en) Stacked semiconductor memory apparatus and test circuit therefor
KR20130000241A (ko) 칩 선택 회로 및 이를 포함하는 반도체 장치
CN105097043B (zh) 半导体存储装置
CN102034803A (zh) 半导体装置及其控制方法
CN104103610B (zh) 多芯片封装系统
CN107799492B (zh) 半导体装置及包括其的半导体系统
CN103872393A (zh) 通信总线的动态导线调度及执行导线调度的方法
US8416639B2 (en) Multi-chip package and method of operating the same
US20140175667A1 (en) Semiconductor integrated circuit and semiconductor system with the same
CN102262601A (zh) 从设备、包括主设备和从设备的系统及其操作方法、以及芯片封装
US9588929B2 (en) PCI-E standard selection setting system and microserver
CN106502959B (zh) 主芯片与北斗芯片共享内存的结构及系统级封装、pcb板
JP2014501016A5 (zh)
CN111210855B (zh) 一种多晶元叠封存储器及其输出同步方法
US9251877B2 (en) Semiconductor apparatus for controlling phase difference between input signal and strobe signal
US9459672B2 (en) Capacitance management
CN105280623B (zh) 层叠封装体和待机电流的降低
US9312856B2 (en) Scheme for 3D voltage type TSV signal transmission
KR20150040058A (ko) 반도체 집적회로
KR102094309B1 (ko) 리프레쉬 신호를 생성하는 적층 반도체 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant