CN102129980A - 具有掩埋栅极电极的半导体器件及其形成方法 - Google Patents

Abstract

本发明提供具有掩埋栅极电极的半导体器件及其形成方法。多晶半导体层形成在衬底的单元有源区和周边有源区上。在形成多晶半导体层之后，掩埋栅极电极形成在单元有源区中的衬底中且在多晶半导体层之下的层面。在形成掩埋栅极电极之后，栅极电极由多晶半导体层形成在周边有源区中的衬底上。

Description

具有掩埋栅极电极的半导体器件及其形成方法

技术领域

本发明主题涉及形成半导体器件的方法和通过该方法形成的半导体器件，更具体地，涉及形成具有掩埋栅极电极的半导体器件的方法以及使用这些方法形成的器件。

背景技术

根据半导体器件朝向高集成度的趋势，一直在努力减小半导体器件中的组元的尺寸和组元之间的间隔。然而，尺寸的减小存在技术限制，减小尺寸还可能降低器件特性。例如，收窄晶体管的源/漏区之间的距离会导致不期望的短沟道效应。

发明内容

本发明主题的一些实施例提供制造半导体器件的方法。该方法包括在衬底的单元有源区和周边有源区上形成多晶半导体层以及去除单元有源区中的部分多晶半导体层和衬底以在单元有源区中形成栅极沟槽。栅极电极形成在栅极沟槽中。部分多晶半导体层被去除以在周边有源区中的衬底上形成周边栅极电极。

绝缘图案可以形成在栅极沟槽中的栅极电极上。在栅极沟槽中的栅极电极上形成绝缘图案可以包括在栅极沟槽中的衬底上以及在邻近栅极沟槽的部分单元有源区上沉积绝缘材料层以及蚀刻绝缘材料层以形成绝缘图案。绝缘图案的顶表面可以比多晶半导体层的顶表面低。

该方法还可以包括在多晶半导体层的相对侧壁之间在绝缘图案上形成覆盖图案。覆盖图案可以包括具有与多晶半导体层的结晶度(crystallinity)不同的结晶度的多晶半导体。

去除单元有源区中的部分多晶半导体层和衬底以在单元有源区中形成栅极沟槽可以在在多晶半导体层上形成掩模图案和绝缘层之后进行。绝缘层可以包括中等温度氧化物(MTO)。覆盖图案可以使用绝缘层作为蚀刻停止层形成在多晶半导体层的部分之间的绝缘图案上。

在栅极沟槽中形成栅极电极可以包括在衬底上形成导电材料层以填充栅极沟槽以及蚀刻导电材料层以形成栅极电极，使得栅极电极的顶表面低于单元有源区的顶表面。

另一些实施例提供的方法包括：在衬底的单元有源区和周边有源区上形成多晶半导体层；在形成多晶半导体层之后在单元有源区中的衬底中形成在多晶半导体层之下的层面的掩埋栅极电极；以及在形成掩埋栅极电极之后，由多晶半导体层在周边有源区中的衬底上形成栅极电极。在形成多晶半导体层之后在单元有源区中的衬底中形成在多晶半导体层之下的层面的掩埋栅极电极可以包括，在延伸穿过多晶半导体层且进入到衬底中的沟槽中形成掩埋栅极电极。该方法还可以包括在多晶半导体层的相对侧壁之间的栅极电极上的沟槽中形成多晶半导体覆盖图案。多晶半导体覆盖图案可以具有与多晶半导体层不同的结晶度。

另一些实施例提供一种半导体器件，该半导体器件包括具有单元有源区和周边有源区的衬底。多晶半导体图案设置在单元有源区中的衬底上。栅极电极可以设置在单元有源区中的多晶半导体图案和衬底中的栅极沟槽中，绝缘图案可以设置在栅极沟槽中的栅极电极上。覆盖图案可以设置在多晶半导体层的侧壁之间的绝缘图案上。多晶半导体周边栅极电极可以设置在周边有源区中的衬底上。覆盖图案可以包括多晶半导体，覆盖图案的多晶半导体的结晶度不同于多晶半导体图案的结晶度和周边栅极电极的结晶度。多晶半导体周边栅极电极可以具有与多晶半导体图案相同的结晶度。多晶半导体图案的底表面可以在与多晶半导体周边栅极电极的底表面相同的层面。

附图说明

包括附图以提供对本发明主题的进一步理解，附图被包括在本说明书中并构成本说明书的一部分。附图示出本发明主题的示范性实施例，并与文字描述一起用于解释本发明主题的原理。在附图中：

图1是平面图，示出根据本发明主题一些实施例的半导体器件；以及

图2至10是横截面图，示出根据本发明主题一些实施例的用于形成半导体器件的操作。

具体实施方式

下面将参照附图更详细地描述本发明主题的示范性实施例。然而，本发明主题的实施例可以以不同的形式实施，而不应被解释为限于这里阐述的实施例。而是，提供这些实施例使得本公开透彻并完整，并将本发明主题的范围充分传达给本领域技术人员。在本说明书中，“包括”或“包含”的含义并不排除除了所提及的组元之外的其它组元。还应当理解，当另一组元被称为在一个组元上时，它可以直接在这个组元上，或者还可以存在插入的第三组元。尽管像术语第一、第二和第三在本发明主题的各个实施例中用于描述各个区域和层，但是区域和层不限于这些术语。这些术语仅用于将一个组元与另一组元区别开。此外，在附图中，为了图示清晰，层和区域的尺寸被夸大。

图1是平面图，示出根据本发明主题一些实施例的半导体器件。图2至10是沿图1的线I-II、III-IV和V-VI截取的横截面图，示出根据本发明主题一些实施例用于形成半导体器件的操作。

参照图1和2，单元有源区103和周边有源区104可以定义在具有单元区和周边区的衬底100上。单元有源区103和周边有源区104可以通过在衬底100上形成单元沟槽和周边沟槽以及在衬底中注入掺杂剂以形成阱区来定义。单元沟槽和周边沟槽可以同时形成或分开形成。单元沟槽衬层106和周边沟槽衬层107可以形成在单元沟槽和周边沟槽的侧壁和底部上。单元沟槽衬层106和周边沟槽衬层107可以包括半导体氮化物。

单元器件隔离层101和周边器件隔离层102分别形成在单元沟槽和周边沟槽中。单元器件隔离层101和周边器件隔离层102可以通过用绝缘层填充单元沟槽和周边沟槽并平坦化该绝缘层而形成。衬底100上的在单元沟槽和周边沟槽外的单元沟槽衬层106和周边沟槽衬层107可以通过平坦化工艺去除，从而暴露单元有源区103和周边有源区104的顶表面。

单元绝缘层108和周边绝缘层109可以分别形成在单元有源区103和周边有源区104上。周边绝缘层109可对应于周边晶体管的栅极绝缘层。单元绝缘层108和周边绝缘层109可以通过热氧化单元有源区103和周边有源区104的一部分而形成。单元绝缘层108和周边绝缘层109还可以通过沉积工艺形成，诸如通过化学气相沉积(CVD)和/或原子层沉积(ALD)。

多晶半导体层122形成在单元有源区103和周边有源区104上。多晶半导体层122可以用于形成周边有源区104上的栅极电极。多晶半导体层122可以具有足够的厚度从而可作为栅极电极操作并顾及随后工艺的工艺裕度。例如，多晶半导体层122可以形成至数百埃的厚度。多晶半导体层122可以用掺杂剂掺杂。多晶半导体层可以通过例如注入掺杂剂到多晶半导体层122中并进行快速热退火(RTA)来掺杂。

绝缘层124可以形成在多晶半导体层122上。绝缘层124可以在随后蚀刻覆盖层期间用作蚀刻停止层以形成下面描述的覆盖图案。绝缘层124可以包括例如中等温度氧化物(MTO)层。绝缘层124还可以由相对于覆盖层具有蚀刻选择性的绝缘材料形成。

掩模层126可以形成在绝缘层124上。掩模层126可以包括例如半导体氮化物。

参照图1和图3，栅极沟槽130形成在单元有源区103中。栅极沟槽130可以例如通过图案化掩模层126并使用图案化的掩模层126作为蚀刻掩模蚀刻衬底100而形成。单元有源区103的侧壁可以在形成栅极沟槽130时暴露。掩模层126的高度可以在形成栅极沟槽130的蚀刻工艺期间降低。

单元栅极绝缘层133可以形成在栅极沟槽130中。单元栅极绝缘层133可以包括例如氧化物、氮化物、氮氧化物和/或其它绝缘材料。单元栅极绝缘层133可以例如通过热氧化暴露的栅极沟槽130的内壁形成或者通过在单元栅极沟槽130中沉积绝缘层而形成。

参照图4，掩埋栅极电极136可以形成在栅极沟槽130的底部上。掩埋栅极电极136可以通过用导电材料填充栅极沟槽130并回蚀导电材料而形成。回蚀可以被另一蚀刻工艺代替。

掩埋栅极电极136的顶表面可以低于单元有源区103的顶表面。掩埋栅极电极136可以包括例如钛氮化物(TiN)、钽氮化物(TaN)和钨氮化物(WN)，钛、钽、钨和铝，掺杂的半导体和/或其它导电材料。

参照图5和图6，掩埋绝缘层139可以形成为填充形成掩埋栅极电极136处的栅极沟槽130。掩埋绝缘层139可以例如通过这样形成：在栅极沟槽130中沉积绝缘层138，并蚀刻所沉积的绝缘层138以形成掩埋绝缘层139。掩埋绝缘层139可以在具有足够厚度的多晶半导体层122的影响下形成至均匀的厚度。

数个多晶硅层可以形成来形成周边栅极电极。在此情形下，就在形成掩埋绝缘层之前形成的多晶硅层可以形成得与上述相比相对更薄。因此，当蚀刻在栅极沟槽中且在较薄地形成的多晶硅层之间的掩埋绝缘层时，蚀刻目标会难以精确地控制。因此，掩埋绝缘层可能不被均匀地蚀刻。

在本发明主题的一些实施例中，当蚀刻掩埋绝缘层139时，在多晶半导体层122的影响下可以精确地控制蚀刻目标，因为在形成栅极沟槽130之前多晶半导体层122形成至足够的厚度。因此，掩埋绝缘层139的蚀刻工艺在精度上能得到改善。因而，通过例如减小重复形成的多晶半导体层之间的氧化物层插入和晶体偏差，可以减少通过重复形成层而形成的多晶半导体层的非均匀性。结果，可以改善通过蚀刻多晶半导体层122形成的周边栅极电极的特性。

单元栅极绝缘层133的一部分可以被蚀刻以暴露多晶半导体层122的一部分。掩埋绝缘层139和单元栅极绝缘层133可以使用例如湿法蚀刻工艺蚀刻。

参照图7，掩埋绝缘层139在栅极沟槽130中的填充和掩埋绝缘层139的蚀刻可以交替进行数次，从而允许调整掩埋绝缘层139的厚度。如果使用湿法蚀刻工艺，则被蚀刻的单元栅极绝缘层133的顶表面可以低于掩埋绝缘层139的顶表面。被蚀刻的单元栅极绝缘层133的顶表面可以用掩埋绝缘层139覆盖。在一些实施例中，掩埋绝缘层139可以通过一次形成该层并蚀刻该层而形成。在此情形下，被蚀刻的单元栅极绝缘层133和被蚀刻的掩埋绝缘层可以具有共平面的顶表面。

参照图8，覆盖层142可以形成为填充栅极沟槽130。覆盖层142可以填充栅极沟槽130并覆盖绝缘层124。覆盖层142可以包括例如多晶半导体。

参照图9，覆盖层142被蚀刻以形成覆盖图案143。在蚀刻工艺中，绝缘层124可以用作蚀刻停止层。覆盖图案143的顶表面可以与多晶半导体层122的顶表面共平面。覆盖图案143可以选择性地形成在单元区上。例如，周边区上的覆盖层142可以在覆盖层142的蚀刻期间被选择性地蚀刻。

多晶半导体层122可以在形成层的后续工艺期间通过加热而结晶。然而，由于覆盖层142可以在这些工艺之后形成，所以它可以具有比多晶半导体层122低的结晶程度。因此，多晶半导体层122和覆盖层142可以具有不同的结晶程度。此外，氧化物层可以形成在多晶半导体层122的侧壁和顶表面上。

参照图10，多晶半导体层122被蚀刻以在周边区上形成周边栅极电极123。在单元有源区103上的多晶半导体层122和覆盖图案143可以在蚀刻工艺期间被去除。在一些实施例中，单元有源区103上的多晶半导体层122和覆盖图案143可以不被去除，可以保留在单元区上，如图9所示。

在形成周边栅极电极123之后，周边源极/漏极区105可以形成在周边栅极电极123两侧的周边有源区104中。周边源极/漏极区105可以例如使用周边栅极电极123作为离子注入掩模通过离子注入工艺形成。间隔物125可以形成在周边栅极电极123的侧壁上。

根据本发明主题的上述实施例，周边栅极电极123可以由单层的多晶半导体层122形成。相反，用于形成掩埋栅极电极的一些常规技术涉及用数个多晶硅层形成栅极电极。例如，在一些常规工艺中，周边区中用于栅极电极的多个多晶硅层可以在形成栅极沟槽之前和在形成掩埋栅极电极和掩埋栅极电极上的掩埋绝缘层之后形成。在形成掩埋栅极电极之后形成的多晶硅层可不被晶化，而在形成栅极沟槽之前形成的多晶硅层可在随后的工艺中通过加热而晶化。因此，多晶硅层会是不均匀的，绝缘层可以通过氧化形成在多晶硅层之间。如果掺杂剂注入在多晶硅层中，则掺杂剂会通过多个晶化的多晶硅层的界面泄露，这会改变半导体器件的特性。

相反，在本发明主题的一些实施例中，可提供具有较均匀结晶度的周边栅极电极，因为在形成栅极沟槽之前沉积形成电极的多晶半导体层。因此，如此形成的周边栅极电极可以表现优良的特性。

参照图1和图10，将描述根据本发明主题的一些实施例的半导体器件。提供具有单元区和周边区的衬底100。单元有源区103和周边有源区104分别定义在单元区和周边区上。单元有源区103和周边有源区104可以分别通过单元器件隔离层102和周边器件隔离层103来定义。单元沟槽衬层106可以设置在衬底100与单元器件隔离层101之间，周边沟槽衬底107可以设置在衬底100与周边器件隔离层102之间。单元绝缘层108和周边绝缘层109可以分别设置在单元有源区103和周边有源区104的衬底100上。周边绝缘层109可以是周边晶体管的栅极绝缘层。

栅极沟槽130可以定义在单元有源区103上。单元有源区103的衬底100的一部分可以凹陷以定义栅极沟槽130。单元栅极绝缘层133可以设置在栅极沟槽130的侧壁和底部上。杂质区可以设置在栅极沟槽130的两侧的单元有源区103中。杂质区可以是单元晶体管的源极/漏极区。

掩埋栅极电极136设置在栅极沟槽130中的单元栅极绝缘层133上。掩埋栅极电极136可以具有在单元有源区103的顶表面之下的顶表面。掩埋栅极电极136可以填充在栅极沟槽130的下部中。

掩埋绝缘层139可以设置在掩埋栅极电极136上。掩埋绝缘层139可以填充栅极沟槽130的上部。

在一些实施例中，多晶半导体层可以留在掩埋绝缘层139上。例如，半导体器件的单元有源区可包括在包括掩埋绝缘层139的衬底上的多晶半导体层122和覆盖图案143，如图9所示。覆盖图案143可以包括具有与多晶半导体层122不同晶化的多晶半导体。例如，多晶半导体层122中的半导体可以比覆盖图案143中的半导体更晶化。氧化物层可以设置在多晶半导体层122与覆盖图案143之间。

周边栅极电极123可以设置在周边有源区104上。周边栅极电极123可以设置在比掩埋栅极电极136更高的层面。例如，如果单元有源区103和周边有源区104的顶表面基本在相同的层面，则周边栅极电极123可以设置在比单元有源区103和周边有源区104的顶表面更高的层面上，掩埋栅极电极136可以设置在比单元有源区103和周边有源区104的顶表面低的层面上。周边源极/漏极区105可以设置在周边栅极电极123两侧的周边有源区104中。周边源极/漏极区105可以在周边有源区104中设置在与单元有源区103的上表面基本相同的层面。

周边栅极电极123可以从单层的多晶半导体形成，并可以表现基本均匀的晶化。在一些实施例中，如果多晶半导体层122留在单元区上，如图9所示，则周边栅极电极123可以为与多晶半导体层122相同的材料和晶化。此外，周边栅极电极123的顶表面和底表面可以分别具有与多晶半导体层122的顶表面和底表面相同的高度。

根据本发明主题的一些实施例，可以形成具有改善的均匀性和最小化的相邻单元之间的干扰的栅极电极。从而，这样形成的半导体器件的可靠性可得到改善。

以上公开的主题应被认为是示范性而不是限制性的，所附权利要求书旨在覆盖落在本发明主题的真实思想和范围内的所有这些修改、增强以及其它的实施例。因此，在法律所允许的最大程度上，本发明主题的范围由对权利要求书及其等同物的最宽允许解释来确定，而不受之前的具体描述限制或定义。

本申请要求于2010年1月11日提交的韩国专利申请No.10-2010-0002347的优先权，其全部内容通过引用合并于此。

Claims (10)

1.一种方法，包括：

在衬底的单元有源区和周边有源区上形成多晶半导体层；

去除所述单元有源区中的部分所述多晶半导体层和所述衬底以在所述单元有源区中形成栅极沟槽；

在所述栅极沟槽中形成栅极电极；以及

去除部分所述多晶半导体层以在所述周边有源区中的所述衬底上形成周边栅极电极。

2.如权利要求1所述的方法，还包括对所述多晶半导体层进行掺杂。

3.如权利要求1所述的方法，其中所述周边栅极电极包括单个多晶半导体层。

4.如权利要求1所述的方法，还包括在所述栅极沟槽中的所述栅极电极上形成绝缘图案。

5.如权利要求4所述的方法，还包括在所述多晶半导体层的相对侧壁之间的所述绝缘图案上形成覆盖图案。

6.如权利要求5所述的方法，其中所述覆盖图案包括具有与所述多晶半导体层的结晶度不同的结晶度。

7.如权利要求1所述的方法，其中在所述栅极沟槽中的底表面上形成栅极电极包括：

在所述衬底上形成导电材料层以填充所述栅极沟槽；以及

蚀刻所示导电材料层以形成所述栅极电极，使得所述栅极电极的顶表面低于所述单元有源区的顶表面。

8.一种半导体器件，包括：

衬底，具有单元有源区和周边有源区；

多晶半导体图案，在所述单元有源区中的衬底上；

栅极电极，在栅极沟槽中，该栅极沟槽在所述单元有源区中的所述多晶半导体图案和所述衬底中；

绝缘图案，在所述栅极沟槽中的栅极电极上；

覆盖图案，在所述多晶半导体层的侧壁之间的绝缘图案上；以及

多晶半导体周边栅极电极，设置在所述周边有源区中的衬底上。

9.如权利要求8所述的半导体器件，其中所述覆盖图案包括多晶半导体，该覆盖图案的多晶半导体的结晶度不同于所述多晶半导体图案的结晶度和所述周边栅极电极的结晶度。

10.如权利要求8所述的半导体器件，其中所述多晶半导体周边栅极电极具有与所述多晶半导体图案相同的结晶度。

Images