CN102122883A

CN102122883A - 电荷泵

Info

Publication number: CN102122883A
Application number: CN2010100226940A
Authority: CN
Inventors: 张平山; 潘建平; 孙晶
Original assignee: WUXI BAIYANG TECHNOLOGY CO LTD
Current assignee: WUXI BAIYANG TECHNOLOGY CO LTD
Priority date: 2010-01-08
Filing date: 2010-01-08
Publication date: 2011-07-13

Abstract

一种电荷泵，包括输入层，以及分别接收输入层提供的电流，并分别根据充电信号和放电信号进行充放电操作的充电层和放电层，所述充电层和放电层至少包括一个充电电路和放电电路，还包括，在电荷泵输出端的充电电流不足时产生充电补偿信号的充电补偿信号电路；以及在接收到充电补偿信号后，对电荷泵的输出端进行充电补偿的充电补偿电路；在电荷泵输出端的放电电流不足时产生放电补偿信号的放电补偿信号电路；以及在接收到放电补偿信号后，对电荷泵的输出端进行放电补偿的放电补偿电路。所述电荷泵具有较好的充电电流和放电电流的匹配度。

Description

电荷泵

技术领域

本发明涉及锁相环电路，特别涉及锁相环电路中的电荷泵。

背景技术

目前，锁相环(PPL，Phase Locked Loop)广泛应用于集成电路设计的各个领域。如图1所示，锁相环电路1通常包括，鉴频鉴相器2、电荷泵3、低通滤波器4、压控振荡器5及分频器6。鉴频鉴相器2用于比较基准时钟和来自分频器6的输出信号的相位。当来自分频器6的输出信号的相位滞后于基准时钟的相位时，鉴频鉴相器2输出用以提高频率的脉冲信号(称为UP信号)。当来自分频器6的输出信号的相位超过基准时钟的相位时，鉴频鉴相器2输出用于降低频率的脉冲信号(称为DOWN信号)。

电荷泵3的输出端连接到由电阻4a和电容4b构成的低通滤波器4。电荷泵3在接收到DOWN信号时，对电容4b放电，因此DOWN信号也可称为放电信号。并且，电荷泵在接收到UP信号时，向电容4b充电，因此UP信号也可称为充电信号。低通滤波器4把来自电荷泵3的脉冲输出信号转换成直流模拟信号。

压控振荡器5接收从低通滤波器4输出的模拟信号，并且输出稳频信号。分频器6由计数器构成，并且把来自压控振荡器5的输出信号N(N为自然数)等分，以便向鉴频鉴相器2提供分频后的输出信号。

在锁相环电路1中，鉴频鉴相器2、电荷泵3、压控振荡器5和分频器6构成一个环路，这个环路控制输入到鉴频鉴相器2的两个输入信号的相位，即控制输入到鉴频鉴相器2的两个输入信号的频率，使它们彼此相等。从压控振荡器5输出的信号的频率，是输入频率的N倍。通过任意地设置N值，可以获得输入频率的任意自然数倍数的频率。并且，在例如专利号为99104400.2的中国专利中还能发现更多与锁相环电路相关的内容。

参照图2所示，目前常用的电荷泵包括输入层10、充电层20、放电层21。所述输入层10包括，向放电层21提供电流的由NMOS管MN0和NMOS管MN1构成的第一镜像电流源，以及接收第一镜像电流源的NMOS管MN1传输的电流，并向充电层20提供电流的PMOS管MP1。还包括用于第一镜像电流源和放电层21匹配的NMOS管MN2和NMOS管MN3以及用于PMOS管MP1和充电层20匹配的PMOS管MP0，所述NMOS管MN2和NMOS管MN3的栅极均接VDD、源极接地、漏极分别与NMOS管MN0和NMOS管MN1的源极相连；所述PMOS管MP0的源极接VDD、栅极接地，漏极与PMOS管MP1的源极相连。所述NMOS管MN1的栅极和所述PMOS管MP1的栅极分别与放电层21和充电层20相连。

所述充电层20包括用作充电层20开关管的PMOS管MP4、与输入层10中的PMOS管MP1构成镜像电流源的PMOS管MP6以及用于控制PMOS管MP6工作状态的PMOS管MP2和PMOS管MP3。

所述放电层21包括用作放电层21开关管的NMOS管MN7、与输入层10中的NMOS管MN0构成镜像电流源的NMOS管MN6以及用于控制NMOS管MN6工作状态的NMOS管MN4和NMOS管MN5。

当电荷泵接收到UP信号时，作为充电层20开关管的PMOS管MP4打开，电荷泵通过PMOS管MP6对接于电荷泵输出端的电容充电。而当电荷泵接收到DOWN信号时，作为放电层21开关管的NMOS管MN7打开，电荷泵通过NMOS管MN6对接于电荷泵输出端的电容放电。

然而，在电荷泵充放电过程中发现，充电电流和放电电流会出现不匹配，而此种情况可能造成电荷泵输出至压控振荡器的信号(Vctrl)跳动，并最终影响锁相环电路。

发明内容

本发明提供一种电荷泵，来解决现有技术电荷泵在充放电过程中存在充电电流和放电电流不匹配，造成输出信号跳动，并影响锁相环电路的问题。

为解决上述问题，本发明提供一种电荷泵，包括分别根据充电信号进行充电操作的充电层以及对应充电层，并根据放电信号进行放电操作的放电层，所述充电层至少包括一个充电电路，所述放电层至少包括一个放电电路，所述充电电路包括：开关PMOS管和充电PMOS管；所述放电电路包括：开关NMOS管和放电NMOS管；并且，所述充电PMOS管的漏极和放电NMOS管的漏极相连作为所述电荷泵的输出，还包括：

与所述电荷泵的输出端相连的充电补偿信号电路，所述充电补偿信号电路当电荷泵输出端的充电电流不足时产生充电补偿信号；与所述电荷泵的输出端和充电补偿信号电路相连的充电补偿电路，所述充电补偿电路在接收到充电补偿信号后，对电荷泵的输出端进行充电补偿；

与所述电荷泵的输出端相连的放电补偿信号电路，所述放电补偿信号电路当电荷泵输出端的放电电流不足时产生放电补偿信号；与所述电荷泵的输出端和放电补偿信号电路相连的放电补偿电路，所述放电补偿电路在接收到放电补偿信号后，对电荷泵的输出端进行放电补偿。

可选的，所述充电补偿电路包括充电补偿管和匹配管，所述匹配管的源极接VDD，栅极接地，漏极与充电补偿管的源极相连；所述充电补偿管的漏极与电荷泵的输出端相连，栅极接收充电补偿信号。

可选的，产生所述充电补偿信号的电路包括用于匹配的第一虚拟PMOS管、用于输出充电补偿信号的第一补偿PMOS管、用于控制第一补偿PMOS管的第一控制NMOS管以及至少一个用于充电补偿的NMOS管。所述第一虚拟PMOS管的源极接VDD，栅极接地，漏极与第一补偿PMOS管的源极相连；第一补偿PMOS管的栅极与漏极相连，并输出充电补偿信号；第一控制NMOS管的栅极与电荷泵输出相连，漏极与第一补偿PMOS管的漏极相连；用于充电补偿的NMOS管的栅极和漏极相连，并接于第一控制NMOS管的源极，源极接地。

可选的，所述放电补偿电路包括放电补偿管和匹配管，所述匹配管的源极接地，栅极接VDD，漏极与放电补偿管的源极相连；所述放电补偿管的漏极与电荷泵的输出端相连，栅极接收放电补偿信号。

可选的，产生所述放电补偿信号的电路包括用于匹配的第一虚拟NMOS管、用于输出放电补偿信号的第一补偿NMOS管、用于控制第一补偿NMOS管的第一控制PMOS管以及至少一个用于放电补偿的PMOS管。所述第一虚拟NMOS管的源极接地，栅极接VDD，漏极与第一补偿NMOS管的源极相连；第一补偿NMOS管的栅极与漏极相连，并输出放电补偿信号；第一控制PMOS管的栅极与电荷泵输出相连，漏极与第一补偿NMOS管的漏极相连；用于充电补偿的PMOS管的栅极和漏极相连，并接于第一控制PMOS管的源极，源极接VDD。

可选的，所述充电电路还包括接于开关PMOS管的漏极，用于将开关PMOS管开启或关闭的瞬间产生的瞬态电流引走的第一引流电路。

可选的，所述第一引流电路包括引流NMOS管，所述引流NMOS管的漏极接于开关PMOS管的漏极，栅极接收充电信号，源极接地。

可选的，所述放电电路还包括接于开关NMOS管的漏极，用于将开关NMOS管开启或关闭的瞬间产生的瞬态电流引走的第二引流电路。

可选的，所述第二引流电路包括引流PMOS管，所述引流PMOS管的漏极接于开关NMOS管的漏极，栅极接收放电信号，源极接VDD。

可选的，所述充电电路还包括对充电层中接收的充电信号进行高频过滤的第一电容，所述第一电容跨接在VDD和充电PMOS管的栅极之间。

可选的，所述放电电路还包括对放电层接收的放电信号进行高频过滤的第二电容，所述第二电容跨接在放电PMOS管的栅极和地之间。

与现有技术相比，上述所公开的电荷泵具有以下优点：

上述所公开的电荷泵分别在充电电路和放电电路中增加了充电补偿电路和放电补偿电路，因此当充电电流不足或放电电流不足的时候，充电补偿电路或放电补偿电路能够分别进行充电补偿和放电补偿，从而改善充电电流和放电电流的匹配度；

并且，上述所公开的电荷泵的可选方案分别在用作充电开关和放电开关的开关PMOS管和开关NMOS管的漏极连接了用于引走瞬态电流的引流电路。因此，当开关PMOS管或开关NMOS管在开或关的瞬间产生瞬态电流扰乱的时候，引流电路能够将瞬态电流引走，从而进一步改善充电电流和放电电流的匹配度；

另外，上述所公开的电荷泵的可选方案还分别在VDD和充电管之间以及放电管和地之间跨接了电容。因此，当充/放电信号影响电荷泵的电流源稳定时，能够通过所跨接的电容将高频信号过滤，从而进一步改善充电电流和放电电流的匹配度。

附图说明

图1是现有技术锁相环结构示意图；

图2是现有技术电荷泵电路图；

图3是本发明电荷泵的第一种实施方式电路图；

图4是本发明电荷泵的第二种实施方式电路图；

图5是本发明电荷泵的第三种实施方式电路图；

图6是本发明电荷泵的第四种实施方式电路图；

图7是本发明电荷泵的第五种实施方式电路图；

图8是本发明电荷泵的第六种实施方式电路图；

图9是本发明电荷泵的第七种实施方式电路图；

图10是产生图5、图7至图9中补偿信号的补偿信号电路图。

具体实施方式

本发明电荷泵分别在充电电路和放电电路中增加了充电补偿电路和放电补偿电路，因此当充电电流不足或放电电流不足的时候，充电补偿电路或放电补偿电路能够分别进行充电补偿和放电补偿，从而改善充电电流和放电电流的匹配度；

并且，本发明所公开的电荷泵的可选方案分别在用作充电开关和放电开关的开关PMOS管和开关NMOS管的漏极连接了用于引走瞬态电流的引流电路。因此，当开关PMOS管或开关NMOS管在开或关的瞬间产生瞬态电流扰乱的时候，引流电路能够将瞬态电流引走，从而进一步改善充电电流和放电电流的匹配度；

另外，本发明所公开的电荷泵的可选方案还分别在VDD和充电管之间以及放电管和地之间跨接了电容。因此，当充/放电信号影响电荷泵的电流源稳定时，能够通过所跨接的电容将高频信号过滤，从而进一步改善充电电流和放电电流的匹配度。

参照图3所示，本发明电荷泵的第一种实施方式电路包括用于向充电层20和放电层21提供电流的输入层10、以及分别接收输入层10提供的电流，并分别根据充电信号进行充电操作的充电层20和根据放电信号进行放电操作的放电层21。

所述输入层10包括，向放电层21提供电流的由NMOS管MN0和NMOS管MN1构成的第一镜像电流源，以及接收第一镜像电流源的NMOS管MN1传输的电流，并向充电层20提供电流的PMOS管MP1。还包括用于第一镜像电流源和放电层21匹配的NMOS管MN2和NMOS管MN3以及用于PMOS管MP1和充电层20匹配的PMOS管MP0，所述NMOS管MN2和NMOS管MN3的栅极均接VDD、源极接地、漏极分别与NMOS管MN0和NMOS管MN1的源极相连；所述PMOS管MP0的源极接VDD、栅极接地，漏极与PMOS管MP1的源极相连。所述NMOS管MN1的栅极和所述PMOS管MP1的栅极分别与放电层21和充电层20相连。

所述充电层20至少包括一个充电电路，所述充电电路包括第一PMOS管MP2、第二PMOS管MP3、开关PMOS管MP4、充电PMOS管MP6以及第四NMOS管MN8。其中，所述第一PMOS管MP2的栅极通过反相器接收控制信号(Bn，n＝0，1，2.......)，源极与输入层10的PMOS管MP1的栅极相连，漏极分别与第二PMOS管MP3的漏极和充电PMOS管MP6的栅极相连；第二PMOS管MP3的源极接VDD，栅极接收控制信号；开关PMOS管MP4的源极接VDD，栅极接收充电信号(UP)，漏极与充电PMOS管MP6的源极相连；充电PMOS管MP6的漏极与电荷泵输出相连；第四NMOS管MN5的漏极与开关PMOS管MP4的漏极相连，栅极接收充电信号，源极接地，构成第一引流电路；

所述放电层21至少包括一个放电电路，所述放电电路包括第一NMOS管MN4、第二NMOS管MN5、开关NMOS管MN7、放电PMOS管MN6以及第四PMOS管MP8。其中，所述第一NMOS管MN4的栅极接收控制信号，漏极与输入层10的NMOS管MN1的栅极相连，源极分别与第二NMOS管MN5的漏极和放电PMOS管MN6的栅极相连；第二NMOS管MN5的源极接地，栅极通过反相器接收控制信号；开关NMOS管MN7的源极接地，栅极接收放电信号(DOWN)，漏极与放电PMOS管MN6的源极相连；放电PMOS管MN6的漏极与电荷泵输出相连；第四PMOS管MP8的漏极与开关NMOS管MN7的漏极相连，栅极接收放电信号，源极接VDD，构成第二引流电路。

所述充电层20中的充电电路的数量与所述放电层21中的放电电路的数量一致。充电电路的数量和放电电路的数量根据电荷泵的充放电要求而选定。并且，每一个充电电路和放电电路均通过传输门管与输入层10相连。

参照图4所示，本发明电荷泵的第二种实施方式电路包括用于向充电层20和放电层21提供电流的输入层10、以及分别接收输入层10提供的电流，并分别根据充电信号进行充电操作的充电层20和根据放电信号进行放电操作的放电层21。

所述充电层20至少包括一个充电电路，所述充电电路包括第一PMOS管MP2、第二PMOS管MP3、开关PMOS管MP4、充电PMOS管MP6。其中，所述第一PMOS管MP2的栅极通过反相器接收控制信号(Bn，n＝0，1，2.......)，源极与输入层10的PMOS管MP1的栅极相连，漏极分别与第二PMOS管MP3的漏极和充电PMOS管MP6的栅极相连；第二PMOS管MP3的源极接VDD，栅极接收控制信号；开关PMOS管MP4的源极接VDD，栅极接收充电信号(UP)，漏极与充电PMOS管MP6的源极相连；充电PMOS管MP6的漏极与电荷泵输出相连；并且，在充电PMOS管MP6和VDD之间跨接第一电容，作为第一过滤电路。

所述放电层21至少包括一个放电电路，所述放电电路包括第一NMOS管MN4、第二NMOS管MN5、开关NMOS管MN7、放电PMOS管MN6。其中，所述第一NMOS管MN4的栅极接收控制信号，漏极与输入层10的NMOS管MN1的栅极相连，源极分别与第二NMOS管MN5的漏极和放电PMOS管MN6的栅极相连；第二NMOS管MN5的源极接地，栅极通过反相器接收控制信号；开关NMOS管MN7的源极接地，栅极接收放电信号(DOWN)，漏极与放电PMOS管MN6的源极相连；放电PMOS管MN6的漏极与电荷泵输出相连；并且，在放电PMOS管MN6和地之间跨接第二电容，作为第二过滤电路。

参照图5所示，本发明电荷泵的第三种实施方式电路包括用于向充电层20和放电层21提供电流的输入层10、以及分别接收输入层10提供的电流，并分别根据充电信号进行充电操作的充电层20和根据放电信号进行放电操作的放电层21。

所述充电层20包括，第一PMOS管MP2、第二PMOS管MP3、开关PMOS管MP4、充电PMOS管MP6。其中，所述第一PMOS管MP2的栅极通过反相器接收控制信号(Bn，n＝0，1，2.......)，源极与输入层10的PMOS管MP1的栅极相连，漏极分别与第二PMOS管MP3的漏极和充电PMOS管MP6的栅极相连；第二PMOS管MP3的源极接VDD，栅极接收控制信号；开关PMOS管MP4的源极接VDD，栅极接收充电信号(UP)，漏极与充电PMOS管MP6的源极相连；充电PMOS管MP6的漏极与电荷泵输出相连；并且，在VDD和电荷泵的输出端之间连接，进行充电补偿的充电补偿电路，所述充电补偿电路包括充电补偿管MPcomp0和对应的匹配管MPd，所述匹配管MPd的源极接VDD，栅极接地，漏极与充电补偿管MPcomp0的源极相连；所述充电补偿管MPcomp0的漏极与电荷泵的输出端相连，栅极接收充电补偿信号(Pcomp)。

所述放电层21包括，第一NMOS管MN4、第二NMOS管MN5、开关NMOS管MN7、放电PMOS管MN6。其中，所述第一NMOS管MN4的栅极接收控制信号，漏极与输入层10的NMOS管MN1的栅极相连，源极分别与第二NMOS管MN5的漏极和放电PMOS管MN6的栅极相连；第二NMOS管MN5的源极接地，栅极通过反相器接收控制信号；开关NMOS管MN7的源极接地，栅极接收放电信号(DOWN)，漏极与放电PMOS管MN6的源极相连；放电PMOS管MN6的漏极与电荷泵输出相连；并且，在电荷泵的输出端和地之间连接，进行放电补偿的放电补偿电路，所述放电补偿电路包括放电补偿管MNcomp0和对应的匹配管MNd，所述匹配管MNd的源极接地，栅极接VDD，漏极与放电补偿管MNcomp0的源极相连；所述放电补偿管MNcomp0的漏极与电荷泵的输出端相连，栅极接收放电补偿信号(Ncomp)。

参照图6所示，本发明电荷泵的第四种实施方式电路包括用于向充电层20和放电层21提供电流的输入层10、以及分别接收输入层10提供的电流，并分别根据充电信号进行充电操作的充电层20和根据放电信号进行放电操作的放电层21。

所述充电层20至少包括一个充电电路，所述充电电路包括第一PMOS管MP2、第二PMOS管MP3、开关PMOS管MP4、充电PMOS管MP6以及第四NMOS管MN8。其中，所述第一PMOS管MP2的栅极通过反相器接收控制信号(Bn，n＝0，1，2.......)，源极与输入层10的PMOS管MP1的栅极相连，漏极分别与第二PMOS管MP3的漏极和充电PMOS管MP6的栅极相连；第二PMOS管MP3的源极接VDD，栅极接收控制信号；开关PMOS管MP4的源极接VDD，栅极接收充电信号(UP)，漏极与充电PMOS管MP6的源极相连；充电PMOS管MP6的漏极与电荷泵输出相连；第四NMOS管MN5的漏极与开关PMOS管MP4的漏极相连，栅极接收充电信号，源极接地，构成第一引流电路；并且，在充电PMOS管MP6和VDD之间跨接第一电容，作为第一过滤电路。

所述放电层21至少包括一个放电电路，所述放电电路包括第一NMOS管MN4、第二NMOS管MN5、开关NMOS管MN7、放电PMOS管MN6以及第四PMOS管MP8。其中，所述第一NMOS管MN4的栅极接收控制信号，漏极与输入层10的NMOS管MN1的栅极相连，源极分别与第二NMOS管MN5的漏极和放电PMOS管MN6的栅极相连；第二NMOS管MN5的源极接地，栅极通过反相器接收控制信号；开关NMOS管MN7的源极接地，栅极接收放电信号(DOWN)，漏极与放电PMOS管MN6的源极相连；放电PMOS管MN6的漏极与电荷泵输出相连；第四PMOS管MP8的漏极与开关NMOS管MN7的漏极相连，栅极接收放电信号，源极接VDD，构成第二引流电路；并且，在放电PMOS管MN6和地之间跨接第二电容，作为第二过滤电路。

参照图7所示，本发明电荷泵的第五种实施方式电路包括用于向充电层20和放电层21提供电流的输入层10、以及分别接收输入层10提供的电流，并分别根据充电信号进行充电操作的充电层20和根据放电信号进行放电操作的放电层21。

所述充电层20包括，第一PMOS管MP2、第二PMOS管MP3、开关PMOS管MP4、充电PMOS管MP6以及第四NMOS管MN8。其中，所述第一PMOS管MP2的栅极通过反相器接收控制信号(Bn，n＝0，1，2.......)，源极与输入层10的PMOS管MP1的栅极相连，漏极分别与第二PMOS管MP3的漏极和充电PMOS管MP6的栅极相连；第二PMOS管MP3的源极接VDD，栅极接收控制信号；开关PMOS管MP4的源极接VDD，栅极接收充电信号(UP)，漏极与充电PMOS管MP6的源极相连；充电PMOS管MP6的漏极与电荷泵输出相连；第四NMOS管MN5的漏极与开关PMOS管MP4的漏极相连，栅极接收充电信号，源极接地，构成第一引流电路；并且，在VDD和电荷泵的输出端之间连接，进行充电补偿的充电补偿电路，所述充电补偿电路包括充电补偿管MPcomp0和对应的匹配管MPd，所述匹配管MPd的源极接VDD，栅极接地，漏极与充电补偿管MPcomp0的源极相连；所述充电补偿管MPcomp0的漏极与电荷泵的输出端相连，栅极接收充电补偿信号(Pcomp)。

所述放电层21包括，第一NMOS管MN4、第二NMOS管MN5、开关NMOS管MN7、放电PMOS管MN6以及第四PMOS管MP8。其中，所述第一NMOS管MN4的栅极接收控制信号，漏极与输入层10的NMOS管MN1的栅极相连，源极分别与第二NMOS管MN5的漏极和放电PMOS管MN6的栅极相连；第二NMOS管MN5的源极接地，栅极通过反相器接收控制信号；开关NMOS管MN7的源极接地，栅极接收放电信号(DOWN)，漏极与放电PMOS管MN6的源极相连；放电PMOS管MN6的漏极与电荷泵输出相连；第四PMOS管MP8的漏极与开关NMOS管MN7的漏极相连，栅极接收放电信号，源极接VDD，构成第二引流电路；并且，在电荷泵的输出端和地之间连接，进行放电补偿的放电补偿电路，所述放电补偿电路包括放电补偿管MNcomp0和对应的匹配管MNd，所述匹配管MNd的源极接地，栅极接VDD，漏极与放电补偿管MNcomp0的源极相连；所述放电补偿管MNcomp0的漏极与电荷泵的输出端相连，栅极接收放电补偿信号(Ncomp)。

参照图8所示，本发明电荷泵的第六种实施方式电路包括用于向充电层20和放电层21提供电流的输入层10、以及分别接收输入层10提供的电流，并分别根据充电信号进行充电操作的充电层20和根据放电信号进行放电操作的放电层21。

所述充电层20包括，第一PMOS管MP2、第二PMOS管MP3、开关PMOS管MP4、充电PMOS管MP6。其中，所述第一PMOS管MP2的栅极通过反相器接收控制信号(Bn，n＝0，1，2.......)，源极与输入层10的PMOS管MP1的栅极相连，漏极分别与第二PMOS管MP3的漏极和充电PMOS管MP6的栅极相连；第二PMOS管MP3的源极接VDD，栅极接收控制信号；开关PMOS管MP4的源极接VDD，栅极接收充电信号(UP)，漏极与充电PMOS管MP6的源极相连；充电PMOS管MP6的漏极与电荷泵输出相连；并且，在充电PMOS管MP6和VDD之间跨接第一电容，作为第一过滤电路；并且，在VDD和电荷泵的输出端之间连接，进行充电补偿的充电补偿电路，所述充电补偿电路包括充电补偿管MPcomp0和对应的匹配管MPd，所述匹配管MPd的源极接VDD，栅极接地，漏极与充电补偿管MPcomp0的源极相连；所述充电补偿管MPcomp0的漏极与电荷泵的输出端相连，栅极接收充电补偿信号(Pcomp)。

所述放电层21包括，第一NMOS管MN4、第二NMOS管MN5、开关NMOS管MN7、放电PMOS管MN6。其中，所述第一NMOS管MN4的栅极接收控制信号，漏极与输入层10的NMOS管MN1的栅极相连，源极分别与第二NMOS管MN5的漏极和放电PMOS管MN6的栅极相连；第二NMOS管MN5的源极接地，栅极通过反相器接收控制信号；开关NMOS管MN7的源极接地，栅极接收放电信号(DOWN)，漏极与放电PMOS管MN6的源极相连；放电PMOS管MN6的漏极与电荷泵输出相连；并且，在放电PMOS管MN6和地之间跨接第二电容，作为第二过滤电路；并且，在电荷泵的输出端和地之间连接，进行放电补偿的放电补偿电路，所述放电补偿电路包括放电补偿管MNcomp0和对应的匹配管MNd，所述匹配管MNd的源极接地，栅极接VDD，漏极与放电补偿管MNcomp0的源极相连；所述放电补偿管MNcomp0的漏极与电荷泵的输出端相连，栅极接收放电补偿信号(Ncomp)。

参照图9所示，本发明电荷泵的第七种实施方式电路包括用于向充电层20和放电层21提供电流的输入层10、以及分别接收输入层10提供的电流，并分别根据充电信号进行充电操作的充电层20和根据放电信号进行放电操作的放电层21。

所述充电层20包括，第一PMOS管MP2、第二PMOS管MP3、开关PMOS管MP4、充电PMOS管MP6以及第四NMOS管MN8。其中，所述第一PMOS管MP2的栅极通过反相器接收控制信号(Bn，n＝0，1，2.......)，源极与输入层10的PMOS管MP1的栅极相连，漏极分别与第二PMOS管MP3的漏极和充电PMOS管MP6的栅极相连；第二PMOS管MP3的源极接VDD，栅极接收控制信号；开关PMOS管MP4的源极接VDD，栅极接收充电信号(UP)，漏极与充电PMOS管MP6的源极相连；充电PMOS管MP6的漏极与电荷泵输出相连；第四NMOS管MN5的漏极与开关PMOS管MP4的漏极相连，栅极接收充电信号，源极接地，构成第一引流电路；并且，在充电PMOS管MP6和VDD之间跨接第一电容，作为第一过滤电路；并且，在VDD和电荷泵的输出端之间连接，进行充电补偿的充电补偿电路，所述充电补偿电路包括充电补偿管MPcomp0和对应的匹配管MPd，所述匹配管MPd的源极接VDD，栅极接地，漏极与充电补偿管MPcomp0的源极相连；所述充电补偿管MPcomp0的漏极与电荷泵的输出端相连，栅极接收充电补偿信号(Pcomp)。

所述放电层21包括，第一NMOS管MN4、第二NMOS管MN5、开关NMOS管MN7、放电PMOS管MN6以及第四PMOS管MP8。其中，所述第一NMOS管MN4的栅极接收控制信号，漏极与输入层10的NMOS管MN1的栅极相连，源极分别与第二NMOS管MN5的漏极和放电PMOS管MN6的栅极相连；第二NMOS管MN5的源极接地，栅极通过反相器接收控制信号；开关NMOS管MN7的源极接地，栅极接收放电信号(DOWN)，漏极与放电PMOS管MN6的源极相连；放电PMOS管MN6的漏极与电荷泵输出相连；第四PMOS管MP8的漏极与开关NMOS管MN7的漏极相连，栅极接收放电信号，源极接VDD，构成第二引流电路；并且，在放电PMOS管MN6和地之间跨接第二电容，作为第二过滤电路；并且，在电荷泵的输出端和地之间连接，进行放电补偿的放电补偿电路，所述放电补偿电路包括放电补偿管MNcomp0和对应的匹配管MNd，所述匹配管MNd的源极接地，栅极接VDD，漏极与放电补偿管MNcomp0的源极相连；所述放电补偿管MNcomp0的漏极与电荷泵的输出端相连，栅极接收放电补偿信号(Ncomp)。

参照图10所示，上述第三种实施方式、第五至第七种实施方式种的充电补偿信号和放电补偿信号由补偿信号电路产生，所述补偿信号电路包括充电补偿信号电路100和放电补偿信号电路200。

所述充电补偿信号电路100包括用于匹配的第一虚拟PMOS管MPDummy、用于输出充电补偿信号的第一补偿PMOS管MPcomp、用于控制第一补偿PMOS管MPcomp的第一控制NMOS管MNctrl以及用于充电补偿的NMOS管MNdio2和MNdio1。其中，所述第一虚拟PMOS管MPDummy的源极接VDD，栅极接地，漏极与第一补偿PMOS管MPcomp的源极相连；第一补偿PMOS管MPcomp的栅极与漏极相连，并输出充电补偿信号(Pcomp)；第一控制NMOS管MNctrl的栅极与电荷泵输出相连，漏极与第一补偿PMOS管MPcomp的漏极相连；用于充电补偿的NMOS管MNdio2和NMOS管MNdio1的栅极和漏极相连，NMOS管MNdio2的漏极接于第一控制NMOS管MNctrl的源极，NMOS管MNdio1的漏极接于NMOS管MNdio2的源极，NMOS管MNdio1的源极接地。

所述放电补偿信号电路200包括用于匹配的第一虚拟NMOS管MNDummy、用于输出放电补偿信号的第一补偿NMOS管MNcomp、用于控制第一补偿NMOS管MNcomp的第一控制PMOS管MPctrl以及用于充放电补偿的PMOS管MPdio2和MPdio1。所述第一虚拟NMOS管MNDummy的源极接地，栅极接VDD，漏极与第一补偿NMOS管MNcomp的源极相连；第一补偿NMOS管MNcomp的栅极与漏极相连，并输出放电补偿信号；第一控制PMOS管MPctrl的栅极与电荷泵输出相连，漏极与第一补偿NMOS管MNcomp的漏极相连；用于充电补偿的PMOS管MPdio2和MPdio1的栅极和漏极相连，PMOS管MPdio1的漏极接于第一控制PMOS管MPctrl的源极，PMOS管MPdio1的源极接于PMOS管MPdio2的漏极，PMOS管MPdio2的源极接VDD。

下面对上述的本发明电荷泵的第七种实施方式电路作进一步说明，以使得上述的电荷泵的电路结构更加清楚。

继续参照图9所示，以电荷泵的充电过程为例。为了使电荷泵开启，控制信号会先(Bn，n＝0，1，2.......)为高并保持稳定，并传输到充电层20的每一个充电电路中。每一个充电电路的工作情况完全相同，以其中一个充电电路为例，第一PMOS管MP2通过反相器接收控制信号B0，因为控制信号B0为高，因而第一PMOS管MP2栅极接收的信号为低，第一PMOS管MP2开启，并将输入层10的PMOS管MP1的栅极传输的电压传输给充电PMOS管MP6，当充电PMOS管MP6栅极的电压降低到开启电压时，充电PMOS管MP6开启。当充电信号(UP)为低时，开关PMOS管MP4开启，VDD就通过开关PMOS管MP4和充电PMOS管MP6对接于电荷泵输出端的电容充电。而当充电信号(UP)为高时，开关PMOS管MP4关闭，VDD就停止对接于电荷泵输出端的电容充电。

然而，开关PMOS管MP4在开启或关闭的瞬间，会由于管子的寄生电容造成的电荷注入，引起充/放电电流的瞬态扰乱。此时由于在开关管MP4的漏极接有由第四NMOS管MN8构成的第一引流电路，当充电信号为低或高时，第四NMOS管MN8也随之开启或关闭，而第四NMOS管MN8在开启或关闭的瞬间状态与开关PMOS管MP4相反，因而能够将瞬态电流引走，从而改善充电电流和放电电流的匹配度，并维持电荷泵输出信号的稳定。

而当充电信号为低时，还会通过开关PMOS管MP4的栅-漏寄生电容(Cgd)和充电PMOS管MP6的栅-源寄生电容(Cgs)影响到输入层10的镜像电流源的电流稳定。此时，由于在VDD和充电PMOS管MP6的栅极之间还跨接有电容，利用电容能够传输高频的特性，将高频信号引走，避免影响输入层10中的电流源的电流，从而对充电电流和放电电流的匹配也有着有利的影响。

而随着电荷泵的充电层20对电容的充电，电荷泵的输出端电压(Vctrl)也会越来越接近VDD，这样就使得充电PMOS管MP6的源-漏电压不足以维持自身工作在饱和区，而使得电荷泵对接于其输出端的电容的充电电流不足。

而此时参照图10所示，充电补偿信号电路100中的第一控制NMOS管MNctrl就会由于电荷泵输出端的电压(Vctrl)的不断升高而开启，那么在充电补偿信号电路的VDD和地之间的对地通路就打开，而第一补偿PMOS管MPcomp的漏极电位就会被拉低，因此，第一补偿PMOS管MPcomp的栅极输出的充电补偿信号(Pcomp)的电位也降低。而随着充电补偿信号的电位降低，充电补偿电路的充电补偿管MPcomp0也会随之开启，VDD就通过充电补偿电路对电荷泵输出端的电容进行补偿充电，使得电荷泵对接于其输出端的电容的充电电流维持稳定，从而也对充电电流和放电电流的匹配度有改善作用，并且还能够增大电荷泵输出端的电压范围。

当充电信号变为高时，开关管MP4关闭，电荷泵对电容的充电过程也结束。

而此时，由于控制信号B0稳定为高，当放电信号为高时，放电层21中的放电电路还能够对电荷泵输出端的电容进行放电。因所述放电层21的结构和充电层20的结构相似，并且放电过程原理也与充电过程原理相同，这里就不再对放电过程进行详细叙述了。

而当控制信号变为低时，例如B0变为低，则充电层20中的第一PMOS管MP2关闭，并且，第二PMOS管MP3随着控制信号B0的变低而打开，将充电PMOS管MP6的栅极电位拉高，从而使得充电PMOS管MP6也关闭。而放电层21中的第一NMOS管MN4也关闭，并且，第二NMOS管MN5随着控制信号B0的变低而打开，将放电PMOS管MN6的栅极电位拉低，从而使得放电PMOS管MN6也关闭。从而，电荷泵关闭。

综上所述，上述所公开的电荷泵分别在充电电路和放电电路中增加了充电补偿电路和放电补偿电路，因此当充电电流不足或放电电流不足的时候，充电补偿电路或放电补偿电路能够分别进行充电补偿和放电补偿，从而改善充电电流和放电电流的匹配度；

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种电荷泵，其特征在于，至少包括一个充电电路和放电电路，所述充电电路包括：开关PMOS管和充电PMOS管；所述放电电路包括：开关NMOS管和放电NMOS管；并且，所述充电PMOS管的漏极和放电NMOS管的漏极相连作为所述电荷泵的输出，还包括：

2.如权利要求1所述的电荷泵，其特征在于，所述充电补偿电路包括充电补偿管和匹配管，所述匹配管的源极接VDD，栅极接地，漏极与充电补偿管的源极相连；所述充电补偿管的漏极与电荷泵的输出端相连，栅极接收充电补偿信号。

3.如权利要求2所述的电荷泵，其特征在于，所述充电补偿信号电路包括第一虚拟PMOS管、第一补偿PMOS管、第一控制NMOS管以及至少一个用于充电补偿的NMOS管，所述第一虚拟PMOS管的源极接VDD，栅极接地，漏极与第一补偿PMOS管的源极相连；第一补偿PMOS管的栅极与漏极相连，并输出充电补偿信号；第一控制NMOS管的栅极与电荷泵输出相连，漏极与第一补偿PMOS管的漏极相连；用于充电补偿的NMOS管的栅极和漏极相连，并接于第一控制NMOS管的源极，源极接地。

4.如权利要求1所述的电荷泵，其特征在于，所述放电补偿电路包括放电补偿管和匹配管，所述匹配管的源极接地，栅极接VDD，漏极与放电补偿管的源极相连；所述放电补偿管的漏极与电荷泵的输出端相连，栅极接收放电补偿信号。

5.如权利要求4所述的电荷泵，其特征在于，所述放电补偿信号电路包括第一虚拟NMOS管、第一补偿NMOS管、第一控制PMOS管以及至少一个用于放电补偿的PMOS管，所述第一虚拟NMOS管的源极接地，栅极接VDD，漏极与第一补偿NMOS管的源极相连；第一补偿NMOS管的栅极与漏极相连，并输出放电补偿信号；第一控制PMOS管的栅极与电荷泵输出相连，漏极与第一补偿NMOS管的漏极相连；用于充电补偿的PMOS管的栅极和漏极相连，并接于第一控制PMOS管的源极，源极接VDD。

6.如权利要求1所述的电荷泵，其特征在于，所述充电电路还包括接于开关PMOS管的漏极，用于将开关PMOS管开启或关闭的瞬间产生的瞬态电流引走的第一引流电路。

7.如权利要求6所述的电荷泵，其特征在于，所述第一引流电路包括引流NMOS管，所述引流NMOS管的漏极接于开关PMOS管的漏极，栅极接收充电信号，源极接地。

8.如权利要求1所述的电荷泵，其特征在于，所述放电电路还包括接于开关NMOS管的漏极，用于将开关NMOS管开启或关闭的瞬间产生的瞬态电流引走的第二引流电路。

9.如权利要求8所述的电荷泵，其特征在于，所述第二引流电路包括引流PMOS管，所述引流PMOS管的漏极接于开关NMOS管的漏极，栅极接收放电信号，源极接VDD。

10.如权利要求1所述的电荷泵，其特征在于，所述充电电路还包括第一电容，所述第一电容跨接在VDD和充电PMOS管的栅极之间。

11.如权利要求1所述的电荷泵，其特征在于，所述放电电路还包括第二电容，所述第二电容跨接在放电PMOS管的栅极和地之间。