CN101814915A - 锁相环双通路有源滤波器 - Google Patents

Abstract

本发明公开了一种锁相环双通路有源滤波器，涉及锁相环技术，包括连接到主电荷泵的并联的电阻/电容电路，并且所述电阻/电容电路两端分别与运算放大器的反向输入端和输出端连接；以及连接到辅助电荷泵通道的第二电容，并且所述第二电容的另一端与运算放大器输出端相连接，这样就可以将第二电容相关的电压和并联的电阻/电容电路相关的电压相加在一起；参考电平产生电路为对电压源进行分压的结构，分压器件为串联连接的两个“二极管连接方式”的PMOS管，并且所述两个PMOS管都将各自的“源端”与“体端”进行连接以消除体效应；运算放大器的正向输入端与参考电平连接，则主电荷泵的输出电压始终稳定保持在参考电平上。

Description

锁相环双通路有源滤波器

技术领域

本发明涉及锁相环技术领域，特别是一种锁相环双通路有源滤波器。

背景技术

在设计环路带宽较小的锁相环时，出于锁相环稳定性的考虑，必须将环路滤波器中的零点设计的非常小该零点约为锁相环环路带宽的1/4，导致环路滤波器中用于产生零点的电容值达到nF量级，这么大的电容会占用巨大的芯片面积，严重影响了芯片的集成度。

已经开发了一种技术，用于减少锁相环所需的电容值，进而提高了芯片的集成度。这种技术包括利用双通道的锁相环滤波器，其中每个滤波通道都由单独的电荷泵来充/放电。

锁相环双通道滤波器的一个例子是由Craninckx和Steyaert在1998年12月的IEEE Journal of Solid-State Circuit，Vol.33，No.12中提出的，其中锁相环双通道滤波器包括两个有源器件，分别为一个运算放大器和一个电压加法器。

双通道锁相环滤波器的另一个例子是由Koo在2002年5月的IEEEJournal of Solid-State Circuit，Vol.37，No.5中提出的，其中锁相环双通道滤波器包括单个有源器件，即一个运算放大器。该运算放大器被构造成了单位增益的缓冲器，因此其必须具有足够大的共模输入范围，而在低电源电压的芯片设计中，这种具有极大共模输入范围的运算放大器是一个难点。

锁相环双通道滤波器的第三个例子是由T.Kan，G.Leung和H.Luong在2002年8月的IEEE Journal of Solid-State Circuit，Vol.37，No.8中提出的，其包括一个由第一电阻和第一电容组成的并联结构，进行电流积分的第二电容，产生附加极点的第三电阻和第三电容组成的低通结构，以及一个运算放大器。应用了该环路滤波器的锁相环在锁定状态下，主电荷泵和辅助电荷泵的输出电压都是被偏置在一个比较稳定的参考电平上，这样会有利于电荷泵输出电流的稳定性。但是，当基准时钟和反馈时钟的频率接近但相位之差很大时，锁相环中鉴频鉴相器会输出连续的具有大占空比的脉冲电压信号，导致电荷泵相应地输出连续的具有大占空比的脉冲电流，从而在第一电阻和第一电容并联通路上产生巨大的电压跳跃。与Koo提出的结构类似，若要维持锁相环的稳定性，运算放大器就必须具有足够大的共模输入范围，而在采用低电压电源的电路设计中，大输入共模范围的放大器是比较大的难点。

中国申请专利200480017194.0公开了一种环路滤波器，其包括由第一电阻和第一电容组成的并联结构，该并联结构一端接“地”即最低电平)或者参考电平即稳定在最高电压和最低电压之间的某个值)，另一端接主电荷泵的输出端，这样主电荷泵的输出电平将是非稳定的。与T.Kan等提出的结构一样，这种接法同样要求放大器需要足够大的共模输入范围来维持锁相环的稳定。此外，如果主电荷泵的输出端采用的是接“地”方式的话，了解锁相环的研究人员完全了解，如何保证电荷泵中的电流源管始终能工作在饱和状态将是一个难点；如果主电荷泵的输出端采用的是接参考电平方式的话，则参考电平的产生电路必须具有足够小的输出阻抗才不会影响到滤波器的交流传输特性，这样就对参考电平的产生电路提出了功耗上和设计上的要求。

参考文献如下：

[1]J.Craninckx and M.Steyaert，“A Fully Integrated CMOSDCS-1800 Frequecy Synthesizer，”IEEE J.Solid-state Circuits，vol.33，pp.2054-2065，Dec.1998.

[2]Y.Koo，H.Huh，Y.Cho，et al.“A Fully Integrated CMOSFrequency Synthesizer with Charge-averaging Chargepump andDual-path Loop Filter  for PCS-and Cellular-CDMA WirelessSystems，”IEEE J.Solid-State Circuits，vol.37，pp.536-542，May2002.

[3]Gerry.C.T.Leung and H.Luong，“1-V 5.2-GHz CMOS Synthesizerfor WLAN Applications，”IEEE J.Solid-State Circuits，vol.39，pp.1873-1882，Dec.2004.

[4]米卡埃尔.格奈斯，飞思卡尔半导体公司，“锁相环滤波器，”申请号：200480017194.0。

发明内容

本发明的目的是克服现有技术的缺陷，公开一种锁相环双通路有源滤波器，该滤波器体积小，电路简单，稳定性高，可以集成在单一芯片上，并可用于任何一种需要锁相环的电子设备中。

为达到上述目的，本发明的技术解决方案是：

一种锁相环双通路有源滤波器，集成在集成电路上的锁相环中，位于电荷泵与电压控制振荡器之间；其电荷泵包括主电荷泵和辅助电荷泵，其中，主电荷泵输出第一电流，辅助电荷泵输出第二电流，且主电荷泵和辅助电荷泵的输出电流始终具有相反的流动方向；

辅助电荷泵的输出端与电压控制振荡器输入端电连接；

双通路有源滤波器包括电阻/电容电路、运算放大器、参考电平产生电路和第二电容；其中，第一电容和电阻并联组成电阻/电容电路，并联的第一电容和电阻的两接点分别接在运算放大器的反向输入端和运算放大器的输出端；第二电容的一端接在辅助电荷泵的输出端，另一端接在运算放大器的输出端，且与并联的电阻/电容电路构成串联关系；运算放大器反向输入端与主电荷泵输出端电性连接，将第二电容相关的电压和并联的电阻/电容电路相关的电压相加在一起；

运算放大器的正向输入端与参考电平产生电路输出端电性连接，根据运算放大器端口“虚短”的特性，主电荷泵的输出电压就被置在了参考电平上；

参考电平产生电路为对电压源进行分压的结构，分压器件为串联连接的两个“二极管连接方式”的PMOS管，且两个PMOS管都将各自的“源端”与“体端”相连接以消除体效应。

所述的锁相环双通路有源滤波器，其所述“二极管连接方式”的分压电路结构，其中，两个PMOS管的“栅端”都与各自的“漏端”连接。

所述的锁相环双通路有源滤波器，其所述主电荷泵输出电流是辅助电荷泵输出电流大于1的倍数，以使双通路有源滤波器的电容减小。

所述的锁相环双通路有源滤波器，其所述将第二电容相关的电压和并联的电阻/电容电路相关的电压相加在一起，相加的电压用于控制电压控制振荡器。

本发明的优点是：

只需一个运算放大器就可以完成电流转换为电压的过程以及电压求和的过程，最终可以将环路滤波器中的电容全部集成到了单一芯片上；此外，由于主电荷泵输出端被稳定偏置在参考电平上，这样就既不用担心传统电荷泵结构中的“电荷共享”问题，又保证了主电荷泵中的电流源管始终工作在饱和状态以满足输出电流的精确性；由于主电荷泵的输出端与参考电平产生电路之间是高阻隔离状态，因此不用担心参考电平产生电路的输出阻抗对滤波器传输特性的影响；主电荷泵和参考电平产生电路只需采用简单设计就可实现，并且对运算放大器的输入共模范围的要求也大大降低，在采用低电压电源的芯片设计中很容易实现；此外，由于运算放大器的反向输入端与输出端之间存在电阻的直流通路，这样连续充/放电后，运算放大器的输出端仍可以被合理地偏置回正确的工作范围，稳定性得到很大的提高。

附图说明

图1示出了根据本发明实施例的包括双通路有源滤波器的锁相环；

图2示出了根据本发明实施例的锁相环双通路有源滤波器；

图3示出了根据本发明实施例的锁相环双通路有源滤波器的双通道电压特性图；

图4a示出了根据本发明实施例的锁相环的环路开环幅频曲线；图4b示出了根据本发明实施例的锁相环的环路开环。

具体实施方式

图1示出运用于宽带无线收发机系统(未示出)的锁相环10。锁相环10包括鉴频鉴相器11，其具有用于接收基准时钟(频率为f_REF)的第一输入端、用于接收N倍分频器17输出信号的第二输入端以及用于连接到电荷泵12的输出端。电荷泵12具有两个输出通道，其第一输出通道与双通路有源滤波器13的低通通路相连接，其第二输出通道与双通路有源滤波器13的积分通路相连接。双通路有源滤波器13的输出端连接到电压控制振荡器(VCO)14输入端，该(VCO)14向宽带无线收发机提供频率范围从3080MHz到3500MHz的射频本征信号。(VCO)14与第一二倍分频器15相连接，该第一二倍分频器15向第二二倍分频器16提供输入，该第二二倍分频器16向N倍分频器17提供输入。N倍分频器17连接到鉴频鉴相器11的第二输入端，用于向鉴频鉴相器11提供反馈回路的频率。

锁相环10以如下方式工作。对鉴频鉴相器11而言，向其第一输入端送入例如频率f_REF为5MHz的基准时钟，向其第二输入端送入N倍分频器17的输出信号，则其对两个输入信号的相位进行比较，产生与相位之间的差值成比例的输出电压脉冲。鉴频鉴相器11的输出电压脉冲用于控制电荷泵12，这样电荷泵12输出的电流脉冲就与鉴频鉴相器11输出的电压脉冲完全相对应。电荷泵12输出的电流脉冲能够对双通路有源滤波器13进行充电或者放电，进而被转换为对应的电平，双通路有源滤波器13输出的电平用于控制(VCO)14来产生相应频率的信号。在本领域技术人员能够知晓，第一二倍分频器15、第二二倍分频器16以及N倍分频器17构成了完整的总分频器，例如N倍分频器17的分频比每增加1会导致总分频器的分频比增加4。

图2示出了连接到主电荷泵22和辅助电荷泵21的双通路有源滤波器13。主电荷泵22和辅助电荷泵21由两个独立的电荷泵构成。主电荷泵22输出的电流设置为(B*Icp)，辅助电荷泵21输出的电流设置为Icp，其中比例系数B大于1。注意，主电荷泵21和辅助电荷泵22输出的电流方向始终相反，这样就可以确保第一电容C1两端的电压可以与第二电容C2两端的电压可以同向求和。

在双通路有源滤波器13中，并联的电阻/电容电路23具有电阻R1和与之并联的第一电容C1，并且第一电容C1的两端分别接在运算放大器24的反向输入端和输出端。第二电容C2的一端接在辅助电荷泵21的输出端，另一端接在运算放大器24的输出端，则并联的电阻/电容电路23与第二电容C2构成了串联关系。运算放大器24的正向输入端接在参考电平产生电路25，这样根据运算放大器端口“虚短”的特性，主电荷泵22的输出电压就被置在了参考电平上。本领域的研究人员可以知道：由于不用担心“电荷共享”问题以及电流源管是否为饱和状态的问题，此时的主电荷泵22的设计将是非常简单；由于参考电平产生电路25只有从电压源到地的电流通路，“二极管连接方式”PMOS管可以选择很小的“栅宽/栅长”之比来减小消耗的电流，并且不用考虑参考电平产生电路25的输出阻抗的影响。

主电荷泵22输出的电流在并联的电阻/电容电路23产生的电压V1(s)如下式所示：

$V1\left(s\right)=\frac{B*\mathrm{Icp}*R1}{1+s*R1*C1}$

辅助电荷泵21输出的电流在第二电容C2上产生的电压V2(s)如下式所示：

$V2\left(s\right)=\frac{\mathrm{Isp}}{s*C2}$

这样，辅助电荷泵21的输出端电压为V1(s)和V2(s)之和，如下式所示：

$V\left(s\right)=\frac{1+s*R1*(C1+B*C2)}{s*C2*(1+s*R1*C1)}*\mathrm{Icp}$

其中，B为主电荷泵输出电流与辅助电荷泵输出电流之比，Icp为辅助电荷泵输出电流，R1为电阻/电容并联电路的电阻值，C1为电阻/电容并联电路的电容值，C2为第二电容的电容值，s为复频率。

如图3所示，除零极点外，V(s)还产生了一个零点ω_z和一个极点ω_p，了解该领域的研究人员可以知道，该零点可以提高锁相环的稳定性，并且当“零点ω_z≈环路带宽ω_c/4”且“极点ω_p≈6*环路带宽ω_c”时，锁相环的环路相位裕度约60度(在进行稳定性分析时，这通常被认为是合适的)。显然，第二电容C2在计算零点ω_z时被等效放大了B倍，换而言之，可以通过调整B的大小来将产生零点ω_z的第二电容C2调整到可以完全在芯片上集成的程度。

举例来说，通过使用上述的锁相环双通路有源滤波器，当锁相环产生频率为3480MHz的本征信号时，依照下列环路参数：

环路带宽ω_c≈25.5kHz

电压控制振荡器的增益KVCO≈100MHz/V

基准时钟频率f_REF＝5MHz

比例系数B＝30

辅助电荷泵输出电流Icp＝1μA

主电荷泵输出电流B*Icp＝30μA

N倍分频器分频比＝174

如图4a、图4b所示，此时设置R1＝33kΩ，C1＝33pF，C2＝26pF，得到的相位裕度约为66.5度。了解半导体器件工艺的人员可以知道，第一电容C1和第二电容C2可以轻松地集成到单一芯片上。从等效的角度来看，第二电容C2达到了780pF电容的效果。

Claims (4)

1.一种锁相环双通路有源滤波器，集成在集成电路上的锁相环中，位于电荷泵(12)与电压控制振荡器(14)之间；其特征在于，电荷泵(12)包括主电荷泵(22)和辅助电荷泵(21)，其中，主电荷泵(22)输出第一电流，辅助电荷泵(21)输出第二电流，且主电荷泵(22)和辅助电荷泵(21)的输出电流始终具有相反的流动方向；辅助电荷泵(21)的输出端与电压控制振荡器(14)输入端电连接；

双通路有源滤波器(13)包括电阻/电容电路(23)、运算放大器(24)、参考电平产生电路(25)和第二电容(C2)；其中，第一电容(C1)和电阻(R1)并联组成电阻/电容电路(23)，并联的第一电容(C1)和电阻(R1)的两接点分别接在运算放大器(24)的反向输入端和运算放大器(24)的输出端；第二电容(C2)的一端接在辅助电荷泵(21)的输出端，另一端接在运算放大器(24)的输出端，且与并联的电阻/电容电路(23)构成串联关系；运算放大器(24)反向输入端与主电荷泵(22)输出端电性连接，将第二电容(C2)相关的电压和并联的电阻/电容电路(23)相关的电压相加在一起；

运算放大器(24)的正向输入端与参考电平产生电路(25)输出端电性连接，根据运算放大器端口“虚短”的特性，主电荷泵(22)的输出电压就被置在了参考电平上；

参考电平产生电路(25)为对电压源进行分压的结构，分压器件为串联连接的两个“二极管连接方式”的PMOS管，且两个PMOS管都将各自的“源端”与“体端”相连接以消除体效应。

2.如权利要求1所述的锁相环双通路有源滤波器，其特征在于，所述“二极管连接方式”的分压电路结构，其中，两个PMOS管的“栅端”都与各自的“漏端”连接。

3.如权利要求1所述的锁相环双通路有源滤波器，其特征在于，所述主电荷泵(22)输出电流是辅助电荷泵(21)输出电流大于1的倍数，以使双通路有源滤波器(13)的电容减小。

4.如权利要求1所述的锁相环双通路有源滤波器，其特征在于，所述将第二电容(C2)相关的电压和并联的电阻/电容电路(23)相关的电压相加在一起，相加的电压用于控制电压控制振荡器(14)。

Images