CN102118846B - 一种功率控制方法及装置 - Google Patents

Abstract

本发明公开了一种功率控制装置及方法，该方法为：将预存的训练序列进行TAGC处理；在多载波叠加前对每个载波上的信号进行CAGC处理，并对经过CAGC处理后的信号进行内插滤波，完成频谱成型；对频谱成型后的信号进行频谱搬移；将多载波叠加后的信号进行CFR处理；根据计算得到的DPD系数，对经过CFR处理后的信号进行高速预失真处理；将高速预失真处理后的信号进行数字自动控制增益处理；将经过数字自动控制增益处理后的信号进行数模转换；将经过数模转换后的信号进行PGC处理后，进入功率放大器后输出，对从功放耦合回来的信号进行增益控制，控制反馈到DPD模块中的增益。同时根据反馈数字信号功率和预失真后的数字信号功率比较，完成对反馈数字信号的功率调整。

Description

一种功率控制方法及装置

技术领域

本发明涉及通信技术领域，特别是指一种功率控制方法及装置。

背景技术

预失真(DPD)可以使得功放在频谱满足要求的前提下输出更高的功率。有了DPD，基站设备商可以选择更低成本的功率放大器(PA)就能满足设计要求，从而降低了基站的成本；同时由于提高了功放的效率，因此也降低了运营商的运营成本。

PA有两个重要的理论：一个是认为PA是一个有记忆的系统，一个认为PA是一个非线性系统。这两者的本质区别是非线性产生新的频谱，而记忆性仅仅影响已经存在的信号信息。而三阶交调失真是非线性产生的最严重的非线性失真。对于三阶交调失真IMD₃认为是在1dB压缩点时P_out，1dB(f₂)与P_out，1dB(2f₂-f₁)之差即：IMD₃(dB)＝P_out，1dB(dBm)-P_out，1dB(2f₂-f₁)。延伸P_out(f₂)的线性区的直线和P_out(2f₂-f₁)的交点认为是所谓的截点(IP)。

如图1a所示，如果可以忽略3阶以上的产物，则此截点就是个固定点，因此可以用此截点作为量化交调失真特性的参数。在射频系统IP₃中是一个衡量线性度的非常重要的指标，从图1a中可以看出三阶交调分量输出信号功率的增长速度是信号功率增长速度的三倍，既输入信号功率增长1dB，则线性区P_out(f₂)功率增长也为1dB，而P_out(2f₂-f₁)增长为3dB，如图，有

${\mathrm{OIP}}_3=P_{\mathrm{out},1\mathrm{dB}}\left(\mathrm{dBm}\right)+\frac{{\mathrm{IMD}}_3}{2}$

参见图1b所示，DPD模块包括：数字预失真器、放大器、下变频器、队列以及估计模块。数字预失真器是通过模拟功放模型的逆，对接收到的输入信号先进行预失真，来抵消信号经过PA时的畸变。比如：输入信号为x(n)，数字预失真器的输出为：Z＝F(x(n))。放大器对经过预失真处理后的信号进行放大后输出。下变频器将放大器处理后的信号进行下变频处理放入队列。估计模块将预失真处理后的信号以及经过下变频处理后的信号进行估计，返回给数字预失真器。

DPD采用的是MP(Memory-Polynomial)模型，是Volterra级数的一个特例[3]，如下式所示，

但是，当输入信号x(n)的平均功率动态范围较大时，需要根据PA的特性制定自适应应对的策略，概念上类似于物理层中的功率控制。对于TD-SCDMA多载波系统，由于采用采用线性调制方案，如：CDMA使用QPSK，M-QAM等，同时还有多载波多用户叠加使得信号有比较高的峰均比(PAR，Peak to AverageRatio)。

通常情况下，一个信号s(t)的峰值应该是其包络|s(t)|的最大值max[P(t)]，均值功率是E[P(t)]。所以输入信号的峰均比定义为：

但是，当输入信号x(n)的平均功率动态范围较大时，需要根据PA的特性制定自适应应对的策略，概念上类似于物理层中的功率控制。对于TD-SCDMA多载波系统，由于采用采用线性调制方案，如：CDMA使用QPSK，M-QAM等，同时还有多载波多用户叠加使得信号有比较高的PAR。

这样就存在一个问题：当DPD参数估计完成后，信号发生了较大的变化(例如信号的功率)所带来的影响如图2所示。不同类型的PA之间的本质区别是：是否用同一组系数就能够对动态范围内的所有发送信号进行有效的预失真处理。若用一组固定的系数就能完成对所有发送信号的预失真，此类功放为准静态非线性功放(QSNL：quasi-static non-linearity)，反之，则属于动态非线性功放(NSNL：non-static non-linearity)。

图2给出的是对应于不同发射功率的ACP值，ACP是一个便于衡量频谱一致性的度量值。参见图2所示，其中绿色实线，表示发射功率最大时估计出来的系数用于对发送信号进行预失真所对应的ACP的值，与红色(无DPD)之间的距离便是ACP的改善量。需要指出的是，图2中所示曲线是通过调整预失真前信号的数字增益得到的，并假设模拟增益是固定的。但实际上，预失真的性能对模拟增益非常敏感，且模拟增益的漂移也需要跟踪。

实线给出的是QSNL PA的特性，应该在PA发射最大功率时估计得到预失真系数，这组系数可以应用于低于该发射功率的所有信号，且一定满足ACP的要求，并能够获得最大尺度的预失真效果。也就是说，一旦在发射功率为Pmax时的系数被估计出来，就无需再更新了(需要跟踪增益和温漂的时候除外)。而实际上，发射功率的大小是和系统负载直接相关的，不一定能马上采集到发射功率为P_max的样本，因此，需要知道，如果采用了不是P_max的样本进行参数估计会带来什么样的后果，如图中的实线EstP2)和实线EstP1)所示，当发射功率低于估计样本的功率时，DPD系数是有效的(图中每个黑点的左侧)，但是一旦发射功率超过估计样本的功率，DPD系数将失效，表现出来的就是ACP增大并超出规定值。实际上，训练模块很难实时的知道功放的最大输出功率是多少，而如果当前用于估计系数的功率一旦不是最大功率，该模块将无法得知来了更大功率的信号会输出什么(如图中的左面的两个黑点的右侧所示)。所以，小功率信号的参数估计期间内，一旦出现大功率信号，其ACP的性能有可能比无DPD时的性能还差：训练期间信号范围太小，使用最小二乘无法获得适应于大功率信号的系数。

现有技术中预失真处理很难跟踪模拟增益的漂移，对于模拟增益的漂移如何有效补偿现在还没有好的办法。

发明内容

本发明提供一种功率控制装置及方法，用以在预失真处理过程中提高DPD处理效果。

本发明实施例的一种功率控制装置，包括：

发射自动控制增益TAGC单元，用于在设定的时间将预存的训练序列进行TAGC处理；

DUC单元，用于在设定的时间对多载波信号完成内插滤波叠加后输出；

削峰CFR单元，用于将DUC单元叠加后得到的高速信号进行CFR处理；

高速预失真器，用于利用保存的数字预失真DPD系数对所述训练序列进行高速预失真处理；利用得到的最新的DPD系数更新自身保存的DPD系数；利用保存的DPD系数对收到的CFR处理后的信号进行高速预失真处理；

第一数字自动控制增益DAGC单元，用于将高速预失真处理后的信号进行数字自动控制增益处理；

数模转换DAC单元，用于将经过数字自动控制增益处理后的信号进行数模转换；

发射可编程增益TXPGC单元，用于将经过数模转换后的信号进行发射可编程增益控制处理；

功率放大器，用于对经过发射可编程增益控制处理后的信号进行功率放大后输出；

反馈单元，用于在功率放大器输出的信号为训练序列时，将耦合到的功率放大输出的信号并经过下变频处理后的信号，依次进行反馈增益控制FBPGC处理、模数转换，其中FBPGC的增益是根据功率放大器的放大倍数设定；对模数转换后的信号和原始发送的训练序列进行同步校准；将同步校准后的信号进行数字自动增益控制；利用DPD的输出信号和经过数字自动增益控制处理后的信号进行估计得到最新的DPD系数，提供给高速预失真器。

本发明实施例的一种功率控制方法，包括以下步骤：

在设定的时间将预存的训练序列进行TAGC处理；并将所述训练序列发送给高速预失真器；对所述训练序列进行高速预失真处理；在设定的时间对多载波信号的叠加后输出；将叠加后得到的高速信号进行CFR处理；利用保存的DPD系数对CFR处理后的信号进行高速预失真处理；

将高速预失真处理后的信号进行数字自动控制增益处理；将经过数字自动控制增益处理后的信号进行数模转换；将经过数模转换后的信号进行发射可编程增益控制处理后，进行功率放大后输出；

将耦合到的功率放大输出的信号并经过下变频处理后的信号，依次进行反馈增益控制FBPGC处理、模数转换，其中FBPGC的增益是根据功率放大器的放大倍数设定；将经过模数转换后的信号进行功率统计，并对模数转换后的信号和高速预失真处理后的原始的训练序列进行同步校准；将同步校准后的信号进行数字自动增益控制；根据所述DPD输出信号和校准后的反馈信号进行估计得到DPD系数，利用得到的DPD系数用于更新高速预失真器保存的DPD系数。

本发明实施例中，将预存的训练序列进行TAGC处理，使得训练序列可以按照不同功率等级发送；在多载波叠加之前首先对每一个载波上的信号进行载波自动控制增益CAGC处理，并对经过CAGC处理后的信号进行内插滤波，完成频谱成型；对频谱成型后的信号进行频谱搬移，同时完成多载波信号的叠加；将叠加后的高速信号进行CFR处理；对CFR处理后的信号进行长时功率统计；根据计算得到的DPD系数，对经过CFR处理后的信号进行高速预失真处理；将高速预失真处理后的信号进行数字自动控制增益处理；将经过数字自动控制增益处理后的信号进行数模转换；将经过数模转换后的信号进行可编程增益控制(PGC)处理后，进入功率放大器后输出，对从功放耦合回来的信号也进行增益控制，控制反馈到DPD模块中的增益。同时根据反馈数字信号功率和预失真后的数字信号功率比较，完成对反馈数字信号的功率调整。由于相比现有技术的原DPD装置来说，增加相关的模拟和数字增益处理，补偿DPD发射通道全温下的增益变化的TXPGC和DAGC，调整DPD反馈增益的FBPGC，调整DPD训练序列的TAGC，和校准反馈信号幅度，从而完成了对整个链路的增益控制。

附图说明

图1a为根据输入输出功率关系测量交调失真示意图；

图1b为现有技术中DPD功能结构示意图；

图2为发射功率的ACP值示意图；

图3为本发明实施例的装置结构示意图；

图4为本发明实施例利用发送训练序列调整DPD系数的流程示意图；

图5为本发明实施例针对业务信号的功率控制方法的流程示意图；

图6反馈ADC精度对DPD性能影响；

图7为一款功放在不同反馈信号功率下ACLR的测试结果；

图8为PAR变化对于给定功放DPD性能影响；

图9为训练序列发射功率影响的示意图。

具体实施方式

在本发明实施例中，将预存的训练序列进行TAGC处理，使得训练序列可以按照不同功率等级发送；在多载波叠加之前首先对每一个载波上的业务信号进行载波自动控制增益CAGC处理，并对经过CAGC处理后的信号进行内插滤波，完成频谱成型；对频谱成型后的信号进行频谱搬移，同时完成多载波信号的叠加；将叠加后的高速信号进行CFR处理；对CFR处理后的信号进行长时功率统计；根据计算得到的DPD系数，对经过CFR处理后的信号进行高速预失真处理；将高速预失真处理后的信号进行数字自动控制增益处理；将经过数字自动控制增益处理后的信号进行数模转换；将经过数模转换后的信号进行可编程增益控制(PGC)处理后，进入功率放大器后输出，对从功放耦合回来的信号也进行增益控制，控制反馈到DPD模块中的增益。同时根据反馈数字信号功率和预失真后的数字信号功率比较，完成对反馈数字信号的功率调整。训练序列的PAR应该比业务信号的PAR要大，此时DPD效果好。训练序列的峰均比PAR比业务信号的PAR大，使得训练序列能够更全面的评估功放的非线性特性。业务信号为DUC单元的输入信号。

其中，所述DPD系数是根据如下方式获得：将通过数字预失真反馈链路耦合到的功率放大输出的信号并经过下变频处理后的信号，依次进行反馈增益控制FBPGC处理、模数转换，进行FBPGC处理是用来调整在模拟域对DPD影响。然后，将经过模数转换后的信号进行功率统计，并利用所述DPD输出功率对模数转换后的信号进行同步校准；将同步校准后的信号进行数字自动增益控制；根据所述DPD输出功率对经过数字自动增益控制处理后的信号进行估计得到DPD系数。

参见图3所示，本发明实施例的功率控制装置包括：发射自动控制增益TAGC单元31、训练序列功率统计单元32、DUC单元33、削峰CFR单元34、CFR输出信号功率统计单元35、高速预失真器36、DAGC单元37、DAC单元38、TXPGC单元39、功率放大器40以及反馈单元41。

其中，发射自动控制增益TAGC单元31，用于在设定的时间将预存的训练序列进行TAGC处理；训练序列功率统计单元32，用于对经过TAGC处理后的训练序列进行功率统计，并将训练序列功率以及所述训练序列发送给高速预失真器；DUC单元33，用于在设定的时间对多载波信号完成内插滤波并叠加后输出；削峰CFR单元34，用于将DUC单元叠加后得到的高速信号进行CFR处理；CFR输出信号功率统计单元35，用于对CFR处理后的高速信号进行长时功率统计，并将CFR处理后的信号功率以及经过CFR处理后的信号发送给高速预失真器；高速预失真器36，用于利用保存的DPD系数对所述训练序列进行高速预失真处理；利用收到的最新的DPD系数更新自身保存的DPD系数；利用保存的DPD系数对收到的CFR处理后的信号进行高速预失真处理；DAGC单元37，用于将高速预失真处理后的信号进行数字自动控制增益处理；DAC单元38，用于将经过数字自动控制增益处理后的信号进行数模转换；TXPGC单元39，用于将经过数模转换后的信号进行发射可编程增益控制处理；功率放大器40，用于对经过发射可编程增益控制处理后的信号进行功率放大后输出；

反馈单元41，用于在功率放大器输出的信号为训练序列时，将耦合到的功率放大输出的信号并经过下变频处理后的信号，依次进行反馈增益控制FBPGC处理、模数转换，其中FBPGC的增益是根据功率放大器的放大倍数设定；将经过模数转换后的信号进行功率统计，对模数转换后的信号和高速预失真器输出的原始的训练序列进行同步校准；将同步校准后的信号进行数字自动增益控制；利用高速预失真器的输出信号和经过数字自动增益控制处理后的信号进行估计得到最新的DPD系数，提供给高速预失真器。

所述DUC单元33，还可以进一步用于在多载波叠加之前对每个载波上的信号进行载波自动控制增益CAGC处理，并对经过CAGC处理后的信号进行内插滤波，完成频谱成型；对频谱成型后的信号进行频谱搬移。

所述反馈单元41，可以根据高速预失真处理后的DPD输出信号的功率和对模数转换后的信号功率进行比较，对模数转换后的信号进行同步校准。

所述反馈单元41可以包括：FBPGC单元、RF接收通道、ADC单元、反馈功率统计单元以及同步校准单元和DAGC单元。

FBPGC单元，用于将耦合到的功率放大输出的信号并经过下变频处理后的信号，进行反馈增益控制FBPGC处理，其中FBPGC的增益是根据功率放大器的放大系数设定；RF接收通道，用于将FBPGC单元处理后的信号发送给ADC模块；ADC单元，用于将FBPGC单元处理后的信号进行模数转换后发送给反馈功率统计单元；反馈功率统计单元，用于对收到的数字信号进行功率统计，并将功率统计结果和该数据信号发送给同步校准单元；同步校准单元，用于利用DPD输出功率统计对收到的数字信号进行同步校准；DAGC单元，用于将同步校准后的信号进行数字自动增益控制处理；估计单元，用于将该DAGC单元进行数字自动增益控制处理后的数字信号与获得的高速预失真器输出信号的信号，进行估计得到DPD系数。

所述DUC单元33，可以包括：一个以上数字内插滤波单元以及叠加单元，其中，每个数字内插滤波单元，用于对每个载波上的信号进行载波自动控制增益CAGC处理，并对经过CAGC处理后的信号进行内插滤波，完成频谱成型；对频谱成型后的信号进行频谱搬移；叠加单元，用于对进行频谱搬移后的每个载波的信号进行多载波信号的叠加。

所述每个数字内插滤波单元，包括：CAGCK单元和内插滤波单元以及频谱搬移单元。CAGCK单元，用于对对应载波上的信号进行载波自动控制增益CAGC处理；内插滤波单元，对经过CAGC处理后的信号进行内插滤波，完成频谱成型；频谱搬移单元，用于对频谱成型后的信号进行频谱搬移。

在本发明实施例中，为调整在数字域对DPD的影响，DUC单元在叠加前，可以对每个载波进行AGC处理，这样可以解决随着带宽的增加，载波间出现的增益不平坦的问题。由于在发射端PA特性随着温度变化不断的变动，所以需要进行PGC和AGC处理，调整增益。

例如：校准发射通路要求DAC输出-20dBm的信号，这样就可以对应到DPD之后的信号功率要求是-12dBFS，由于DPD本身不会给信号带来增益上的调整，所以要求DUC/CFR之后的信号功率也是-12dBFS。由于DUC为16bit，20log(AIQ_DUC_TX/215)＝-12dBFS。所以求得AIQ_DUC_TX＝8230。考虑到DUC如果有3dBc的衰减，那么进入DUC物理层总功率应该是-9dBFS，20log(AIQ_PHY_TX/215)＝-9dBFS，所以求得AIQ_PHY_TX＝11626。从而求得物理层每一个载波幅度应该是X，每一个载波的幅度和载波数量K有关，计算公式如下：

如果是K＝12载波，则每一个载波C的平均幅度是3353，如果是K＝9载波，则每一个载波C的平均幅度是3875。

在本发明实施例中，反馈单元可以在模拟域反馈PGC调整对DPD影响。反馈单元是从数字预失真反馈链路中获得耦合到的功率放大输出的信号并经过下变频处理后的信号。数字预失真链路用于完成将从PA耦合回来的PA输出信号通过RF接收通道反馈给后端ADC，给FPGA做DPD处理。FBPGC是控制下变频的输入功率，调节反馈通道(含PA)全温下的增益变化。反馈信号的增益计算如下：

对于反馈信号，不同ADC有不同的采样比特数，一般的ADC都小于16BIT，对于ADC的采样比特数如果小于16BIT都会在采样信号低端填充零值，考虑还有一个符号位，所以在求取信号的增益时在分母上会有2³⁰和信号的长度len。这样就可以求得反馈信号的平均增益。不同ADC的采样比特数不同，DPD的效果也会有比较大的差别。

图6示意了不同采样比特位数的ADC对DPD测试效果的影响，图中“_L”表示载频左边带，“_R”表示载频右边带。当反馈ADC位宽为11bit时，反馈功率大于-20dBFS则可以保证DPD后ACLR性能在-52dBc。随着位宽的减小，采集信号的有效位数变得越来越小，使得DPD效果也变差。ADC采样比特位数的减少也可以认为是一种反馈信号功率的降低。

对于不同的功放或者不同的反馈链路，一个最佳的反馈信号功率有可能是不同的。存在一定的反馈信号功率区间，例如反馈信号功率范围可能存在于-25dBFS，-13dBFS之间，DPD性能和反馈功率密切相关，所以不同的功放对应不同的最佳反馈信号功率，所以不同功放需要设置不同反馈链路的增益。

图7示意了一款功放的在不同反馈信号功率下ACLR的测试结果。从图7中可以看出来最佳反馈信号功率-20dBFS。DPD的运行原理是通过输入信号与反馈信号之间的估计进行的。因此反馈信号应尽可能的和输入信号一致，反馈信号最好只是包含前向链路功放的失真特性。任何由反馈链路带来的杂散、非线性、噪声等等，都会影响DPD的评估效果，所以反馈模拟链路的设计需要保证功率的平坦度，例如反馈模拟链路的驻波比要好，反馈模拟链路的平坦度要平，反馈链路的杂散要小等等都可以使得DPD效果变好。

在本发明实施例中，DPD训练的采集可以包括两种模式：一种为实时采集模式，另外一种为延时同步采集模式。实时采集模式是指，只要DPD软件有系数更新需求或者同步周期到达，就立即重新开始数据采集，将采集到的数据存贮到顺序增加的地址所对应的单元，直到地址累加到4095。延迟同步采集方式比较适合于已知信号的时域结构，且预知某一段信号具备较好的统计特性，能够很好的应用于参数估计，比如在TD-SCDMA的导频部分插入训练序列。启用外部同步端口capture_sync。在延迟同步模式中，采用capture_enable的上升沿使能一次数据捕获，等到capture_sync的上升沿来了之后再延迟capture_sync_delay个样点开始一次新的数据捕获。

对于训练序列的功率(dBFS)计算如下：

对于发送信号，一般的DAC比特数是16BIT，考虑还有一个符号位，所以在求取信号的增益时在分母上会有2³⁰和信号的长度len。这样就可以求得发射信号的平均增益。

一旦发射功率为Pmax时的系数被估计出来，就无需再更新(需要跟踪增益和温漂的时候除外)。测试不同类型的功放显示，有些功放并不要求高功率的训练序列，为此在训练序列的发射端设置一个TAGC控制器，用来调整训练序列的功率，记录不同批次的功放对应不同的TAGC数值，例如对于Doherty功放使用AGC1，对于AB类功放使用的是AGC2。由于训练序列信号需要反应功放的非线性，所以需要有足够多的输入信号点经历功放的非线性失真区，真实完整的反映出功放的非线性特性。训练序列信号的最高功率一般可以到达功放的P1dB压缩点，最大不能超过功放的饱和点，一般情况下功放的饱和点比P1dB压缩点要高0.5dB～1.5dB。信号功率+PAR＝峰值功率，由于不同功放对应的峰值功率会稍有不同，从而不同的功放对应训练序列的均值功率可能也会稍有不同。当选定了功放以后，对应训练序列的TAGC数值也就确定。这样使用同一组训练序列就可以训练不同类型的功放。

一般训练序列的功率根据定标关系得到，一般可以设置为train_pwr_dBFS＝13dBFS左右作为基准，最大幅度是16000左右。从原理上看DPD通过补偿功放非线性来提高RRU功率效率，所以发送的信号从功放反馈回来后必须能够很好反应功放的非线性。

下面以图8和图9为例说明PAR不同大小时，针对同一款功放，对DPD性能的影响：

图8为PAR变化对于给定功放DPD性能影响的示意图。图8中示意了训练序列的PAR＝7dBc，而信号的PAR在不同配置情况下测试的DPD效果，信号的PAR调整通过设置不同的CFR门限得到，从上面这张图可以看出来，当业务信号的PAR小于训练序列的PAR时，DPD效果比较好。如果业务信号的PAR大于训练序列的PAR时，DPD效果会越来越差。

图9为训练序列发射功率影响的示意图。图9中示意了训练序列的PAR＝7dBc，通过调整训练序列的均值功率TAGC来观测ACLR的改善量。当训练序列的均值功率不断的降低，训练序列的峰值功率就不能到达功放的饱和点，所以评估出来的DPD系数不能完全表征功放的非线性，导致DPD效果(ACLR)变差。

通过寄存器的控制对训练序列的幅度进行上下调整。使用255(′FF′)个数值来进行幅度的调整，调整精度是0.05dB，那么调整范围是0.05*255＝12.75dB。为了调整简单，训练序列的幅度调整只能向下调整，此时设置训练序列的大小train_pwr_dBFS＝10dBFS，寄存器等于′FF′时表明训练序列的功率等于10dBFS。如果寄存器设置为′B0′，表明在10dBFS的情况下降低了。

X＝(hex2dec(′FF′)-hex2dec(′B0′))*0.05＝3.95dB，此时训练序列的功率大致在-14dBFS左右。训练序列的功率一般要高于业务信号的功率，但是不能超过1dBc。由于业务信号的功率DPD模块无法控制，所以通过调整训练序列的功率使得训练序列的功率稍高于业务信号的功率。

在本发明实施例中，TXPGC和DAC前端/DPD后端的DAGC和射频链路上的TXPGC主要作用为补偿发射通道(含PA)全温下的增益变化，这样从DPD输出端看出去的链路增益总是保持恒定。多载波叠加之后的数字增益控制放到DPD之后而不是DPD之前的，其目的是温度变化导致模拟增益变动对DPD的负面影响最小。并且每次做完一次温度校准都需要做一次DPD系数更新，这样使得DPD系数更新可以跟得上温度的变化，DPD从而也就完成了对模拟增益的补偿。

这里，DPD采用的是MP(Memory-Polynomial)模型，是Volterra级数的一个特例，如下式所示：

K表示系统非线性的最大阶数，一般设置5，k是非线性因子索引。

M表示记忆因子长度，一般设置4，m是记忆因子索引。

n表示不同的采样时刻。

w_km：保存的预失真系数。

DPD系数更新过程的目标就是要求得预失真模型|F(·)|，DPD系数的求取是通过反馈信号和发射信号对比得到，反馈信号Y和发射信号Z完成时延校准以后，需要进行幅度的校准，本实施例采用均方根的幅度校准算法为：

$y=y0\·\frac{\mathrm{RMS}\left(z\right)}{\mathrm{RMS}\left(y\right)}$

其中RMS(z)如下：

其中RMS(y)如下：

其中，y表示校准后的反馈信号，y0表示校准前的反射信号，z表示发射信号，t表示不同的采样时刻。

在本发明实施例中，反馈信号和发射信号使用均方根幅度校准法，使得|y|＝|z|这样在自适用滤波之前，反馈信号和发射信号幅度基本一致，所以评估得到的多项式处理函数|F(·)|＝|·|并不会改变信号的幅度。从而推导出高速预失真器输出信号F(x)和输入信号x幅度保持不变，既：|F(x)|＝|x|，这样满足了DPD输出前后功率保持恒定的特点，DPD不会改变信号功率的要求得到满足。

在本发明实施例中，由于DPD输出功率控制模块统计的是DPD正向发射通路信号，不用考虑后端模拟滤波器和发射PGC的影响，实际测试时，基站发额定功率(例如43dBm)的数字信号，DPD模块测试得到的功率在一定范围内(例如-17.1DBFS左右)。如果较大或者较小都需要注意，这是因为其前端CFR门限固定，在次门限下输出的削峰信号对应到PA的额定功率(例如43dbm)，如果DPD模块统计的信号过大，则表明基站发射功率偏高，CFR过削引起峰值再生，EVM恶化，频谱上可以观测到毛刺出现，进行DPD训练时甚至可能出现恶化。过小表明基站发射功率偏低，CFR没有起到消波降低峰均比的作用，进行DPD训练时可能指标变化不明显。DPD输出功率统计是为了DPD输出信号的功率在一定范围内，如果DPD输出功率明显高于输入DPD模块的信号功率，表明DPD训练的系数不稳定，需要重新更新DPD系数。

参见图4所示，本发明实施例利用发送训练序列调整DPD系数的方法包括以下步骤：

步骤401：在设定的时间将预存的训练序列进行TAGC处理，使得训练序列可以按照不同功率等级发送。训练序列信号的最高功率不超过功率放大器的饱和点。

步骤402：对经过TAGC处理后的训练序列进行功率统计。

步骤403：对所述训练序列进行高速预失真处理。

步骤404：将高速预失真处理后的信号进行数字自动控制增益处理。

步骤405：将经过数字自动控制增益处理后的信号进行数模转换。

步骤406：将经过数模转换后的信号进行发射可编程增益控制处理。

步骤407：将进行发射可编程增益控制处理后的信号进行功率放大后输出。

步骤408：将耦合到的功率放大输出的信号并经过下变频处理后的信号，依次进行反馈增益控制FBPGC处理、模数转换，其中FBPGC的增益是根据功率放大器的放大倍数设定。

步骤409：将经过模数转换后的信号进行功率统计，并对模数转换后的信号进行同步校准。

这里，可以根据高速预失真器输出的原始的训练序列对模数转换后的信号进行同步校准。

步骤410：将同步校准后的信号进行数字自动增益控制。

步骤411：根据所述DPD输出功率对经过数字自动增益控制处理后的信号进行估计得到新的DPD系数。

步骤412：利用得到的新的DPD系数更新高速预失真器保存的DPD系数。

参见图5所示，本发明实施例针对发送业务信号的功率控制方法包括：

步骤501：在多载波叠加之前首先对每一个载波上的信号进行载波自动控制增益CAGC处理。

步骤502：对经过CAGC处理后的信号进行内插滤波，完成频谱成型。

步骤503：对频谱成型后的信号进行频谱搬移。

步骤504：完成多载波信号的叠加；

步骤505：将叠加后的高速信号进行CFR处理；对CFR处理后的信号进行长时功率统计。

步骤506：利用保存的DPD系数对CFR处理后的信号进行高速预失真处理。

步骤507：将高速预失真处理后的信号进行数字自动控制增益处理。

步骤508：将经过数字自动控制增益处理后的信号进行数模转换。

步骤509：将经过数模转换后的信号进行发射可编程增益控制处理。

步骤510：将进行发射可编程增益控制处理后的信号进行功率放大后输出。

本发明实施例中，针对载波增益不平坦，增加各个载波上的AGC控制模块，补偿DPD发射通道全温下的增益变化的TXPGC和DAGC，调整DPD反馈增益的FBPGC，调整DPD训练序列的TAGC，以及增加校准反馈信号幅度的控制。通过四个数字部分的增益控制(AGC)以及两个模拟通道的增益控制(PGC)完成了对整个链路的增益控制。而且，在DUC中进行CAGC，对各个载波的增益进行调整，使得信号通过DPD后不会出现增益不平问题。多载波叠加后的增益调整放到DPD处理之后，发射链路上的TXPGC和DAC前端/DPD后端的DAGC和射频链路上的TXPGC，可以保证DPD输出端链路的增益保持恒定。并且每次做完一次温度校准都需要做一次DPD系数更新，这样使得DPD系数更新可以跟得上温度的变化，DPD从而也就完成了对模拟增益的补偿。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (16)

1.一种功率控制装置，其特征在于，该装置包括：

发射自动控制增益TAGC单元，用于在设定的时间将预存的训练序列进行TAGC处理；

DUC单元，用于在设定的时间对多载波业务信号完成内插滤波并叠加后输出；

削峰CFR单元，用于将DUC单元叠加后得到的高速信号进行CFR处理；

高速预失真器，用于利用保存的数字预失真DPD系数对所述训练序列进行高速预失真处理；利用得到的最新的DPD系数更新自身保存的DPD系数；利用保存的DPD系数对收到的CFR处理后的信号进行高速预失真处理；

第一数字自动控制增益DAGC单元，用于将高速预失真处理后的信号进行数字自动控制增益处理；

数模转换DAC单元，用于将经过数字自动控制增益处理后的信号进行数模转换；

发射可编程增益TXPGC单元，用于将经过数模转换后的信号进行发射可编程增益控制处理；

功率放大器，用于对经过发射可编程增益控制处理后的信号进行功率放大后输出；

反馈单元，用于在功率放大器输出的信号为训练序列时，将耦合到的功率放大输出的信号并经过下变频处理后的信号，依次进行反馈增益控制FBPGC处理、模数转换，其中FBPGC的增益是根据功率放大器的放大倍数设定；将经过模数转换后的信号进行功率统计，对模数转换后的信号和高速预失真器输出的原始的训练序列进行同步校准；将同步校准后的信号进行数字自动增益控制；利用高速预失真器的输出信号和经过数字自动增益控制处理后的训练序列进行估计得到最新的DPD系数，提供给高速预失真器。

2.根据权利要求1所述的装置，其特征在于，所述DUC单元，还进一步用于在多载波叠加之前对每个载波上的信号进行载波自动控制增益CAGC处理，并对经过CAGC处理后的信号进行内插滤波，完成频谱成型；对频谱成型后的信号进行频谱搬移。

3.根据权利要求1所述的装置，其特征在于，所述反馈单元，用于根据高速预失真处理后的输出信号的功率和对模数转换后的信号功率进行比较，完成反馈信号的功率调整，同时根据反馈信号和高速预失真处理后的输出信号进行相关，完成反馈信号和预失真信号的同步校准。

4.根据权利要求1所述的装置，其特征在于，所述反馈单元，包括：

FBPGC单元，用于将耦合到的功率放大输出的信号并经过下变频处理后的信号，进行反馈增益控制FBPGC处理；

射频RF接收通道，用于将FBPGC单元处理后的信号发送给ADC模块；

模数转换ADC单元，用于将FBPGC单元处理后的信号进行模数转换后发送给反馈功率统计单元；

反馈功率统计单元，用于对收到的数字信号进行功率统计，并将该数字信号发送给同步校准单元；

同步校准单元，对收到的数字信号和高速预失真器输出的原始的训练序列进行同步校准；

第二数字自动增益控制DAGC单元，用于将同步校准后的信号进行数字自动增益控制处理；

估计单元，用于将经过第二DAGC单元进行数字自动增益控制处理后的数字信号与高速预失真器输出的信号，进行估计得到DPD系数。

5.根据权利要求2所述的装置，其特征在于，所述DUC单元，包括：

一个以上数字内插滤波单元以及叠加单元，其中，

每个数字内插滤波单元，首先对每个载波上的信号进行载波自动控制增益CAGC处理，并对经过CAGC处理后的信号进行内插滤波，完成频谱成型；对频谱成型后的信号进行频谱搬移；

叠加单元，用于对进行频谱搬移后的每个载波的信号进行多载波信号的叠加。

6.根据权利要求5所述的装置，其特征在于，所述每个数字内插滤波单元，包括：

CAGCK单元，用于对对应载波上的信号进行载波自动控制增益CAGC处理；

内插滤波单元，对经过CAGC处理后的信号进行内插滤波，完成频谱成型；

频谱搬移单元，用于对频谱成型后的信号进行频谱搬移。

7.根据权利要求1所述的装置，其特征在于，所述反馈单元，用于根据如下公式进行FBPGC处理，

$\mathrm{fb}\_{\mathrm{pwr}}_{\mathrm{dBFS}}=10*{\log }_{10}\left(\frac{\underset{t}{\overset{\mathrm{len}}{\mathrm{\Σ}}}{\mathrm{yi}}^2\left(t\right)+{\mathrm{yq}}^2\left(t\right)}{2^{30}*\mathrm{len}}\right)$

其中，fb_pwr_dBFS表示进行FBPGC处理后的反馈功率增益，len表示信号的长度，y表示反馈信号，t表示采样时刻。

8.根据权利要求1所述的装置，其特征在于，所述反馈单元，用于在同步校准过程中，根据如下公式调整反馈信号幅度：

$y=y0\·\frac{\mathrm{RMS}\left(z\right)}{\mathrm{RMS}\left(y\right)}$

其中RMS(z)如下：

$\mathrm{RMS}\left(z\right)=\sqrt{\frac{\underset{t=1}{\overset{\mathrm{len}}{\mathrm{\Σ}}}{\mathrm{zi}}^2\left(t\right)+{\mathrm{zj}}^2\left(t\right)}{\mathrm{len}}},$

其中RMS(y)如下：

$\mathrm{RMS}\left(y\right)=\sqrt{\frac{\underset{t=1}{\overset{\mathrm{len}}{\mathrm{\Σ}}}{\mathrm{yi}}^2\left(t\right)+{\mathrm{yj}}^2\left(t\right)}{\mathrm{len}}}$

其中，y表示校准后的反馈信号，y0表示校准前的反射信号，z表示发射信号，t表示不同的采样时刻，len表示信号的长度。

9.根据权利要求1所述的装置，其特征在于，训练序列信号的最高功率不超过功率放大器的饱和点。

10.根据权利要求1所述的装置，其特征在于，训练序列的峰均比PAR比业务信号的PAR大，使得训练序列能够更全面的评估功放的非线性特性。

11.一种功率控制方法，其特征在于，该方法包括以下步骤：

在设定的时间将预存的训练序列进行TAGC处理；并将所述训练序列发送给高速预失真器；对所述训练序列进行高速预失真处理；在设定的时间对多载波业务信号的叠加后输出；将叠加后得到的高速信号进行CFR处理；利用保存的DPD系数对CFR处理后的信号进行高速预失真处理；

将高速预失真处理后的信号进行数字自动控制增益处理；将经过数字自动控制增益处理后的信号进行数模转换；将经过数模转换后的信号进行发射可编程增益控制处理后，进行功率放大后输出；

将耦合到的功率放大输出的信号并经过下变频处理后的信号，依次进行反馈增益控制FBPGC处理、模数转换，其中FBPGC的增益是根据功率放大器的放大倍数设定；将经过模数转换后的信号进行功率统计，并对模数转换后的信号和高速预失真处理后的原始训练序列进行同步校准；将同步校准后的信号进行数字自动增益控制；根据所述DPD输出信号和反馈信号进行估计得到DPD系数，利用得到的DPD系数用于更新高速预失真器保存的DPD系数。

12.根据权利要求11所述的方法，其特征在于，该方法进一步包括：

在多载波叠加之前首先对每一个载波上的信号进行载波自动控制增益CAGC处理，并对经过CAGC处理后的信号进行内插滤波，完成频谱成型；对频谱成型后的信号进行频谱搬移，同时完成多载波信号的叠加；将叠加后的高速信号进行CFR处理；

根据保存的DPD系数，对接收到的经过CFR处理后的信号进行高速预失真处理。

13.根据权利要求11所述的方法，其特征在于，对模数转换后的信号进行同步校准，包括：

根据高速预失真器输出的原始的训练序列对模数转换后的信号进行同步校准。

14.根据权利要求11所述的方法，其特征在于，根据如下公式进行FBPGC处理，

$\mathrm{fb}\_{\mathrm{pwr}}_{\mathrm{dBFS}}=10*{\log }_{10}\left(\frac{\underset{t}{\overset{\mathrm{len}}{\mathrm{\Σ}}}{\mathrm{yi}}^2\left(t\right)+{\mathrm{yq}}^2\left(t\right)}{2^{30}*\mathrm{len}}\right),$

其中，fb_pwr_dBFS表示进行FBPGC处理后的反馈功率增益，len表示信号的长度，y表示反馈信号，t表示采样时刻。

15.根据权利要求11所述的方法，其特征在于，训练序列信号的最高功率不超过功率放大器的饱和点。

16.根据权利要求11所述的方法，其特征在于，训练序列的PAR比业务信号的PAR大，使得训练序列能够更全面的评估功放的非线性特性。

Images