CN102118223A - 具有多个接收器/发送器的串行通信模块 - Google Patents
具有多个接收器/发送器的串行通信模块 Download PDFInfo
- Publication number
- CN102118223A CN102118223A CN2010106160580A CN201010616058A CN102118223A CN 102118223 A CN102118223 A CN 102118223A CN 2010106160580 A CN2010106160580 A CN 2010106160580A CN 201010616058 A CN201010616058 A CN 201010616058A CN 102118223 A CN102118223 A CN 102118223A
- Authority
- CN
- China
- Prior art keywords
- module
- byte
- port
- send
- uart
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40019—Details regarding a bus master
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/403—Bus networks with centralised control, e.g. polling
Abstract
一种串行通信系统(100)包括多个从模块(102)和主模块(106),其包括第一端口(116)和第二端口(118),该第一端口和该第二端口中的每个耦合于多个从模块中的每个。该主模块配置成将该第一端口初始化为空奇偶校验,将该第二端口初始化为标记奇偶校验,通过该第一端口发送至少一个数据字节到多个从模块中的至少一个,以及通过该第二端口发送至少一个命令字节到多个从模块中的至少一个。
Description
技术领域
本文描述的实施例大体上涉及串行通信,并且更具体地涉及通过多端口通信模块发送的串行通信。
背景技术
至少一些已知的通信网络使用9位串行通信协议以便于通过使用每个字节的第九位作为指示符位而最小化在从模块(slave module)上的负荷。例如,在一些已知的通信网络中对于命令字节将第九位设置成一,并且对于数据字节将其设置成零。然而,一些主模块包括不支持9位通信协议而要求使用8位通信协议的接收器/发送器。
因此,至少一些已知的通信网络使用8位串行通信协议,其中主模块使用单个接收器/发送器以与从模块通信。对要发送给从模块的每个字节,至少一些已知的主模块设置奇偶校验位以指示字节是数据字节还是命令字节。在至少一些已知的主模块中,这样的配置需要多个命令以配置和/或重新配置该单个接收器/发送器。
发明内容
在一个方面,提供用于实现通信网络中的主模块和至少一个从模块之间的串行通信的方法。该方法包括将主模块的第一接收器/发送器初始化为空奇偶校验(space parity),将主模块的第二接收器/发送器初始化为标记奇偶校验(mark parity),并且确定消息的第一字节是命令字节还是数据字节。如果该第一字节是数据字节,该第一字节使用该第一接收器/发送器发送到该至少一个从模块。如果该第一字节是命令字节,该第一字节使用该第二接收器/发送器发送到该至少一个从模块。
在另一个方面,提供串行通信系统。该串行通信系统包括多个从模块和主模块。该主模块包括第一端口和第二端口,其中该第一和第二端口中的每个耦合于该从模块中的每个。该主模块配置成将该第一端口初始化为空奇偶校验,将该第二端口初始化为标记奇偶校验,通过该第一端口发送至少一个数据字节到该从模块中的至少一个,并且通过该第二端口发送至少一个命令字节到该从模块中的至少一个。
在另一个方面,主装置提供用于与串行通信系统一起使用。该主装置包括多端口通信模块和微处理器。该多端口通信模块包括通过网络耦合于多个从模块的第一通用异步接收器/发送器(UART),通过网络耦合于该从模块的第二UART。该微处理器通过总线耦合于该第一和第二UART,并且配置成将该第一UART初始化为空奇偶校验,将该第二UART初始化为标记奇偶校验,通过该第一UART发送消息内的至少一个数据字节到该从模块中的至少一个,并且通过该第二UART发送该消息内的至少一个命令字节到该从模块中的至少一个。
附图说明
本文描述的实施例可通过结合附图参考下列说明更好地理解。
图1是串行通信系统的示意框图。
图2是图示实现在图1中示出的串行通信系统内的串行通信的示范性方法的流程图。
具体实施方式
在一些实施例中,术语“微处理器”一般指任何可编程系统,包括系统和微控制器、精简指令集电路(RISC)、专用集成电路(ASIC)、可编程逻辑电路(PLC)和能够执行本文描述的功能的任何其他电路或处理器。上文的示例仅是示范性的,并且从而不意在采用任何方式限制术语处理器的定义和/或含义。
在一些实施例中,术语“模块”一般指通过网络实现串行通信的任何装置。示范性装置包括计算机、微控制器、传感器等。上文的示例仅是示范性的,并且从而不意在采用任何方式限制术语模块的定义和/或含义。此外,应该理解术语“模块”可与术语“节点”可交换地使用。
在一些实施例中,术语“网络”一般指包括至少一个主设备和一个或多个从设备(slave device)的任何多点网络。示范性多点网络包括但不限于仅包括RS-485网络和RS-232网络。然而,在本文描述的实施例中可使用任何适合的网络。
在一些实施例中,术语“端口”一般指通信端口,例如发送和/或接收数据的串行端口等。示范性通信端口包括但不限于仅包括通用异步接收器/发送器(UART)和通用同步接收器/发送器(USART)。然而,在本文描述的实施例中可使用任何适合的通信端口。
本文详细描述的是便于使用多端口通信模块的两个端口以使用8位UART在9位网络上发送数据的方法、系统和设备的示范性实施例。使用两个端口便于减小每个字节从主设备传送到从设备之间的延迟。减小这样的延迟便于使用多端口通信模块减小在多点网络内消息的总传送时间。
本文描述的实施例的示范性技术效果包括下列中的至少一个:(a)确定期望的从模块的网络地址;(b)发送该网络地址到通过网络耦合于主模块的多个从模块;(c)将第一主模块UART初始化为空奇偶校验;(d)将第二主模块UART初始化为标记奇偶校验;(e)确定消息是否已经存储用于发送到该期望的从模块;(f)如果消息没有存储,周期性地重复确定消息是否已经存储用于发送,或如果消息存储了,确定在该消息中的第一字节是数据字节还是命令字节;(g)如果该第一字节是数据字节,通过该第一UART发送该第一字节到该从模块,或如果该第一字节是命令字节,通过该第二UART发送该第一字节到该从模块;(h)确定该消息是否包括另外的字节;并且(i)如果该消息确实包括另外的字节,确定随后的字节是数据字节还是命令字节,或如果该消息不包括另外的字节,确定随后的消息是否已经存储用于发送到相同的期望从模块或到不同的期望从模块。
图1是串行通信系统100的示意框图,其可使用在例如高速通信网络中以便于减少通信时间并且最小化消息超时错误的可能性。在该示范性实施例中,系统100包括多个每个包括通信端口104的从模块102。示范性从模块102包括例如温度和/或压力传感器等传感器,尽管任何适合的装置可用作包括通信端口104的从模块102。在该示范性实施例中,端口104是通用异步接收器/发送器(UART),例如8位UART等。系统100还包括主模块106。示范性主模块106包括计算机和自动控制器。然而,任何适合的装置可用作主模块106。
在示范性实施例中,主模块106包括微处理器108和通过总线112耦合于微处理器108的存储器110。在一些实施例中,主模块106可包括多个微处理器108和/或多个存储器110。在示范性实施例中,主模块106还包括多端口通信模块114,其至少包括第一通信端口116和第二通信端口118。在示范性实施例中,第一通信端口116和第二通信端口118是UART,例如8位UART等。
此外,在示范性实施例中,系统100包括耦合(例如通信或操作地耦合)主模块106和每个从模块102的网络120。更具体地,网络120将主模块106的第一通信端口116和第二通信端口118耦合于每个从模块102的端口104。示范性网络120包括RS-485网络。然而,任何适合的多点网络可用作网络120。
图2是图示实现在例如串行通信系统100(在图1中示出)等系统内的串行通信的示范性方法的流程图200。参照图1,并且在该示范性实施例中,主模块106确定202期望的从模块102的网络地址。更具体地,微处理器108在存储器110中确定该期望的从模块102的网络地址。例如,在一些实施例中,存储器110包括查找表,其列出每个从模块102的标识符和网络地址。
在示范性实施例中,主模块106通过网络120发送204地址字节到每个从模块102,其中该地址字节包括与期望的从模块102关联的该网络地址字节。主模块106可使用第一通信端口116或第二通信端口118发送该地址字节。每个从模块102接收该地址字节并且确定包括在该地址字节内的网络地址是否匹配它自己的网络地址。具有不匹配网络地址的从模块102忽略任何将来的消息或字节直到另一个地址字节由主模块106通过网络120发送。期望的从模块102等待包括命令或数据的另外字节。
在示范性实施例中,主模块106将第一通信端口116初始化206为空奇偶校验,并且将第二通信端口118初始化208为标记奇偶校验。具体地,微处理器108初始化第一通信端口116使得奇偶校验位设置成零,并且初始化第二通信端口118使得奇偶校验位设置成一。一旦第一通信端口116和第二通信端口118各自初始化为它的相应奇偶校验,主模块106确定210是否存在要发送到期望的从装置102的消息。在一些实施例中,消息基于例如指派给每个消息和/或消息类型的优先级而在存储器110中排队。因此,微处理器108确定存储器110当前是否存储要通过网络120发送到期望的从模块102的消息。如果没有消息存储用于发送到期望的从模块102,微处理器108周期性地重新确定是否已经存储消息。
当消息存储用于发送时,主模块106确定212消息的第一字节是命令字节或数据字节。具体地,微处理器108检测第一字节的最后位是零还是一。如果该最后位是零,微处理器108检测该第一字节是数据字节。如果该最后位是一,微处理器108检测该第一字节是命令字节。不同通信协议的使用实现不同的奇偶校验设置。因此,在备选实施例中,每个数据字节具有具有值1的最后位,并且每个命令字节具有具有零值的最后位。此外,在另一个备选实施例中,主模块106配置成使用任何适合的9位协议通过第一通信端口116或第二通信端口118发送任何适合的8位消息。例如,第一通信端口116可通过根据指派给第一通信端口116的奇偶校验(例如空奇偶校验等)添加第九位给消息而发送任何适合的8位消息。相似地,第二通信端口118可通过根据指派给第二通信端口118的奇偶校验(例如标记奇偶校验等)添加第九位给消息而发送任何适合的8位消息。
在示范性实施例中,并且当第一字节确定为数据字节时,主模块106通过第一通信端口116和网络120发送214第一字节到期望的从模块102。具体地,微处理器108从存储器110检索第一字节并且通过第一通信端口116和网络120发送第一字节到从模块端口104。当第一字节确定为命令字节时,主模块106通过第二通信端口118和网络120发送216第一字节到期望的从模块102。具体地,微处理器108从存储器110检索第一字节并且通过第二通信端口118和网络120发送第一字节到从模块端口104。在系统110中剩余的从模块102忽略第一字节。
在发送第一字节后,主模块106确定218消息是否结束。具体地,微处理器108确定存储器110当前是否存储与要发送到期望的从模块102的消息关联的另外的字节。如果没有另外的字节存储用于发送到期望的从模块102,微处理器108重新确定210消息是否已经存储在存储器110中。在备选实施例中,微处理器108重新确定202不同的期望从模块102的网络地址。如果存储器110确实具有存储用于发送到期望的从模块102的另外的字节,微处理器108重新确定212下一个字节是数据字节还是命令字节。
用于在串行通信系统中使用的方法、系统和设备的示范性实施例在上文详细描述。该方法、系统和设备不限于本文描述的具体实施例,而相反,方法的操作和/或系统或设备的部件可独立于并与本文描述的其他操作和/或部件分开使用。此外,描述的操作和/或部件也可在其他系统、方法和/或设备中限定,或与其结合使用,并且不限于仅用如本文描述的方法、系统和存储介质实践。
尽管实施例连同示范性串行通信环境描述,实施例与许多其他通用或专用串行通信环境或配置是可操作的。该串行通信环境不意在提出关于本文描述的实施例的任何方面的使用范围或功能性的限制。此外,该串行通信环境不应该解释为具有关于在该示范性操作环境中说明的部件中任一个或组合的任何依赖性或要求。可适合与本文描述的实施例一起使用的众所周知的串行通信系统、环境和/或配置的示例包括但不限于个人计算机、服务器计算机、手持或膝上型装置、多处理器系统、基于微处理器的系统、机顶盒、可编程消费电子、移动电话、网络PC、小型计算机、大型计算机、包括上文的系统或装置中的任何系统或装置的分布式计算环境等。
在本文图示和描述的实施例中的执行顺序或操作表现不是必不可少的,除非另外规定。即,操作可采用任何顺序进行,除非另外规定,并且实施例可包括另外的或比本文公开的那些更少的操作。例如,考虑了在另一个操作之前、与其同时或在其之后执行或进行特定操作包含在描述的实施例的范围内。
当介绍本发明的方面或其实施例的元件时,冠词“一”、“该”和“所述”意在表示存在一个或多个该元件。术语“包括”、“包括”和“具有”意在为包括性的并且表示可存在除列出的元件外的附加元件。
该书面说明使用示例以公开本发明,其包括最佳模式,并且还使本领域内技术人员能够实践本发明,包括制作和使用任何装置或系统和执行任何包含的方法。本发明的专利范围由权利要求限定,并且可包括本领域内技术人员想到的其他示例。这样的其他示例如果它们具有不与权利要求的书面语言不同的结构元件,或者如果它们包括与权利要求的书面语言无实质区别的等同结构元件则规定在权利要求的范围内。
部件列表
Claims (10)
1.一种串行通信系统(100),其包括:
多个从模块(102);和
主模块(106),其包括第一端口(116)和第二端口(118),所述第一端口和所述第二端口中的每个耦合于所述多个从模块中的每个,所述主模块配置成:
将所述第一端口初始化为空奇偶校验;
将所述第二端口初始化为标记奇偶校验;
通过所述第一端口发送至少一个数据字节到所述多个从模块中的至少一个;以及
通过所述第二端口发送至少一个命令字节到所述多个从模块中的至少一个。
2.如权利要求1所述的串行通信系统(100),其中所述主模块(106)进一步包括配置成存储与每个从模块(102)关联的地址的存储器(110)。
3.如权利要求2所述的串行通信系统(100),其中所述主模块(106)进一步配置成确定与所述多个从模块中的指定从模块(102)关联的地址。
4.如权利要求3所述的串行通信系统(100),其中所述主模块(106)进一步配置成发送地址字节到所述多个从模块(102),所述地址字节包括所述指定从模块的地址。
5.如权利要求1所述的串行通信系统(100),其中所述主模块(106)进一步配置成基于每个字节的最后一位确定消息内的字节类型。
6.如权利要求1所述的串行通信系统(100),其中所述主模块(106)进一步配置成:
通过所述第一端口(116)和所述第二端口(118)中的一个发送消息的首字节到所述多个从模块的指定从模块(102);以及
确定所述消息是否包括要发送到所述指定的从模块的另外的字节。
7.一种用于与通信网络(120)一起使用的主装置,所述主装置包括:
多端口通信模块(114),其包括:
通过网络耦合于多个从模块(102)的第一通用异步接收器/发送器(UART);
通过所述网络耦合于所述多个从模块的第二UART;以及
微处理器(118),其通过总线(112)耦合于所述第一UART和所述第二UART,所述微处理器配置成:
将所述第一UART初始化为空奇偶校验;
将所述第二UART初始化为标记奇偶校验;
通过所述第一UART发送消息内的至少一个数据字节到所述多个从模块中的至少一个;以及
通过所述第二UART发送所述消息内的至少一个命令字节到所述多个从模块中的至少一个。
8.如权利要求7所述的主装置,进一步包括配置成存储与每个从模块(102)关联的地址的存储器(110)。
9.如权利要求8所述的主装置,其中所述微处理器(108)进一步配置成确定与所述多个从模块中的指定从模块(102)关联的地址。
10.如权利要求9所述的主装置,其中所述微处理器(108)进一步配置成发送地址字节到所述多个从模块(102),所述地址字节包括所述指定从模块的地址。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/639614 | 2009-12-16 | ||
US12/639,614 US20110142074A1 (en) | 2009-12-16 | 2009-12-16 | Serial communication module with multiple receiver/transmitters |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102118223A true CN102118223A (zh) | 2011-07-06 |
Family
ID=43640207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010106160580A Pending CN102118223A (zh) | 2009-12-16 | 2010-12-16 | 具有多个接收器/发送器的串行通信模块 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20110142074A1 (zh) |
EP (1) | EP2336896B1 (zh) |
CN (1) | CN102118223A (zh) |
DK (1) | DK2336896T3 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103402105A (zh) * | 2013-07-23 | 2013-11-20 | 江苏亿成光电科技有限公司 | 异步通信的主动式3d眼镜驱动装置 |
CN104252282A (zh) * | 2013-06-25 | 2014-12-31 | 山东巨洋神州信息技术有限公司 | 一种无线智显系统 |
CN108874579A (zh) * | 2017-05-16 | 2018-11-23 | 迈来芯科技有限公司 | 用于监管和初始化端口的方法 |
CN109039329A (zh) * | 2017-06-12 | 2018-12-18 | 株式会社村田制作所 | 转发装置以及控制系统 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AT14695U1 (de) * | 2015-01-19 | 2016-04-15 | Bachmann Gmbh | Serielles Bussystem mit Koppelmodulen |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5128664A (en) * | 1986-03-05 | 1992-07-07 | Ampex Corporation | Search technique for identifying slave devices connected to a serial bus |
US6247084B1 (en) * | 1997-10-08 | 2001-06-12 | Lsi Logic Corporation | Integrated circuit with unified memory system and dual bus architecture |
KR20080062835A (ko) * | 2006-12-29 | 2008-07-03 | 엘에스산전 주식회사 | Plc에서의 복수의 모듈간의 통신속도 매칭 방법 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4325147A (en) * | 1980-06-16 | 1982-04-13 | Minnesota Mining & Manufacturing Co. | Asynchronous multiplex system |
US4455647A (en) * | 1982-06-14 | 1984-06-19 | Siemens Corporation | Apparatus for establishing multi-address connections |
US4538271A (en) * | 1983-05-04 | 1985-08-27 | At&T Information Systems Inc. | Single parity bit generation circuit |
US4903262A (en) * | 1987-08-14 | 1990-02-20 | General Electric Company | Hardware interface and protocol for a mobile radio transceiver |
US5140679A (en) * | 1988-09-14 | 1992-08-18 | National Semiconductor Corporation | Universal asynchronous receiver/transmitter |
GB2246494B (en) * | 1990-05-25 | 1994-08-31 | Silicon Systems Inc | Method and apparatus for serial communications |
US5105081A (en) * | 1991-02-28 | 1992-04-14 | Teledyne Cme | Mass spectrometry method and apparatus employing in-trap ion detection |
US5537425A (en) * | 1992-09-29 | 1996-07-16 | International Business Machines Corporation | Parity-based error detection in a memory controller |
US5717870A (en) * | 1994-10-26 | 1998-02-10 | Hayes Microcomputer Products, Inc. | Serial port controller for preventing repetitive interrupt signals |
JPH08202469A (ja) * | 1995-01-30 | 1996-08-09 | Fujitsu Ltd | ユニバーサル非同期送受信回路を備えたマイクロ・コントローラユニット |
KR0183289B1 (ko) * | 1996-06-12 | 1999-05-15 | 김광호 | 시분할방식을 채용한 다중범용 비동기 송수신기 |
US6282685B1 (en) * | 1997-11-20 | 2001-08-28 | Ericsson Inc. | Methods and apparatus for signaling using parity status |
US6332173B2 (en) * | 1998-10-31 | 2001-12-18 | Advanced Micro Devices, Inc. | UART automatic parity support for frames with address bits |
US6408334B1 (en) * | 1999-01-13 | 2002-06-18 | Dell Usa, L.P. | Communications system for multiple computer system management circuits |
KR100375217B1 (ko) * | 1999-10-21 | 2003-03-07 | 삼성전자주식회사 | 전기적으로 재기입 가능한 불휘발성 메모리를 구비하는마이크로컨트롤러 |
FI119205B (fi) * | 2005-06-29 | 2008-08-29 | Abb Oy | Aikasynkronointi |
WO2009055150A1 (en) * | 2007-10-19 | 2009-04-30 | Rambus Inc. | Reconfigurable point-to-point memory interface |
-
2009
- 2009-12-16 US US12/639,614 patent/US20110142074A1/en not_active Abandoned
-
2010
- 2010-12-09 EP EP10194273A patent/EP2336896B1/en not_active Not-in-force
- 2010-12-09 DK DK10194273.8T patent/DK2336896T3/da active
- 2010-12-16 CN CN2010106160580A patent/CN102118223A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5128664A (en) * | 1986-03-05 | 1992-07-07 | Ampex Corporation | Search technique for identifying slave devices connected to a serial bus |
US6247084B1 (en) * | 1997-10-08 | 2001-06-12 | Lsi Logic Corporation | Integrated circuit with unified memory system and dual bus architecture |
KR20080062835A (ko) * | 2006-12-29 | 2008-07-03 | 엘에스산전 주식회사 | Plc에서의 복수의 모듈간의 통신속도 매칭 방법 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104252282A (zh) * | 2013-06-25 | 2014-12-31 | 山东巨洋神州信息技术有限公司 | 一种无线智显系统 |
CN103402105A (zh) * | 2013-07-23 | 2013-11-20 | 江苏亿成光电科技有限公司 | 异步通信的主动式3d眼镜驱动装置 |
CN108874579A (zh) * | 2017-05-16 | 2018-11-23 | 迈来芯科技有限公司 | 用于监管和初始化端口的方法 |
CN108874579B (zh) * | 2017-05-16 | 2020-02-07 | 迈来芯科技有限公司 | 用于监管和初始化端口的方法 |
CN109039329A (zh) * | 2017-06-12 | 2018-12-18 | 株式会社村田制作所 | 转发装置以及控制系统 |
Also Published As
Publication number | Publication date |
---|---|
EP2336896B1 (en) | 2012-08-22 |
US20110142074A1 (en) | 2011-06-16 |
EP2336896A1 (en) | 2011-06-22 |
DK2336896T3 (da) | 2012-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1750401B1 (en) | USB 1.1 over a high speed link | |
CN101853237B (zh) | 片上系统及axi总线下的传输方法 | |
JP5054201B2 (ja) | 統一コネクタアーキテクチャ | |
US20160217093A1 (en) | Link system for establishing high speed network communications and file transfer between hosts using i/o device links | |
CN102118223A (zh) | 具有多个接收器/发送器的串行通信模块 | |
JP2010061670A (ja) | バス接続システム | |
CN102160341A (zh) | 统一多传送介质连接器架构 | |
CN101394349B (zh) | 不同接口设备通信中的数据传输方法及系统 | |
WO2011081885A1 (en) | Automatic and controllable system operation | |
EP2915285B1 (en) | Adding device-wide capabilities and parameters to split-architecture devices | |
CN104794088A (zh) | 一种多接口总线转换扩展芯片设计 | |
US20120030380A1 (en) | Transmission device, transmission method, and control program for transmission device | |
CN103036817A (zh) | 一种服务器单板、服务器单板实现方法及主处理器 | |
TW200405680A (en) | Wake-on-LAN device | |
EP2699030B1 (en) | Route switching device, network switching system and route switching method | |
CN106776425B (zh) | 一种工作频率设置方法、主控卡、业务卡及通信设备 | |
CN102708063B (zh) | 磁盘空间管理方法及装置 | |
CN203554493U (zh) | 一种服务器用远程管理接口系统 | |
CN116401065A (zh) | 一种服务器、异构设备及其数据处理装置 | |
CN101175073A (zh) | 基于硬盘控制器的双控制器通讯系统及其方法 | |
CN100493018C (zh) | 一种通过网络中的总线接口进行通信的方法和系统 | |
CN111488300A (zh) | 一种基于asi总线的扩展系统 | |
CN212061144U (zh) | 一种基于asi总线的扩展系统 | |
CN205193686U (zh) | 计算设备 | |
CN1581126A (zh) | Iic总线控制系统及其实现方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110706 |