CN102109870B - 轮换增益电阻器以产生具有低漂移的带隙电压 - Google Patents

Abstract

根据本发明的实施例，一种带隙电压基准电路包括多个电路支路、多个电阻器、以及多个开关。多个开关用于有选择地随时间改变哪些电阻器连接于第一个电路支路内，以及哪些电阻器连接于第二个电路支路内，从而减少电阻器的长期漂移对于带隙电压基准电路的带隙电压输出(VGO)的影响。

Description

轮换增益电阻器以产生具有低漂移的带隙电压

优先权要求

本申请要求以下美国专利申请的优先权：

·由Barry Harvey和Steven Herbst在2010年3月5日提交的题为“轮换增益电阻器以产生具有低漂移的带隙电压(ROTATING GAINRESISTORS TO PRODUCE A BANDGAP VOLTAGE WITH LOW-DRIFT)(委托案号No.ELAN-01250US1)”的美国临时专利申请No.12/718,840；以及

·由Barry Harvey和Steven Herbst在2009年12月2日提交的题为“轮换增益电阻器以产生具有低漂移的带隙电压(ROTATING GAINRESISTORS TO PRODUCE A BANDGAP VOLTAGE WITH LOW-DRIFT)(委托案号No.ELAN-01250US0)”的美国专利申请No.61/266,101，这些文献均通过援引包含于此。

技术领域

本发明的实施例一般地涉及带隙电压基准电路，用于带隙电压基准电路的方法，以及包括带隙电压基准电路的系统(例如，电压调节器)。

背景技术

带隙电压基准电路可用来例如向工作在温度波动的环境中的电路提供基本恒定的基准电压。带隙电压基准电路通常将与绝对温度互补的电压(VCTAT)加至与绝对温度成正比的电压(VPTAT)以产生带隙基准输出电压(VGO)。VCTAT通常为简单二极管电压，也称作基极-发射极电压降、正向电压降、基极-发射极电压或简称为VBE。这种二极管电压通常由连接成二极管的晶体管提供(即，其基极和集电极连接在一起的BJT晶体管)。VPTAT可源自一个或多个VBE，其中ΔVBE(德尔塔VBE)是具有不同发射极面积和/或电流并因此在不同电流密度下工作的BJT晶体管的VBE之间的差。

图1A示出一种示例性传统带隙电压基准电路100，该电路100包括并联连接的晶体管Q 1-QN(在“N”支路中)、晶体管QN+1(在“1”支路中)以及又一晶体管QN+2(在“CTAT”支路中)。

带隙电压基准电路100还包括放大器120和三个PMOS晶体管M1、M2和M3，PMOS晶体管M1、M2和M3配置成充当向“N”、“1”、“CTAT”支路提供电流的电流源。由于PMOS晶体管的栅极被联系在一起，且它们的源极端子全部连接于正电压轨(VDD)，因此这些晶体管的源极-栅极电压是相等的。因此，“N”、“1”和“CTAT”支路接收并工作在几乎相同的电流Iptat下。

在图1A中，晶体管QN+2用来产生VCTAT，而与晶体管QN+1配合工作的晶体管Q1-QN用来产生VPTAT。更具体地，VCTAT是连接成二极管的晶体管QN+2的基极发射极电压(VBE)的函数，而VPTAT是ΔVBE的函数，而ΔVBE是晶体管QN+1的基极-发射极电压和并联连接的连接成二极管的晶体管Q1-QN的基极-发射极电压之间的差的函数。

由于负反馈，放大器120调节电流源晶体管M1、M2和M3的共PMOS栅极电压，直到放大器120的非反相(+)和反相(-)输入处于相等电压电位为止。这发生在当Iptat*R1+VBE_1，2..，n＝VBE_n+1时，其中VBE_{1，2，..，n}＝VBE_n+1-VBE。因此，Iptat＝ΔVBE/R1。

这里，带隙电压输出(VGO)如下：

VGO＝VCTAT+VPTAT，

＝VBE+R2/R1*V_T*ln(N)。

其中Vt是热电压，该热电压在室温下大约为26mV。

如果VBE～0.7V，且R2/R1*V_T*ln(N)～0.5V，则VGO～1.2V。

电流源可使用图1A以外的替代结构来实现。相应地，提供图1B以示出更一般的电路。如同图1A的情形，在图1B中，放大器120控制电流源I₁，I₂和I₃。

R2两端的电压与温度成正比，当该电压在室温下下降到约5V时，它通过补偿VBE₃(即，晶体管Q3的基极发射极电压)的负温度系数使得VGO对于温度相对恒定。

对于N＝8(8为N的常见值)，为获得VGO的良好温度系数(tempco)，

R2可通过串联连接三个单位电阻器提供，R1可通过并联连接另外三个单位电阻器提供。这是惯例，并且使得在制造的电路中的9的比例非常精确。

在实践中，单位电阻器值中的长期漂移可引起VGO的长期漂移，这是不期望有的。

发明内容

本发明的某些实施例针对带隙电压基准电路，该带隙电压基准电路减少电阻器的长期漂移对于由带隙电压基准电路产生的带隙电压输出(VGO)的影响。根据本发明的一个实施例，一种带隙电压基准电路包括多个电阻器、多个电路支路以及多个开关。该带隙电压基准电路的多个电路支路(例如，“N”、“1”和“CTAT”支路)共同用于产生带隙电压输出(VGO)。多个开关(例如由控制器控制)有选择地随时间改变哪些电阻器连接于第一个电路支路(例如，“N”支路)内和哪些电阻器连接于第二个电路支路(例如，“CTAT”支路)内。

在一些实施例中，多个电阻器包括第一组电阻器和第二组电阻器，多个开关包括第一组开关和第二组开关。在这种实施例中，第一组开关可用来在某些时候有选择地将第一组电阻器相互并联连接到第一个电路支路内，且用来在其他时候有选择地将第一组电阻器相互串联连接到第二个电路支路内。类似地，第二组开关可用来在某些时候有选择地将第二组电阻器相互串联连接到第二个电路支路内，用来在其他时候有选择地将第二组电阻器相互并联连接到第一个电路支路内。

在具体实施例中，第一和第二组电阻器中的每个电阻器为单位电阻器，该单位电阻器的大小与第一和第二组电阻器中的其他单位电阻器的大小基本相同。

在某些实施例中，第一和第二组电阻器内的每个电阻器在第一个电路支路内并联连接的时间量和在第二个电路支路内串联连接的时间量几乎相同。

根据具体实施例，至少一些电阻器在至少一些时候不连接于共同用于产生带隙电压输出(VGO)的多个电路支路中的任何支路内，即使同样的电阻器在其他时候连接于共同用于产生带隙电压输出(VGO)的多个电路支路中的一个或多个支路内。

本发明的实施例还针对用于产生带隙电压输出(VGO)的带隙基准电路的方法，其中该带隙电压基准电路包括多个电路支路，这些支路共同用来产生带隙电压输出(VGO)。这些方法可包括有选择地随时间改变多个电阻器中的哪些电阻器连接于第一个电路支路内，以及有选择地随时间改变哪些电阻器连接于第二个电路支路内。

本发明的实施例还针对包括如上所述的带隙电压基准电路的电压调节器，但不限于此。电压调节器例如可以是固定输出或可调输出线性调压器，但不限于此。

本发明内容部分无意于概括本发明的所有实施例。根据下文陈述的详细说明、附图以及权利要求，进一步的和替代的实施例以及各个实施例的特征、方面以及优点将变得更加显而易见。

附图说明

图1A和1B示出示例性传统带隙电压基准电路。

图2A示出根据本发明的实施例的单位电阻器的组，其可用于带隙电压基准电路内以提供低漂移带隙电压基准电路。

图2B示出根据本发明的一个实施例如何使用图2A的单位电阻器的组来代替图1A和图1B中的电阻器R1和R2以提供低漂移带隙电压基准电路。

图3是根据本发明的实施例的包括低漂移带隙电压基准电路的示例性固定输出线性电压调节器的框图。

图4是根据本发明的实施例的包括低漂移带隙电压基准电路的示例性可调输出线性调压器的框图。

图5是用来概括根据本发明的实施例的提供低漂移带隙电压基准电路的方法的高级流程图。

附图标记说明

具体实施方式

本发明的实施例可用来减少由电阻器值中的长期漂移所引起的VGO的长期漂移。从下文的讨论中可理解，本发明的某些实施例亦可用来补偿非完美电阻器值。

根据本发明的实施例，带隙电压基准电路包括全都具有基本相同大小的两组单位电阻器。例如，参考图1A和1B中的电阻器值R1和R2，根据实施例，一组单位电阻器交替地并联连接以提供R1，然后重配置(例如，切换)成串联连接以提供R2。另一组单位电阻器类似地替换地串联连接以提供R2，然后重配置(例如，切换)成并联连接以提供R1。当单位电阻器正被用来提供R1时，该单位电阻器可称作在R1位置。类似地，当单位电阻器正被用来提供R2时，该单位电阻器可称作在R2位置。

从下文的讨论中可理解，若使用第一组单位电阻器提供R1和R2的时间量相等，且使用第二组单位电阻器提供R2和R1的时间量相等，则可极好地抑制个别电阻器错误和随时间的漂移。

假设六个单位电阻器(即，两组单位电阻器，每组具有三个单位电阻器)用来提供R1和R2，并且六个单位电阻器中除一个电阻器之外的其他所有电阻器都完美，并提供精确相等于值R的电阻。还假设该非完美单位电阻器的电阻为R+ΔR。在这些假设下，当非完美单位电阻器与其他两个完美单位电阻器并联连接时，R1的电阻值如下：

$R1=\frac{1}{\frac{1}{R}+\frac{1}{R}+\frac{1}{R+\mathrm{\ΔR}}}.$

因为ΔR＜＜R，则 $R1=R\left(\frac{1+\frac{\mathrm{\ΔR}}{R}}{3}\right).$

当三个电阻器(包括非完美电阻器的组中的)切换成在R2位置相互串联连接时，它们的值为R2＝3R+ΔR。

若两组单位电阻器各自用一半时间来提供R1，用另一半时间来提供R2，则非完美组和完美组的时间平均如下：

$\stackrel{\‾}{R_1}=\frac{1}{2}\left(\frac{R}{3}\right)+\frac{1}{2}(R\left(\frac{1+\frac{\mathrm{\ΔR}}{R}}{3}\right)=\frac{R}{6}(1+(1+\frac{\mathrm{\ΔR}}{R}))=\frac{R}{3}(1+\frac{1}{2}*\frac{\mathrm{\ΔR}}{R}).$

类似地，R2的平均值如下：

$\stackrel{\‾}{R_2}=\frac{1}{2}\left(3R\right)+\frac{1}{2}(3R+\mathrm{\ΔR})=3R+\frac{\mathrm{\ΔR}}{2}=3R(1+\frac{1}{2}*\frac{\mathrm{\ΔR}}{R})$

平均值精确为 $\frac{\stackrel{\‾}{R_2}}{\stackrel{\‾}{R_1}}=\frac{3R(1+\frac{1}{2}*\frac{\mathrm{\ΔR}}{R})}{\frac{R}{3}(1+\frac{1}{2}*\frac{\mathrm{\ΔR}}{R})}=9.$

从上文中可理解，因此只要ΔR＜＜R，只要第一组用来提供R1的时间量等于第一组用来提供R2的时间量，且第二组用来提供R1的时间量等于第二组用来提供R2的时间量，来自组的任何一个单位晶体管的变化抵消。此外，要注意可采用两组以上的组以随着时间提供R1和R2。下文中讨论从使用两组以上的单位电阻器中受益的具体实施例。

可使用多种方式将一组单位电阻器配置成有选择地从并联连接以提供R1变为串联连接以提供R2。图2A示出一个这种方式。参考图2A，当开关S在其左边位置时，第一组单位电阻器Ra、Rb和Rc(标记为202₁)并联连接且用来提供R1；当开关S在其右边位置时，该组单位电阻器Ra、Rb和Rc串联连接且用来提供R2。在图2A中，第二组单位电阻器Rd、Re和Rf(标记为202₂)可类似地从在R2位置串联连接切换至在R1位置并联连接。

根据本发明的一个实施例，图2B示出如何使用图2A的单位电阻器202₁和202₂的组来代替图1A和图1B中的电阻器R1和R2以提供低漂移带隙电压基准电路200。

在图2A和2B中，控制器210控制开关S以改变每组电阻器配置和连接的方式。例如，参考图2A和2B，控制器210可控制开关，以使电阻器202₁的组内的三个单位电阻器(Ra、Rb以及Rc)并联连接且一半时间在“N”支路中，且使电阻器202₁的组内的三个单位电阻器(Ra、Rb以及Rc)串联连接且另一半时间在“CTAT”支路中。类似地，控制器210可控制开关，以使电阻器202₂的组内的三个单位电阻器(Rd、Re以及Rf)并联连接且一半时间在“CTAT”支路中，且使电阻器202₂的组内的三个单位电阻器(Rd、Re以及Rf)串联连接且另一半时间在“N”支路中。

在图2A中，每个开关示为单刀双掷开关，但本发明的实施例不仅限于此。例如，取代每个单刀双掷开关，可使用两个单刀单掷开关，但这两个开关仍然统称为开关。开关可例如使用CMOS晶体管来实现，但不限于此。控制器210可由简单计数器、状态机、微控制器或处理器来实现，但不限于此。

根据某些实施例，可以有比带隙基准电压电路中的支路更多的电阻器组。作为具体示例，可具有X组电阻器(例如，类似于202₁和202₂的组)，其中X≥2，且X组单位电阻器中的每一组使用其1/X的时间在“N”支路内并联连接，且使用1/X的时间在“CTAT”支路内串联连接。其中X＞2时，在任意给定时间，X组电阻器中的至少一组可不连接于带隙电压基准电路内，且不用于产生带隙电压输出(VGO)，即使在其他时间里，该组中的电阻器连接于带隙电压基准电路内且用于产生带隙电压输出(VGO)。不用于产生VGO的电阻器(即，临时切换成不在带隙电压基准电路内的电阻器)可不被使用，可在一个或多个电路中使用，或者可按照其他方式使用。

在一些实施例中，在任何给定时间，X个单位电阻器(其随时间变化)在“N”支路内并联连接以提供电阻R1，且Y个单位电阻器(其亦随时间变化)在“CTAT”支路内串联连接以提供电阻R2，其中X≠Y。在这种实施例中，每个单位电阻器可在其中一个支路中相比于在其他支路中花费更多时间，但仍提供低漂移。

在某些实施例中，在任何给定时间连接于R1位置(以提供电阻值R1)的电阻器集合可包括并联连接的一些电阻器以及串联连接的其他电阻器。类似地，在任何给定时间连接于R2位置(以提供电阻值R2)的电阻器集合可包括并联连接的一些电阻器以及串联连接的其他电阻器。与上述实施例的情况一样，由控制器控制的开关可用于有选择地随时间改变哪些电阻器连接于R1位置以及哪些电阻器连接于R2位置。在这些实施例中，控制器亦可随时间改变R1位置中的哪些电阻器并联以及哪些串联，且随时间改变R2位置中的哪些电阻器并联以及哪些串联。根据实施例，由R2位置的电阻器提供的电阻(其可称为电阻R2)与由R1位置的电阻器提供的电阻(其可称为电阻R1)之比要一直基本恒定(例如，R2/R1＝9)。

在多组电阻器用于提供电阻R1和R2时，例如，通过改变组内的电阻器是串联连接还是并联连接，以及通过改变该组电阻器连接于哪个支路，一组电阻器可用于在一些时间提供R1以及在其他时间提供R2，而另一组电阻器可用于在一些时间提供R2以及在其他时间提供R1。在一些实施例中，即使每个电阻器连接的方式和位置可改变，但该电阻器(例如，单位电阻器)可一直在同一组内。在其他实施例中，电阻器可被移动(例如，切换)进入不同组以及从不同组中移出。

图3是示例性固定输出线性电压调节器302的框图，该电压调节器302包括根据本发明上述实施例(例如图2B中的200，但不限于此)的带隙电压基准电路300。带隙电压基准电路300产生带隙电压输出(VGO)，该带隙电压输出(VGO)被提供给运算放大器306的输入(例如非反相输入)，该运算放大器306作为缓冲器连接。运算放大器306的另一输入(例如反相输入)接收放大器输出电压(VOUT)作为反馈信号。通过反馈的使用，输出电压(VOUT)保持基本固定的+/-容限(例如+/-1％)。

图4是示例性可调输出线性电压调节器402的框图，该电压调节器402包括根据本发明上述实施例(例如图2B的200，但不限于此)的带隙电压基准电路300。如从图4中所见，VOUT≈VGO*(1+R3/R4)。由此，通过对电阻器R3和R4选择合适值，可选择期望的VOUT。电阻器R3和R4可在调节器内，或在调节器外部。一个或两个电阻器可编程或以其它方式可调。

图5是用来概括根据本发明的实施例的提供低漂移带隙电压基准电路的方法的高级流程图。这种方法用于产生带隙电压输出(VGO)的带隙电压基准电路，其中该带隙电压基准电路包括多个电路支路(例如“N”支路、“1”支路和“CTAT”支路)，这些支路共同用于产生带隙电压输出(VGO)。参考图5，如步骤502所示，存在对连接于第一个电路支路(例如，“N”支路)内的电阻器的随时间的有选择改变。而且，如步骤504所示，存在对连接于第二个电路支路(例如，“CTAT”支路)内的电阻器的随时间的有选择改变。

根据具体实施例，可执行步骤502和504，以使连接于第一个电路支路(例如，“N”支路)内的电阻器要一直共同提供基本恒定的第一电阻(R1)，且连接于第二个电路支路内的电阻器要一直共同提供基本恒定的第二电阻(R2)。这将保证第二电阻与第一电阻之比一直基本恒定。然而，还有其他方式用于保证此比例保持恒定，这些其他方式亦落入本发明的范围内。

与上述参考图2A和2B一样，步骤502可通过在一些时候使第一组电阻器在第一个电路支路内相互并联地连接，并在其他时候使第二组电阻器在第一个电路支路内相互并联地连接来完成。类似地，步骤504可通过在一些时候使第二组电阻器在第二个电路支路内相互串联地连接，在其他时候使第一组电阻器在第二个电路支路内相互串联地连接来完成。根据上文中所陈述的描述可理解本发明方法的附加和替代的细节。

上述描述是本发明的优选实施例。出于说明和描述目的而提供这些实施例，但它们不旨在穷举或将本发明限制在所公开的精确形式。许多修改和变化对本领域普通技术人员而言将显而易见。例如，本发明的实施例可用于包括增益电阻器R1和R2的各种其他带隙电压基准电路。因此，本发明的实施例不旨在将其限制成仅用于图1A和1B所示的带隙电压基准电路。

尽管在附图中，连接成二极管的晶体管图示为NPN晶体管，然而这些晶体管也可以是连接成二极管的PNP晶体管。

此外，尽管在图1A中，每个电流源图示为使用单个PMOS晶体管来实现，然而该电流源也可替代地使用PNP晶体管或包含多个PMOS或PNP晶体管的共源共栅(cascoded)电流源来实现，如根据更一般的图1B和2B可以理解的那样。这些只是几个示例，并不意味着是限制性的。

尽管在附图中，电流源图示为连接于高电压轨，但这不是必须的。例如，在替代实施例中，电流源可连接在连接成二极管的晶体管和例如接地的低压轨之间，由此使Iptat相等地流过每个支路。这种实施例也落入本发明的范围内。此外，即使在这些替代实施例中，电流Iptat可认为是“宿”而非“源”，但用于使Iptat流动的设备仍然被称为电流源。

选择和描述了实施例以最好地描述本发明的原理及其实际应用，从而使本领域其它技术人员能理解本发明。微小的修改和变化被认为落在本发明的精神和范围内。本发明的范围旨在由所附权利要求及其等效方案界定。

Claims (20)

1.一种产生带隙电压输出(VGO)的带隙电压基准电路，包括：

多个电阻器；

所述带隙电压基准电路的多个电路支路，所述多个电路支路共同用于产生所述带隙电压输出(VGO)；以及

多个开关，所述多个开关用于有选择地随时间改变所述电阻器的哪些连接于第一个所述电路支路内以及所述电阻器的哪些连接于第二个电路支路内，

其中：

在任意给定时间，连接于所述第一个电路支路内的所述电阻器提供第一电阻，以及连接于所述第二个电路支路内的所述电阻器提供第二电阻；以及

所述第一和第二电阻的值可随时间改变，只要所述第二电阻与所述第一电阻之比保持基本恒定。

2.如权利要求1所述的带隙电压基准电路，其特征在于：

所述多个电阻器包括

第一组电阻器，以及

第二组电阻器；以及

所述多个开关包括

第一组开关，所述第一组开关在一些时候有选择地将所述第一组电阻器相互并联连接于所述第一个电路支路内，以及在其他时候有选择地将所述第一组电阻器相互串联连接于所述第二个电路支路内；以及

第二组开关，所述第二组开关在一些时候有选择地将所述第二组电阻器相互串联连接于所述第二个电路支路内，以及在其他时候有选择地将所述第二组电阻器相互并联连接于所述第一个电路支路内。

3.如权利要求2所述的带隙电压基准电路，其特征在于，所述第一和第二组电阻器中的每个电阻器包括单位电阻器，所述单位电阻器的大小与所述第一和第二组电阻器中的其他所述单位电阻器的大小基本相同。

4.如权利要求3所述的带隙电压基准电路，其特征在于，所述第一和第二组电阻器中的每个电阻器在所述第一个电路支路内并联连接的时间量和在所述第二个电路支路内串联连接的时间量几乎相同。

5.如权利要求3所述的带隙电压基准电路，其特征在于：

所述第一组电阻器包括三个所述单位电阻器；以及

所述第二组电阻器包括另外三个所述单位电阻器。

6.如权利要求1所述的带隙电压基准电路，其特征在于，所述多个电阻器中的每一个电阻器包括单位电阻器，所述单位电阻器的大小与所述多个电阻器中的其他电阻器的大小基本相同。

7.如权利要求1所述的带隙电压基准电路，其特征在于，每个所述电阻器连接于所述第一个电路支路内的时间量和连接于所述第二个电路支路内的时间量几乎相同。

8.如权利要求1所述的带隙电压基准电路，其特征在于：

至少一些所述电阻器至少在一些时候不连接于共同用于产生所述带隙电压输出（VGO）的所述多个电路支路中的任何支路内，

即使在其他时候，所述至少一些电阻器连接于共同用于产生所述带隙电压输出（VGO）的所述多个电路支路中的一个或多个支路内。

9.如权利要求1所述的带隙电压基准电路，其特征在于，还包括：

用于控制所述开关的控制器。

10.一种用于带隙电压基准电路的方法，该带隙电压基准电路产生带隙电压输出（VGO），

其中所述带隙电压基准电路包括

多个电路支路，所述多个电路支路共同用于产生所述带隙电压输出（VGO），以及

多个电阻器，

所述方法包括：

(a)有选择地随时间改变所述电阻器的哪些连接于第一个所述电路支路内；以及

(b)有选择地随时间改变所述电阻器的哪些连接于第二个所述电路支路内，

其中，执行步骤（a）和（b）以使：

在任意给定时间，连接于所述第一个电路支路内的所述电阻器提供第一电阻，以及连接于所述第二个电路支路内的所述电阻器提供第二电阻；以及

所述第一和第二电阻的值可随时间改变，只要所述第二电阻与所述第一电阻之比保持基本恒定。

11.如权利要求10所述的方法，其特征在于，所述多个电阻器包括第一组电阻器和第二组电阻器，以及其中；

步骤（a）包括

(a.1)在一些时候，将第一组电阻器相互并联连接于所述第一个电路支路内，以及

(a.2)在其他时候，将第二组电阻器相互并联连接于所述第一个电路支路内；以及

步骤（b）包括

(b.1)在一些时候，将所述第二组电阻器相互串联连接于所述第二个电路支路内，以及

(b.2)在其他时候，将所述第一组电阻器相互串联连接于所述第二个电路支路内。

12.如权利要求11所述的方法，其特征在于，所述第一和第二组电阻器中的每个电阻器包括单位电阻器，所述单位电阻器的大小与所述第一和第二组电阻器中的其他所述单位电阻器的大小基本相同。

13.如权利要求12所述的方法，其特征在于，执行步骤（a）和（b），以使所述第一和第二组电阻器内的每个所述电阻器在所述第一个电路支路内并联连接的时间量和在所述第二个电路支路内串联连接的时间量几乎相同。

14.如权利要求10所述的方法，其特征在于，执行步骤（a）和（b），以使每个所述电阻器连接于所述第一个所述电路支路内的时间量和连接于所述第二个所述电路支路内的时间量几乎相同。

15.一种电压调节器，包括：

带隙电压基准电路，所述带隙电压基准电路用于产生带隙电压输出(VGO)；以及

运算放大器，所述运算放大器包括：

非反相(+)输入，所述非反相输入接收带隙电压输出(VGO)，

反相(－)输入，以及

输出，所述输出产生所述电压调节器的电压输出(VOUT)；

其中所述带隙电压基准电路包括：

多个电阻器；

所述带隙电压基准电路的多个电路支路，所述多个电路支路共同用于产生所述带隙电压输出(VGO)；以及

多个开关，所述多个开关用于有选择地随时间改变所述电阻器的哪些连接于第一个所述电路支路内以及所述电阻器的哪些连接于第二个所述电路支路内，

其中：

在任意给定时间，连接于所述第一个电路支路内的所述电阻器提供第一电阻，以及连接于所述第二个电路支路内的所述电阻器提供第二电阻；以及

所述第一和第二电阻的值可随时间改变，只要所述第二电阻与所述第一电阻之比保持基本恒定。

16.如权利要求15所述的电压调节器，其特征在于，所述运算放大器的反相(－)输入连接到所述运算放大器的输出。

17.如权利要求16所述的电压调节器，其特征在于，所述电压调节器包括固定输出线性电压调节器。

18.如权利要求15所述的电压调节器，其特征在于，还包括：

电阻分压器，所述电阻分压器用于根据所述电压调节器的电压输出(VOUT)产生又一电压；

其中所述运算放大器的反相(－)输入接收由所述电阻分压器产生的所述又一电压。

19.如权利要求18所述的电压调节器，其特征在于，所述电压调节器包括可调输出线性电压调节器。

20.如权利要求15所述的电压调节器，其特征在于，还包括：

用于控制所述开关的控制器。

Images