CN102098852B - 基于小面积功率管的低失配多通道led恒流源驱动电路 - Google Patents

Abstract

本发明提供了一种基于小面积功率管的低失配多通道LED恒流源驱动电路结构，属于微电子和LED驱动技术领域。该LED恒流源驱动电路包含ID产生模块IDGen，电流镜以及n个通道，所述ID产生模块包含一个运放和一个MOS管，所述电流镜电流ID产生n个相等的电流Iref1，Iref2，...，Irefn，所述n个通道的结构一致，包含一个运放和两个MOS管，其中，一个MOS管为功率管，该功率管的宽长比是另一MOS管的宽长比的m倍。本发明在版图上可以做匹配性设计，可以使失配降低到最小。

Description

基于小面积功率管的低失配多通道LED恒流源驱动电路

技术领域

本发明涉及一种基于小面积功率管的低失配多通道LED恒流源驱动电路结构，属于微电子和LED驱动技术领域。

背景技术

随着LED屏的大范围应用，低失配和小面积的LED驱动电路对降低成本，提高LED屏寿命和LED屏显示质量，都有着非常重要的作用。由于LED灯的发光特性，其两端电压变化很小可引起其上电流的剧烈变化，故需要恒流驱动。为了得到不同像素点的亮度一致性，不同像素点之间的电流应该尽量相等。而且由于不同的LED灯管之间存在不一致性，不同LED之间如果电流失配太大，则有可能使LED的寿命受到影响。

一种典型的LED驱动电路见图1。该结构包括一个电压产生模块VGEN和n个通道(Channel 1，Channel 2，...，Channel n)。VGEN模块为通道提供参考电压，包括两个运放Opa1和Opa2，一个电流镜(Current Source Mirror)以及两个反馈MOS管M0和Mref。该结构使用DAC(图中未给出)产生一个可变的电压Vref1，Rext为外接电阻。由于Opa1放大倍数很大，通过反馈使得M0的漏端电压等于Vref1，利用不同的Vref1和Rext的组合产生不同的ID，不同的应用可以有不同的ID，而且是可调的。对于一样的Rext，实际应用中调节输出给DAC的数字信号码值D来调节Vref1的值就可以实现不同的输出电流。ID通过电流镜复制到Iref电流，Vref2为基准源例如Bandgap(图中未给出)产生的固定电压，假设Opa2理想或者放大倍数很大，由于Mref的存在使得Mref的D端电压等于Vref2，对于不同的电流会有不同的VG，不同通道之间通过复制VG和Vref2来实现电流的复制。每一个通道包括一个运放以及两个功率管(对于通道1是M1和Mo1)，由于LED的电流比较大，即M1和Mo1上流过的电流比较大，需要比较大的面积的M1和Mo1。n个通道之间在电路结构上是完全一样的，不同通道复制Mref的匹配决定了不同通道间的一致性。由于功率管M1一般工作在线性区，其电流复制失配可以计算为：

$\frac{\mathrm{\ΔIout}}{\mathrm{Iout}}=\frac{\mathrm{\Δ}\left(\frac{W}{L}\right)}{\left(\frac{W}{L}\right)}+\frac{\mathrm{\Δ}\left(V_{\mathrm{TH}}\right)}{(V_{\mathrm{GS}}-V_{\mathrm{TH}})}+\frac{\mathrm{\Δ}\left({\mathrm{\μC}}_{\mathrm{ox}}\right)}{\left(\mathrm{\μ}{C}_{\mathrm{ox}}\right)}+\frac{\mathrm{\Δ}\left(V_{\mathrm{ref}2}\right)}{\left(V_{\mathrm{ref}2}\right)}$

可以看到该结构不同通道间的失配主要来自阈值失配和Vref2的复制失配，对于宽长比项失配和μC_ox失配，每种结构都有。对于不同的通道，其相同的量为Mref上的栅极电压VG和Vref2电压。由于在实际版图中，不同通道间的放大器以及输出负载管均处于不同的位置，故存在比较大的失配。而且，每一个通道均需要两个流过大电流的MOS管，面积需求比较大。

图1结构相对简单，而且通道间的失配可以做的比较小，故目前的LED驱动电路大都采用该结构。然而，该结构中不同通道间的失配依赖于不同通道输出负载管之间的绝对值误差，而这个值相对较大。另外，图1给出的结构每个通道需要两个功率管，其上都流过大电流，需要很大的版图面积。

发明内容

本发明提出一种基于小面积功率管的低失配多通道LED恒流源驱动电路结构，解决了单通道采用双功率管造成的大面积问题，以及不同通道间复制不匹配问题。

本发明提出的电路结构包含ID产生模块IDGen，电流镜(Current Source Mirror)以及n个通道。所述ID产生模块包含一个运放和一个MOS管，所述ID产生模块需要一个基准电压Vref1，一般为一个DAC输出的电压或者其他方式，所述ID产生模块还需要一个外接电阻Rext，最终产生一个与实际需要相关的变化的电流源ID。所述电流镜可以是共源共栅结构，也可以是其他结构，所述电流镜接受电流ID，产生n个相等的电流Iref1，Iref2，...，Irefn。所述n个通道的结构一致，包含一个运放和两个MOS管，其中一个MOS管为功率管(对于第一通道为Mo1，此处以第一个通道为例)，该功率管需要流过大电流，故其面积比较大，另外一个MOS为M1(对于第一个通道而言)，该MOS管不需要大电流，其面积较小。M1流过电流镜产生的电流Iref1(对于第二个通道为Iref2)，由于运放的放大倍数很大，其两个输入端的电压相等，对于M1和Mo1而言，其MOS管的四个端电压相等，而Mo1宽长比的大小是M1的宽长比的m倍，实现m倍的电流放大倍数。

所述电路结构提供一种优化电路。该优化电路包含一个ID检测模块和相应的开关，所述ID检测模块检测ID的大小，将ID分为几个区间，并将之编码，分别对应不同的输出数字逻辑信号，所述数字信号控制相应的开关，所述开关控制ID的大小和Mo1的m数。

所述电路结构提供另一种优化电路。该优化电路包含两个钳位电路a，b。所述钳位电路a包含几个NMOS和一个电阻，每个NMOS均为栅漏短接，每个NMOS的源接上一个NMOS的漏，最上面的NMOS接到运放的输入端DX，最下面的NMOS接到地，电阻连在DX点和LED负端上。钳位电路b钳制低压，该电压值在50mV-200mV之间，所述钳位电路接在DX点从而钳制DX点电压，当LED负端电压小于给定的电压时，DX点的电压下降由于钳制电路b的存在开始减缓或者不变。

本发明采用的通道结构使用单个功率管，用一个运放使得M1的D端电压精确复制输出端电压，即Mo1的D端电压，而且M1和Mo1在版图上可以做匹配性设计，可以使失配降低到最小。而流过M1和M2的电流通过电流镜复制，这个复制在版图上也属于局部失配，可以做得相当精确。

附图说明

图1为一种典型的多通道LED恒流源驱动电路；

图2为本发明采用的驱动电路；

图3为通过切换电流和MOS的m值保证线性区；

图4为本发明电路结构中的钳位电路；其中，(a)为包含高电压钳位电路a的通道示意图；(b)为包含低电压钳位电路b的通道示意图。

具体实施方式

下面结合附图，通过具体实施例对本发明的技术方案做进一步的详细描述。

图2为本发明提出的结构实施例的具体电路图，如图2所示，该结构给出了两个通道的示意图。IDGen产生ID，电流镜产生Iref，提供给不同通道。为了使复制更加精确，使功率管工作在线性区，其失配由下述公式给出：

$\frac{\mathrm{\ΔIout}}{\mathrm{Iout}}=\frac{\mathrm{\Δ}\left(\frac{W}{L}\right)}{\left(\frac{W}{L}\right)}+\frac{\mathrm{\Δ}\left(V_{\mathrm{TH}}\right)}{(V_{\mathrm{GS}}-V_{\mathrm{TH}}-\frac{1}{2}{V}_{\mathrm{DS}})}+\frac{\mathrm{\Δ}\left({\mathrm{\μC}}_{\mathrm{ox}}\right)}{\left({\mathrm{\μC}}_{\mathrm{ox}}\right)}+\frac{[(V_{\mathrm{GS}}-V_{\mathrm{TH}})-V_{\mathrm{DS}}]\mathrm{\Δ}\left(V_{\mathrm{DS}}\right)}{(V_{\mathrm{GS}}-V_{\mathrm{TH}})V_{\mathrm{DS}}-\frac{1}{2}{V_{\mathrm{DS}}}^2}$

由于VGS-VTH比较大，可以进一步简化为：

$\frac{\mathrm{\ΔIout}}{\mathrm{Iout}}=\frac{\mathrm{\Δ}\left(\frac{W}{L}\right)}{\left(\frac{W}{L}\right)}+\frac{\mathrm{\Δ}\left(V_{\mathrm{TH}}\right)}{(V_{\mathrm{GS}}-V_{\mathrm{TH}})}+\frac{\mathrm{\Δ}\left({\mathrm{\μC}}_{\mathrm{ox}}\right)}{\left(\mathrm{\μ}{C}_{\mathrm{ox}}\right)}+\frac{\mathrm{\Δ}\left(V_{\mathrm{DS}}\right)}{\left(V_{\mathrm{DS}}\right)}$

和上述结构相比，除Δ(V_DS)项相当外，其余几项均比较小。这是因为上述公式产生失配的MOS管在版图结构中处于比较近的位置，属于相对失配，而图1中给出的结构的失配取决于MOS管的绝对值，存在较大的失配。在电路的一些极端情况，也有可能进入饱和区，此时Δ(V_DS)项失配的影响降低很多，而其他几项误差和线性区基本一致。

图3为本发明提供的优化结构一。从上述公式可以看到，为了得到更好的匹配，应使得功率管尽量工作在线性区。工作在线性区不仅可以得到更好的精确度，其W/L也可以取得较小。假设输出电流Iout范围为Imin～Imax，容易得到随着Iout的变大，其功率管的栅极电压变大。故在电流较小时，其功率管有可能进入饱和区。为了在Iout较小时得到大的VG，本发明中采用图3的设计思路。图3给出了两位ID检测的示意图，将0～ID/2编码为1，ID/2～ID编码为0，当编码为1时打开ID路电流，ID值变化为两倍，关闭一路Mo，其宽长比变为1/2。从结构图中可以得到，电路的最大电流并没有增大。在实际操作中，只需要检测输出电流Iout，该值一般由数字部分给出的数字信号决定，故无需比较器等，检测电路也相对简单。

图4为本发明提供的优化结构二，(a)图给出了钳制高电压5V的示意图，(b)图给出了钳制200mV电压的示意图。由于LED的电学特性，在LED上电或关断过程中，DX端的瞬时电压可能大于5V；另外在LED串联接法结构中，若由于某种原因LED短路，可能使得DX端短接到大于5V的电压上。本发明中采用图4a的钳制结构，使得DX端电压不大于5V，通过3个VGS来达到钳制效果，当LED负端电压Vo高于3个VGS时，从电阻到该三个NMOS到地的支路开始导通，DX点的电压变化幅度很小，基本上稳定在一个低于5V的电压。由于放大器的非理想性，其两端输入可能存在失调电压。故电路中存在错误状态：在输出电压DX很低并与失调电压相当时，由于失调的存在，放大器可能输出5V电压，并且此时由于负载管很大，可以提供较大电流，此时的状态即为非正常状态，故需要钳制DX端电压，使其不能太小，图4b给出了一个钳位电压为200mV的实例，在DX点电压低于200mV时，其值不再下降。

从以上分析可以得到，本发明针对该结构的特殊性提出不同的优化结构，采取优化措施后，可以得到更好的匹配。

Claims (4)

1.一种LED恒流源驱动电路，其特征在于，包含ID产生模块IDGen，一个ID检测模块和相应的开关，电流镜以及n个通道，所述ID产生模块包含一个运放和一个MOS管，所述电流镜电流ID产生n个相等的电流Iref1，Iref2，...，Irefn，所述n个通道的结构一致，包含一个运放和两个MOS管，其中，一个MOS管为功率管，该功率管的宽长比是另一MOS管的宽长比的m倍，所述ID检测模块检测ID的大小，将ID分为几个区间，并将之编码，分别对应不同的输出数字逻辑信号，所述数字信号控制相应的开关，所述开关控制ID的大小和功率管的m数。

2.如权利要求1所述的LED恒流源驱动电路，其特征在于，包含一钳位电路，该钳位电路包含几个NMOS和一个电阻，每个NMOS均为栅漏短接，每个NMOS的源极接上一个NMOS的漏极，最上面的NMOS接到运放的输入端DX，最下面的NMOS接到地，电阻连在DX点和LED负端上。

3.如权利要求1所述的LED恒流源驱动电路，其特征在于，在运放的输入端DX连接钳位电路，该钳位电路钳制低压，该电压值在50mV-200mV之间。

4.如权利要求1所述的LED恒流源驱动电路，其特征在于，所述ID产生模块需要一个基准电压Vref1，为一个DAC输出的电压，所述ID产生模块还需要一个外接电阻Rext，最终产生一个与实际需要相关变化的电流源ID。

Images