CN102097330A - 封装基板的导通结构及其制造方法 - Google Patents

封装基板的导通结构及其制造方法 Download PDF

Info

Publication number
CN102097330A
CN102097330A CN 200910200356 CN200910200356A CN102097330A CN 102097330 A CN102097330 A CN 102097330A CN 200910200356 CN200910200356 CN 200910200356 CN 200910200356 A CN200910200356 A CN 200910200356A CN 102097330 A CN102097330 A CN 102097330A
Authority
CN
China
Prior art keywords
hole
circular
packaging
base plate
conducting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200910200356
Other languages
English (en)
Other versions
CN102097330B (zh
Inventor
孙骐
方仁广
罗光淋
高洪涛
林聪志
任金虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Shanghai Inc
Original Assignee
Advanced Semiconductor Engineering Shanghai Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Shanghai Inc filed Critical Advanced Semiconductor Engineering Shanghai Inc
Priority to CN 200910200356 priority Critical patent/CN102097330B/zh
Publication of CN102097330A publication Critical patent/CN102097330A/zh
Application granted granted Critical
Publication of CN102097330B publication Critical patent/CN102097330B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明公开一种封装基板的导通结构及其制造方法,其依序通过非圆形钻孔、镀孔及再次钻孔的步骤在一封装基板的每一通孔中提供多条相互分离的导电通路,因而不但能减少所述封装基板的通孔总数量及其占用的基板面积,以便将省下的基板面积用于提高所述封装基板的线路布局密度;而且本发明的制造方法亦有利于简化及加速高布线密度型封装基板的制作流程,以提高其生产效率。

Description

封装基板的导通结构及其制造方法
【技术领域】
本发明是有关于一种封装基板的导通结构及其制造方法,特别是有关于一种依序通过非圆形钻孔、镀孔及再次钻孔的步骤在封装基板同一通孔中形成多条相互分离的导电通路的导通结构及所述导通结构的制造方法。
【背景技术】
现今,半导体封装产业为了满足各种高密度封装的需求,逐渐发展出各种不同型式的封装构造,其中许多封装构造种类,例如球栅阵列封装构造(ballgrid array,BGA)、针脚阵列封装构造(pin grid array,PGA)或接点阵列封装构造(land grid array,LGA)等,都是以封装基板(substrate)为基础来进行封装架构。在上述封装构造中,所述基板的一上表面承载有至少一芯片,并通过打线(wire bonding)或凸块(bumping)制造过程将芯片的数个接垫电性连接至所述基板的上表面的数个焊垫。同时,所述基板的一下表面亦必需提供大量的焊垫,以焊接数个输出端。所述基板可为单层或多层的印刷电路板,其除了在上、下表面提供表面线路(trace)层以形成所需焊垫之外,其内部亦具有至少一内线路层及数个微孔(via)或镀通孔(plating through hole,PTH)等导通孔构造,以重新安排上、下表面的焊垫的连接关系。
一般封装基板上的导通孔包括盲孔、埋孔及通孔等类型。传统导通孔的做法是使用机械钻孔或者激光(laser)钻孔来制做。以机械钻孔为例,其使用一个高速旋转的钻针来钻过整个基板,以形成通孔。由于钻针的旋转,因此所产生的通孔皆为圆形。接着,通过在圆形通孔内电镀一层铜层,以形成导通孔。如此,即可实现利用导通孔将基板的不同线路层的线路进行连结的目的。
再者,为了满足对封装基板线路布局日益密集化的需求,业界已开发出在一个导通孔内实现多条导电通路的方法,其主要通过将导通孔内的导电层进行分隔,以使其可以分别连结不同的线路。请参照图1A、1B及1C所示,其揭示现有封装基板形成导通结构的制造过程示意图,其制造过程包含下列步骤:提供一封装基板1;使用机械钻孔或者激光钻孔在所述封装基板1上形成至少一通孔11;利用电镀在所述通孔11的内壁电镀上一层导电层12,例如铜层;通过激光去除所述导电层12的数个区段部分,使其剩余的区段部分形成相互分离的数个导电通路121;以及,对所述封装基板1进行表面金属层的图案化,以形成一表面线路13。
然而,上述在同一通孔11内实现多条导电通路121的制造过程在实际使用上仍具有下述问题,例如:所述制造过程是基于钻孔形状为圆形的基础之上,而且由于机台通常只具备单一激光装置,而且激光装置对每一通孔11皆需进行四次加工,因而使得激光装置依序加工各通孔11时耗费颇多加工时间,因此不但使其制作流程较为繁琐复杂,也不利于提升加工速度。再者,通过激光去除所述导电层12的数个区段部分时,若激光入射角度不佳或所述通孔11的孔径过小,其皆可能导致欲去除的区段部分去除不完全,同时也将造成所述封装基板1加工的良品率(yield)降低。
故,有必要提供一种封装基板的导通结构及其制造方法,以解决现有技术所存在的问题。
【发明内容】
本发明的主要目的在于提供一种封装基板的导通结构及其制造方法,其依序通过非圆形钻孔、镀孔及再次钻孔的步骤在封装基板的同一通孔中提供多条相互分离的导电通路,因而有利于简化及加速高布线密度封装基板的制作流程,以提高其生产效率。
本发明的次要目的在于提供一种封装基板的导通结构及其制造方法,其中封装基板的每一通孔中具有多条相互分离的导电通路,因而有利于减少封装基板的导通孔总数量及其占用的基板面积,以便将省下的基板面积用于提高封装基板的线路布局密度。
为达成本发明的前述目的,本发明提供一种封装基板的导通结构的制造方法,其特征在于:所述制造方法包含步骤:提供一封装基板;在所述封装基板上形成至少一非圆形通孔;在所述非圆形通孔内对应形成一非圆形导电部柱;以及对应所述非圆形通孔形成一通孔,并且所述通孔将所述非圆形通孔内部的所述非圆形导电部分割成相互分离的至少二剩余部分而形成至少二导电通路。所述制造方法亦可包含步骤:提供一封装基板;在所述封装基板上形成至少一非圆形通孔;在所述非圆形通孔内对应形成一非圆形导电部;以及,对所述非圆形导电部进行钻孔,以去除所述非圆形导电部的一中央部分,而形成一通孔,所述通孔使得所述非圆形导电部剩余的至少二角隅部分形成相互分离的至少二导电通路。
在本发明的一实施例中,在形成所述导电通路之后,另包含:在所述封装基板的至少一表面形成至少一表面线路层。
在本发明的一实施例中,所述非圆形导电部为一附着于所述非圆形通孔内壁的金属层或一填满所述非圆形通孔的非圆形导电柱。
在本发明的一实施例中,在形成所述非圆形通孔时,利用一具有非圆形截面的冲孔模具来形成所述非圆形通孔。
在本发明的一实施例中,在形成所述非圆形通孔时,利用一激光装置搭配一具有非圆形开口的掩膜来形成所述非圆形通孔。
在本发明的一实施例中,所述非圆形通孔的形状选自十字形、米字形、矩形、三角形、正方形、星形、花朵形或椭圆形。
在本发明的一实施例中,在形成所述非圆形导电部时,选择利用电镀、无电电镀或印刷方式来形成所述非圆形导电部,其中所述非圆形导电部选择填满所述非圆形通孔或仅形成在所述非圆形通孔的内壁上。
在本发明的一实施例中,在形成所述通孔时,所述通孔的截面为圆形或非圆形。
在本发明的一实施例中,在形成所述通孔时,选择利用一钻针对所述封装基板进行机械钻孔。
在本发明的一实施例中,在形成所述通孔时,选择利用一激光装置搭配一掩膜对所述封装基板进行激光钻孔。
在本发明的一实施例中,在形成所述通孔时,选择利用一冲孔模具对所述封装基板进行冲压钻孔。
再者,本发明提供另一种封装基板的导通结构,其特征在于:所述导通结构包含:一通孔,形成在一封装基板上;至少二长槽,其相互分离且沿着与所述封装基板的平面垂直的方向凹设形成在所述通孔的内壁面周围;以及,至少二导电通路,分别形成在所述至少二长槽内。
在本发明的一实施例中,所述至少二导电通路为附着于所述凹槽表面的一金属层或填充于所述凹槽内的金属条。
在本发明的一实施例中,所述导电通路不延伸至所述通孔的范围内。
【附图说明】
图1A、1B及1C是一现有的封装基板形成导通结构的制造过程的示意图。
图2A、2B、2C及2D是本发明较佳实施例封装基板的导通结构及其制造方法的示意图。
图3A、3B、3C、3D、3E、3F、3G、3H及3I是本发明其他实施例封装基板的导通结构的示意图。
【具体实施方式】
为让本发明上述目的、特征及优点更明显易懂,下文特举本发明较佳实施例,并配合附图,作详细说明如下:
请参照图2A至2C所示,本发明较佳实施例的封装基板(substrate)可应用于以基板为基础来进行封装的各种封装构造,例如球栅阵列封装构造(ballgrid array,BGA)、针脚阵列封装构造(pin grid array,PGA)或接点阵列封装构造(land grid array,LGA)等,但并不限于此。本发明较佳实施例的封装基板的导通结构的制造方法主要包含:提供一封装基板2;在所述封装基板2上形成至少一非圆形通孔21;在所述非圆形通孔21内对应形成一非圆形导电部22;以及,对应所述非圆形通孔21形成一通孔23,并且所述通孔23将所述非圆形通孔21内部的所述非圆形导电部22分割成相互分离的至少二剩余部分而形成至少二导电通路221。
请参照图2A所示,本发明较佳实施例的封装基板的导通结构的制造方法首先提供一封装基板2,其中所述封装基板2可以指单层或多层的印刷电路板的成品或半成品,若为半成品,在利用本发明方法制做完成导通结构后,则可再进一步增层形成多层印刷电路板。因此,后续利用本发明方法制做完成的导通结构可能整个贯通印刷电路板的上下表面或是仅贯通于其内部的某些层之间,以选择电性连接印刷电路板的至少二层的线路。再者,所述封装基板2在利用本发明后续步骤加工之前可能在其上下表面预先形成未图案化的金属箔,例如铜箔等,但并不限于此金属材质。在某些情况下,所述封装基板2是在本步骤时即已预先形成图案化的表面线路层(未绘示)。
请参照图2A所示,本发明较佳实施例的封装基板的导通结构的制造方法接着在所述封装基板2上形成至少一非圆形通孔21,其中本发明可以选择利用一具有非圆形截面(cross section)的冲孔模具(punch mold)来形成所述非圆形通孔21,或者利用一激光(laser)装置搭配一具有非圆形开口的掩膜(mask)来形成所述非圆形通孔21。在本实施例中,所述非圆形通孔21的形状是指除正圆形以外的其他形状,例如选自十字形,但并不限于此,所述非圆形通孔21的其他形状将于下文另予说明。所述非圆形通孔21优选具有辐射对称或两侧对称的形状,但并不限于此。在利用冲孔模具或激光装置加工之后,所述非圆形通孔21将贯通整个封装基板2的上下表面。再者,每一所述非圆形通孔21皆具有一中心孔部21a及至少二延伸孔部21b,在本实施例中,所述非圆形通孔21呈十字形,其具有一中心孔部21a及四延伸孔部21b,其中所述延伸孔部21b连通于所述中心孔部21a,并由所述中心孔部21a向外延伸,且对称排列于所述中心孔部21a的四个直角位置处。
请参照图2B所示,本发明较佳实施例的封装基板的导通结构的制造方法接着在所述非圆形通孔21内对应形成一非圆形导电部22。在本实施例中,本发明可选择利用电镀(electroplating)、无电电镀(electroless plating)或印刷(printing)方式来形成所述非圆形导电部。当使用电镀或无电电镀方式时,所述非圆形导电部22可以选择为填满所述非圆形通孔21的非圆形导电柱或仅附着形成在所述非圆形通孔21的内壁上的金属层,也就是所述非圆形导电部22可以是实心非圆形导电柱或中空非圆形导电柱。或者,当使用印刷方式时,所述非圆形导电部22填满所述非圆形通孔21,也就是所述非圆形导电部22是实心非圆形导电柱。在本实施例中,所述非圆形导电部22的形状大致对应于所述非圆形通孔21,例如同样亦呈十字形,所述非圆形导电部22具有一中心部分22a及四角隅部分22b,其中所述角隅部分22b连接于所述中心部分22a,并由所述中心部分22a向外延伸,且对称排列于所述中心部分22a的四个直角位置处,其中所述中心部分22a位于所述中心孔部21a处,而所述角隅部分22b位于所述延伸孔部21b处。
请参照图2C所示,本发明较佳实施例的封装基板的导通结构的制造方法接着对应所述非圆形通孔21形成一通孔23,并且所述通孔23将所述非圆形通孔21内部的所述非圆形导电部22分割成相互分离的至少二剩余部分而形成至少二导电通路221。在本实施例中,所述通孔23的截面为圆形或非圆形,其中所述通孔23优选为一圆形通孔,但亦可能是一非圆形通孔。在形成所述通孔23时,本发明可以选择利用一钻针对应所述非圆形通孔21对所述封装基板2及非圆形导电部22进行机械钻孔;或利用一激光装置搭配一具有圆形(或非圆形)开口的掩膜对所述封装基板2及非圆形导电部22进行激光钻孔;又或利用一冲孔模具对所述封装基板2及非圆形导电部22进行冲压钻孔。不论使用何种方式进行钻孔,所述通孔23与所述非圆形通孔21及非圆形导电部22优选是具有同心圆排列的关系,但并不限于此。在本发明中,所述通孔23的尺寸(例如直径、长度或宽度)至少大于所述非圆形导电部22的中央部分22a的尺寸(例如直径、长度或宽度),亦即至少大于所述非圆形通孔21的中心孔部21a的尺寸(例如直径、长度或宽度)。例如,在本实施例中,所述通孔23为一圆形通孔,其直径大于所述非圆形导电部22的中央部分22a的长度或宽度(或所述非圆形通孔21的中心孔部21a的长度或宽度),因此所述通孔23的形成将造成去除整个所述中央部分22a、各所述角隅部分22b靠近所述中央部分22a侧的一小段部分以及所述封装基板2邻近于所述中心孔部21a的一邻接部分,其中所述通孔23的外缘轮廓仅与所述非圆形通孔21的外缘轮廓至少有两点重合,例如在本实施例中为四点重合。因此,所述通孔23将使所述非圆形通孔21剩余的至少二延伸孔部21b形成相互分离的至少二长槽211,同时使得所述非圆形导电部22剩余的至少二角隅部分22b(剩余部分)形成相互分离的至少二导电通路221,例如在本实施例中为四个导电通路221。
请参照图2C所示,以所述封装基板2结构的角度来看,所述至少二长槽211是相互分离且沿着与所述封装基板2的平面垂直的方向对称(或不对称)的凹设形成在所述通孔23的内壁面周围;而所述至少二导电通路221分别形成在所述至少二长槽211内,且所述导电通路221不会延伸至所述通孔23的范围内,所述至少二导电通路221为附着于所述凹槽211表面的一金属层或填充于所述凹槽211内的金属条。如此,本发明较佳实施例即完成所述封装基板2的导通结构的制做,并使同一通孔23中能提供多条相互分离的导电通路221,因而有利于简化及加速高布线密度型封装基板2的制作流程,以提高其生产效率。同时,亦有利于减少所述封装基板2的导通孔总数量及其占用的基板面积,以便将省下的基板面积用于提高所述封装基板2的线路布局密度。
请参照图2D所示,本发明较佳实施例的封装基板的导通结构的制造方法可选择性的在形成所述导电通路221之后,另包含:在所述封装基板2的至少一表面形成至少一表面线路层24,其具有数条线路分别电性连接不同的所述导电通路221。例如,所述封装基板2可能在其上下表面预先形成未图案化的金属箔,例如铜箔等,此时对金属箔进行传统图案化工艺即可形成所述表面线路层24。但是,在某些情况下,所述封装基板2是在本发明提供所述封装基板2的步骤时即已预先形成图案化的表面线路层24。
请参照图3A至3I所示,本发明其他实施例的封装基板的导通结构及其制造方法相似于本发明上述较佳实施例,并沿用相同图号,但这些其他实施例的差异特征在于:所述非圆形通孔21的形状选自不同于上述较佳实施例的非圆形造形,且所述非圆形导电部22可以是填满所述非圆形通孔21的非圆形导电柱或仅附着形成在所述非圆形通孔21的内壁上的金属层,也就是实心非圆形导电柱或中空非圆形导电柱,而所述通孔23可选自一圆形通孔或一非圆形通孔。
例如,如图3A所示,所述非圆形通孔21的形状选自米字形,亦即具有一中心孔部21a及六延伸孔部21b;同时,所述非圆形导电部22为实心且其形状对应选自米字形,亦即具有一中心部分22a及六角隅部分22b;另外,所述通孔23选自一圆形通孔。所述中心部分22a的全部及所述六角隅部分22b的局部可被所述通孔23进一步切除,以形成功能相似于图2C所示的导通结构。相似的,如图3B、3C、3D、3E、3F及3G所示,所述非圆形通孔21的形状选自矩形、三角形、正方形、星形、花朵形或椭圆形,亦即具有一中心孔部21a及至少二延伸孔部21b;同时,所述非圆形导电部22为实心且其形状对应选自矩形、三角形、正方形、星形、花朵形或椭圆形,亦即具有一中心部分22a及至少二角隅部分22b;另外,所述通孔23选自一圆形通孔。所述中心部分22a的全部及所述至少二角隅部分22b的局部可被所述通孔23进一步切除,以形成功能相似于图2C所示的导通结构。
再者,如图3H所示,所述非圆形通孔21的形状选自上述任一形状、其他几何对称非圆形造形或是不对称的非圆形造形,例如选自矩形,其具有一中心孔部21a及二延伸孔部21b;同时,所述非圆形导电部22为实心且其形状对应选自矩形,亦即具有一中心部分22a及二角隅部分22b;另外,所述通孔23进一步选自一非圆形通孔,例如一矩形通孔。所述中心部分22a的全部及所述二角隅部分22b的局部可被所述通孔23进一步切除,以形成功能相似于图2C所示的导通结构。再者,依所述非圆形通孔21的形状不同,所述通孔23亦可能是其他非圆形造形,只要其形状能去除所述非圆形导电部22的中心部分22a,皆可能用于本发明做为通孔23的形状,例如所述通孔23亦可能是十字形、米字形、矩形、三角形、正方形、星形、花朵形或椭圆形等,但并不限于此。
另外,如图3I所示,所述非圆形通孔21的形状选自上述任一形状、其他几何对称非圆形造形或是不对称的非圆形造形,例如选自十字形,其具有一中心孔部21a及二延伸孔部21b;同时,所述非圆形导电部22为仅附着形成在所述非圆形通孔21的内壁上的金属层,也就是中空状,且其形状对应选自十字形,亦即具有一中心部分22a及二角隅部分22b,其中所述非圆形导电部22可以利用电镀或无电电镀来加工形成,及其厚度并不加以限制;另外,所述通孔23可选自一圆形通孔或一非圆形通孔,例如一圆形通孔。所述中心部分22a的全部及所述二角隅部分22b的局部可被所述通孔23进一步切除,以形成功能相似于图2C所示的导通结构。本发明在图2A至3I揭露的各种实施例可依产品需求相互置换形状或结合,只要是先形成所述非圆形通孔21,接着再形成对应形状的非圆形导电部22,最后再钻出所述圆形或非圆形的通孔23,皆属于本发明的技术概念。
如上所述,相较于现有封装基板的导通结构是通过激光将所述通孔11内的导电层12分离成数个导电通路121,造成耗费颇多加工时间,使其制作流程较为繁琐复杂及不利于提升加工速度等缺点,图2A至3I的本发明封装基板的导通结构的制造方法依序通过非圆形钻孔、镀孔及再次钻孔的步骤在所述封装基板2的同一通孔23中提供多条相互分离的导电通路221,其确实有利于简化及加速高布线密度型封装基板2的制作流程,以便提高其生产效率。再者,亦有利于减少所述封装基板2的导通孔总数量及其占用的基板面积,以便将省下的基板面积用于提高所述封装基板2的线路布局密度。
本发明已由上述相关实施例加以描述,然而上述实施例仅为实施本发明的范例。必需指出的是,已公开的实施例并未限制本发明的范围。相反地,包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (10)

1.一种封装基板的导通结构的制造方法,其特征在于:所述制造方法包含步骤:
提供一封装基板;
在所述封装基板上形成至少一非圆形通孔;
在所述非圆形通孔内对应形成一非圆形导电部;以及
对应所述非圆形通孔形成一通孔,并且所述通孔将所述非圆形通孔内部的所述非圆形导电部分割成相互分离的至少二剩余部分而形成至少二导电通路。
2.如权利要求1所述的封装基板的导通结构的制造方法,其特征在于:在形成所述导电通路之后,另包含:在所述封装基板的至少一表面形成至少一表面线路层。
3.如权利要求1所述的封装基板的导通结构的制造方法,其特征在于:所述非圆形导电部为一附着于所述非圆形通孔内壁的金属层或一填满所述非圆形通孔的非圆形导电柱。
4.如权利要求1所述的封装基板的导通结构的制造方法,其特征在于:在形成所述非圆形通孔时,利用一具有非圆形截面的冲孔模具来形成所述非圆形通孔;或利用一激光装置搭配一具有非圆形开口的掩膜来形成所述非圆形通孔。
5.如权利要求1或4所述的封装基板的导通结构的制造方法,其特征在于:所述非圆形通孔的形状选自十字形、米字形、矩形、三角形、正方形、星形、花朵形或椭圆形。
6.如权利要求1所述的封装基板的导通结构的制造方法,其特征在于:在形成所述非圆形导电部时,选择利用电镀、无电电镀或印刷方式来形成所述非圆形导电部。
7.如权利要求1所述的封装基板的导通结构的制造方法,其特征在于:在形成所述通孔时,所述通孔的截面为圆形或非圆形。
8.如权利要求1或7所述的封装基板的导通结构的制造方法,其特征在于:所述在形成所述通孔时,选择利用一钻针对所述封装基板进行机械钻孔;或利用一激光装置搭配一掩膜对所述封装基板进行激光钻孔;或利用一冲孔模具对所述封装基板进行冲压钻孔。
9.一种封装基板的导通结构,其特征在于:所述导通结构包含:
一通孔,形成在一封装基板上;
至少二长槽,其相互分离且沿着与所述封装基板的平面垂直的方向凹设形成在所述通孔的内壁面周围;以及
至少二导电通路,分别形成在所述至少二长槽内。
10.如权利要求9所述的封装基板的导通结构,其特征在于:所述至少二导电通路为附着于所述凹槽表面的一金属层或填充于所述凹槽内的金属条;所述导电通路不延伸至所述通孔的范围内。
CN 200910200356 2009-12-11 2009-12-11 封装基板的导通结构及其制造方法 Active CN102097330B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910200356 CN102097330B (zh) 2009-12-11 2009-12-11 封装基板的导通结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910200356 CN102097330B (zh) 2009-12-11 2009-12-11 封装基板的导通结构及其制造方法

Publications (2)

Publication Number Publication Date
CN102097330A true CN102097330A (zh) 2011-06-15
CN102097330B CN102097330B (zh) 2013-01-02

Family

ID=44130352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910200356 Active CN102097330B (zh) 2009-12-11 2009-12-11 封装基板的导通结构及其制造方法

Country Status (1)

Country Link
CN (1) CN102097330B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113366633A (zh) * 2019-08-23 2021-09-07 Skc株式会社 封装基板及包括其的半导体装置
US11437308B2 (en) 2019-03-29 2022-09-06 Absolics Inc. Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus
US11652039B2 (en) 2019-03-12 2023-05-16 Absolics Inc. Packaging substrate with core layer and cavity structure and semiconductor device comprising the same
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1202573C (zh) * 2002-03-29 2005-05-18 威盛电子股份有限公司 半导体元件的封装模组及其制程方法
JP2004297019A (ja) * 2003-03-28 2004-10-21 Seiko Epson Corp 半導体装置、回路基板及び電子機器
CN101598261B (zh) * 2009-06-18 2012-05-23 山东大学 金属中镶嵌陶瓷的耐磨材料及其制备方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11652039B2 (en) 2019-03-12 2023-05-16 Absolics Inc. Packaging substrate with core layer and cavity structure and semiconductor device comprising the same
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied
US11437308B2 (en) 2019-03-29 2022-09-06 Absolics Inc. Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus
CN113366633A (zh) * 2019-08-23 2021-09-07 Skc株式会社 封装基板及包括其的半导体装置
US11469167B2 (en) 2019-08-23 2022-10-11 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
US11728259B2 (en) 2019-08-23 2023-08-15 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same

Also Published As

Publication number Publication date
CN102097330B (zh) 2013-01-02

Similar Documents

Publication Publication Date Title
US7185426B1 (en) Method of manufacturing a semiconductor package
US7626270B2 (en) Coreless package substrate with conductive structures
CN102770957B (zh) 模穿孔聚合物块封装
US9059152B2 (en) Wiring substrate and manufacturing method of the same
US7435618B2 (en) Method to manufacture a coreless packaging substrate
EP2421340A1 (en) Circuit substrate and manufacturing method thereof
CN102324418A (zh) 半导体元件封装结构与其制造方法
TW201448700A (zh) 在芯片和基板之間的新型端接和連接
CN102097330B (zh) 封装基板的导通结构及其制造方法
JP2009064966A (ja) 多層配線基板及びその製造方法ならびに半導体装置
CN104576596B (zh) 半导体基板及其制造方法
US7419850B2 (en) Method to manufacture a coreless packaging substrate
JP2007013092A (ja) 配線基板の製造方法および半導体装置の製造方法
CN103887279A (zh) 三维扇出型晶圆级封装结构及制造工艺
US20150230329A1 (en) Wiring board and method of manufacturing wiring board
US20110266671A1 (en) Substrate for a semiconductor package and manufacturing method thereof
CN105304584A (zh) 中介基板及其制造方法
US10912194B2 (en) Printed circuit board
CN102097332B (zh) 封装基板的导通孔结构及其制造方法
CN108684160A (zh) 一种多阶盲孔hdi板制作方法
JP2009135321A (ja) 多層配線基板及びその製造方法ならびに半導体装置
CN102054813B (zh) 具有镀通孔的封装基板单元体及其制造方法
JP2009071157A (ja) 配線基板及びその製造方法ならびに半導体装置
CN102097329B (zh) 封装基板的嵌入式导通结构及其制造方法
TWI652864B (zh) Insert frame with polymer matrix and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: ADVANCED SEMICONDUCTOR (SHANGHAI) CO., LTD.

Free format text: FORMER NAME: ADVANCED SEMICONDUCTOR ENGINEERING (SHANGHAI) INC.

CP01 Change in the name or title of a patent holder

Address after: 201203 Shanghai Jinke Road, Pudong New Area Zhangjiang hi tech Park No. 2300

Patentee after: Advanced Semiconductor (Shanghai) Co., Ltd.

Address before: 201203 Shanghai Jinke Road, Pudong New Area Zhangjiang hi tech Park No. 2300

Patentee before: Advanced Semiconductor (Shanghai), Inc.