CN102054813B - 具有镀通孔的封装基板单元体及其制造方法 - Google Patents

具有镀通孔的封装基板单元体及其制造方法 Download PDF

Info

Publication number
CN102054813B
CN102054813B CN 200910197969 CN200910197969A CN102054813B CN 102054813 B CN102054813 B CN 102054813B CN 200910197969 CN200910197969 CN 200910197969 CN 200910197969 A CN200910197969 A CN 200910197969A CN 102054813 B CN102054813 B CN 102054813B
Authority
CN
China
Prior art keywords
hole
boring
base plate
plated
board unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910197969
Other languages
English (en)
Other versions
CN102054813A (zh
Inventor
高洪涛
任金虎
罗光淋
孙骐
方仁广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Shanghai Inc
Original Assignee
Advanced Semiconductor Engineering Shanghai Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Shanghai Inc filed Critical Advanced Semiconductor Engineering Shanghai Inc
Priority to CN 200910197969 priority Critical patent/CN102054813B/zh
Publication of CN102054813A publication Critical patent/CN102054813A/zh
Application granted granted Critical
Publication of CN102054813B publication Critical patent/CN102054813B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开一种具有镀通孔的封装基板单元体及其制造方法,其中一基板单元体的金属层是在预定钻孔位置预先形成至少一钻孔开窗,使得一钻针在进行机械钻孔时仅需钻凿所述基板单元体的绝缘层部分,因而能有效的减少所述钻针的损耗率,延长所述钻针的使用寿命,以降低机械钻孔成本,且能减少停机更换所述钻针的频率,以提高机械钻孔效率。再者,也能有效的减少所述钻针产生的热能,及降低所述钻针的散热冷却需求,以省略使用现有导热盖板或减少现有导热盖板的使用数量,进而减少机械钻孔时的耗材成本及相对增加单次堆叠所述基板单元体的层数。

Description

具有镀通孔的封装基板单元体及其制造方法
【技术领域】
本发明是有关于一种具有镀通孔的封装基板单元体及其制造方法,特别是有关于一种使基板单元体的金属层在预定钻孔位置预先形成钻孔开窗以减少钻针损耗的具有镀通孔的封装基板单元体及其制造方法。
【背景技术】
现今,半导体封装产业为了满足各种高密度封装的需求,逐渐发展出各种不同型式的封装构造,其中许多封装构造种类,例如球栅阵列封装构造(ball grid array,BGA)、针脚阵列封装构造(pin grid array,PGA)或接点阵列封装构造(land grid array,LGA)等,都是以封装基板(substrate)为基础来进行封装架构。在上述封装构造中,所述基板的一上表面承载有至少一芯片,并通过打线(wire bonding)或凸块(bumping)制造过程将芯片的数个接垫电性连接至所述基板的上表面的数个焊垫。同时,所述基板的一下表面亦必需提供大量的焊垫,以焊接数个输出端。所述基板可为单层或多层的印刷电路板,其除了在上、下表面提供表面线路(trace)层以形成所需焊垫之外,其内部亦具有至少一内线路层及数个导通孔(via)或镀通孔(plating through hole,PTH),以重新安排上、下表面的焊垫的连接关系。更详细的说,目前,半导体集成电路(IC)封装用的基板大多是多层印刷电路板,其可选择由积层法(lamination)或增层法(build-up)来加以制作,不论是利用何种加工方法,其皆需预先制备核心基板(core board)或铜箔基板(copper clad laminate,CCL)等封装基板单元体,以方便后续进行堆叠组装。因此,如何制造高质量(quality)的封装基板单元体,亦为封装产业的一重要关键技术。
请参照图1A、1B、1C及1D所示,其揭示现有封装基板单元体进行机械钻孔及形成镀通孔(PTH)的制造过程示意图,其制造过程包含下列步骤:首先,准备数个基板单元体1,每一基板单元体1皆包含一绝缘层10及二金属层11,所述二金属层11分别形成在所述绝缘层10的二表面;接着,将所述数个基板单元体1及至少二导热盖板2堆叠在一起,其中所述导热盖板2位于所述数个基板单元体1的最外侧或夹设于各二相邻基板单元体1之间;随后,利用一钻针3对堆叠后的基板单元体1及导热盖板2进行机械钻孔(mechanical drilling),使每一基板单元体1形成一个或以上的通孔12;在钻孔后,分离所述数个基板单元体1及导热盖板2;最后,对每一基板单元体1进行电镀工艺,以便在所述金属层11上再形成一电镀覆层13,其中所述电镀覆层13并延伸形成在所述通孔12的内壁面,因而形成一个或以上的镀通孔的构造。通过上述加工后的基板单元体1即可应用于增层法或积层法,以制作多层印刷电路板,也就是封装基板或基板条(strip)的产品。
然而,现有封装基板单元体的机械钻孔工艺在实际使用上仍具有下述问题,例如:当利用高速旋转的钻针3同时钻过层叠在一起的数个基板单元体1时,所述钻针3必需钻过数层的金属层11,由于所述金属层11的硬度高于所述绝缘层10的硬度,因此钻凿所述金属层11极易造成所述钻针3的严重损耗,由于必需频繁更换所述钻针3,因此造成机械钻孔的成本居高不下。特别是,在所述钻针3钻过所述金属层11时,也容易在所述通孔12的开口孔缘产生毛边(burr)。孔口毛边会导致孔径入口处尺寸变小,影响孔径尺寸的精度以及电镀时的电力线分布,造成孔内金属化无法进行,导致所述通孔12的孔口及孔内的电镀覆层13厚度不均,从而影响形成镀通孔的成功率及质量(quality);并会因孔口处的电镀覆层13的应力集中使其在受到热冲击时,极易因基板热膨胀所引起的轴向拉伸应力造成孔口处的电镀覆层13断裂。再者,由于所述钻针3高速旋转时会产生大量热能,故需要叠加二层或以上的所述导热盖板2来将热能及时的导出,以避免所述钻针3因过热膨胀而卡死在所述通孔12内,或钻出孔径过大的通孔12。但是,由于所述导热盖板2属于耗材,因此使用愈多的导热盖板2,将愈不利于降低机械钻孔的成本。另外,为了防止所述钻针3过热,有时也可选择增加两次钻孔动作之间的间隔时间,以便让所述钻针3能充分散热冷却。但是,此举会相对延长钻孔动作的周期时间,不利于提高生产效率。此外,每次堆叠的基板单元体数量有其极限,因而会限制单一次钻孔作业可以加工的基板单元体堆叠数量,不利于提高单位时间的产量(UPH)。
故,有必要提供一种更好的具有镀通孔的封装基板单元体及其制造方法,以解决现有技术所存在的问题。
【发明内容】
本发明的主要目的在于提供一种具有镀通孔的封装基板单元体及其制造方法,其中基板单元体的金属层在预定钻孔位置预先形成钻孔开窗,使得钻针在进行机械钻孔时仅需钻凿基板单元体的绝缘层部分,因而能有效的减少钻针损耗率,延长钻针使用寿命,以降低机械钻孔成本,且能减少停机更换钻针的频率,以提高机械钻孔效率。
本发明的次要目的在于提供一种具有镀通孔的封装基板单元体及其制造方法,其中由于钻针在进行机械钻孔时仅需钻凿基板单元体的绝缘层部分,因而能有效的减少钻针产生的热能,及降低钻针的散热冷却需求,以省略使用现有导热盖板或减少现有导热盖板的使用数量,进而减少机械钻孔时的耗材成本及相对增加单次堆叠基板单元体的层数。
本发明的另一目的在于提供一种具有镀通孔的封装基板单元体及其制造方法,其中由于钻针在进行机械钻孔时仅需钻凿基板单元体的绝缘层部分,因而钻针较不会因热膨胀造成钻针直径变大而影响通孔的孔径尺寸,故能相对提高机械钻孔的孔径精度。
本发明的再一目的在于提供一种具有镀通孔的封装基板单元体及其制造方法,其中基板单元体的电镀覆层在金属层的钻孔开窗的边缘处形成阶梯状部,阶梯状部使得基板单元体在增压或积层时能与邻接的绝缘覆层或粘合层有更大的接触面积,因而能有效的提高多层电路板的层间结合强度及结合可靠度。
为达成本发明的前述目的,本发明提供一种具有镀通孔的封装基板单元体,其特征在于:所述封装基板单元体包含:一绝缘层,具有至少一通孔;二金属层,分别形成在所述绝缘层的一第一表面及一第二表面,其中所述二金属层各对应形成有至少一钻孔开窗,以分别裸露所述绝缘层的第一表面及第二表面,且所述钻孔开窗的孔径大于所述通孔的孔径,及所述通孔位置位于所述钻孔开窗的区域内;以及,一电镀覆层,覆盖在所述二金属层上、所述钻孔开窗裸露的所述绝缘层的第一及第二表面上以及所述通孔的内壁面上,且所述电镀覆层在所述金属层的钻孔开窗的边缘处形成一阶梯状部。
在本发明的一实施例中,所述金属层的材质为铜、铝、金、银、锡、镍、钯或其组合。
在本发明的一实施例中,所述电镀覆层的材质为铜、铝、金、银、锡、镍、钯或其组合。
在本发明的一实施例中,所述钻孔开窗的孔径大于所述通孔的孔径至少100微米(um)。
在本发明的一实施例中,所述通孔内另填有绝缘材料或导电材料。
在本发明的一实施例中,每一所述钻孔开窗的区域内用钻孔作业来钻凿形成单一个、二个或二个以上的所述通孔。
再者,本发明提供一种具有镀通孔的封装基板单元体的制造方法,其特征在于:所述制造方法包含:提供一基板单元体,其包含一绝缘层及二金属层,所述二金属层分别形成在所述绝缘层的一第一表面及一第二表面;在所述二金属层上分别形成一图案化的光刻胶膜(photo-resistfilm),其分别对应形成至少一开口,以分别裸露所述二金属层;蚀刻去除所述开口所裸露的金属层部分,以使所述二金属层各对应形成有至少一钻孔开窗,以分别裸露所述绝缘层的第一表面及第二表面;移除所述光刻胶膜;在每一所述钻孔开窗的区域内进行钻孔,以分别形成至少一通孔,所述通孔的孔径小于所述钻孔开窗的孔径;以及,对所述基板单元体进行电镀,以形成一电镀覆层覆盖在所述二金属层上、所述钻孔开窗裸露的所述绝缘层的第一及第二表面上以及所述通孔的内壁面上,且所述电镀覆层在所述金属层的钻孔开窗的边缘处形成一阶梯状部。
在本发明的一实施例中,在进行钻孔之前,先将数个所述基板单元体堆叠在一起,并使每一所述基板单元体的钻孔开窗相互对位,接着再进行钻孔。
在本发明的一实施例中,在形成所述电镀覆层之后,利用至少一所述基板单元体制做一封装基板,所述基板单元体位于所述封装基板内部,且所述基板单元体的电镀覆层的阶梯状部结合于所述封装基板的至少一绝缘间隔层。
【附图说明】
图1A、1B、1C及1D是一现有封装基板单元体进行机械钻孔及形成镀通孔(PTH)的制造过程示意图。
图2A、2B、2C、2D、2E、2F、2G及2H是本发明较佳实施例具有镀通孔的封装基板单元体及其制造方法的示意图。
【具体实施方式】
为让本发明上述目的、特征及优点更明显易懂,下文特举本发明较佳实施例,并配合附图,作详细说明如下:
请参照图2A至2H所示,本发明较佳实施例的具有镀通孔的封装基板单元体的制造方法主要包含:一提供基板单元体步骤;一图案化光刻胶膜步骤;一蚀刻形成钻孔开窗步骤;一移除光刻胶膜步骤;一堆叠基板单元体步骤;一机械钻孔步骤;一形成电镀覆层步骤;以及,一制作多层封装基板步骤,本发明较佳实施例的具有镀通孔的封装基板单元体的制造方法主要用以提供核心基板(core board)或铜箔基板(copperclad laminate,CCL)等具有镀通孔的封装基板单元体,以方便后续应用于增层法或积层法,以堆叠组装制作多层印刷电路板,也就是封装基板或基板条(strip)的产品。
请参照图2A所示,在本发明较佳实施例的提供基板单元体步骤中,首先提供一基板单元体4,其包含一绝缘层40及二金属层41,所述二金属层41分别形成在所述绝缘层40的一第一表面及一第二表面。在本步骤中,所述绝缘层40可能包含环氧树脂、双马来酰亚胺三嗪树脂(bismaleimide triazine resin,简称BT树脂)、玻璃纤维、填充颗粒或其组合等。所述二金属层41的材质可各别选自铜、铝、金、银、锡、镍、钯或其组合,但并不限于此。在某些实施方式中,所述绝缘层40亦可能选自介电材料,此时所述绝缘层40能与所述二金属层41组成电容等无源元件单元。所述绝缘层40及所述二金属层41的各别厚度或长宽尺寸可依加工需求或最终封装产品需求来做调整,故并不加以限制。
请参照图2B所示,在本发明较佳实施例的图案化光刻胶膜步骤中,其是在所述二金属层41上分别覆盖一光刻胶膜(photo-resist film)5,并图案化所述光刻胶膜5,以使其分别对应形成至少一开口51,以分别裸露所述二金属层41。在本步骤中,所述光刻胶膜5可由涂布液态光刻胶或贴覆光刻胶干膜(dry film)来达成,且所述光刻胶膜5可选自正型或负型的光刻胶材质。所述光刻胶膜5的图案化工艺则可以使用掩膜曝光及蚀刻液显影等方式来进行。所述开口51裸露所述二金属层41的区域即是对应于预设形成钻孔开窗的位置。所述二金属层41的开口51是上下纵向对位且具有相同或不同孔径尺寸。所述开口51裸露区域的面积是依后续钻孔的所需孔径来对应调整设计。
请参照图2C所示,在本发明较佳实施例的蚀刻形成钻孔开窗步骤中,其是蚀刻去除所述开口51所裸露的金属层41部分,以使所述二金属层41各对应形成有至少一钻孔开窗42,以分别裸露所述绝缘层40的第一表面及第二表面。在本步骤中,在所述光刻胶膜5的保护下,依所述二金属层41的材质来选择适当的蚀刻液蚀刻去除所述开口51所裸露的金属层41部分,而蚀刻形成的钻孔开窗42基本上孔径是大致相同于所述开口51的孔径。所述开口51及钻孔开窗42的形状通常是圆形,但亦可能是三角形、正方形、矩形、正多边形、花朵形、椭圆形、L形、V形、星形或其它几何形状或不规则形状。所述二金属层41的钻孔开窗42是上下纵向对位且具有相同或不同孔径尺寸。在形成所述钻孔开窗42之后,本发明较佳实施例随即进行移除光刻胶膜步骤,以将所述光刻胶膜5由所述二金属层41上移除。
请参照图2D所示,在本发明较佳实施例的堆叠基板单元体步骤中,其是在进行钻孔之前,先将数个所述基板单元体4堆叠在一起,并使每一所述基板单元体4的钻孔开窗42相互对位,接着再进行钻孔。本步骤的目的是用于提高单位时间的产量(UPH)。数个所述基板单元体4必需是依上述步骤制备的相同规格基板单元体4,如此才能使所述钻孔开窗42相互对位,来同步进行后续钻孔动作。值得注意的是,由于所述钻孔开窗42的区域内没有金属材质,因此可以大幅降低后续钻孔作业的损耗及冷却问题,因此本发明每次进行堆叠钻孔作业时,所述基板单元体4的最大堆叠数量将可相对大幅提高。
请参照图2E所示,在本发明较佳实施例的机械钻孔步骤中,其是在每一所述钻孔开窗42的区域内进行钻孔,以分别形成至少一通孔43,所述通孔43的孔径小于所述钻孔开窗42的孔径。在本步骤中,本发明可选择利用一钻针6来进行机械钻孔,所述钻针6的直径与所述通孔43的孔径是依封装基板的设计来对应调整。在本实际施中,每一所述钻孔开窗42的区域内用钻孔作业来钻凿形成单一个所述通孔43,所述钻孔开窗42的孔径优选大于所述通孔43的孔径至少100微米(um),如此具有的优点是:即使所述通孔43的位置在钻孔时发生些微偏差,也不致于使所述通孔43接触到所述钻孔开窗42的孔壁(也就是不会接触到所述金属层41)。此外,在其他实际施中,在不影响后续所述基板单元体4的图案化电路排列的情况下,本发明亦可能选择扩大每一所述钻孔开窗42的涵盖区域,使每一所述钻孔开窗42的区域可用来钻凿形成二个或以上的所述通孔43,例如形成长方形、椭圆形、L形、V形、星形或其他不规则形状的钻孔开窗42,来涵盖二个或以上的预定钻孔位置。在机械钻孔期间,由于所述钻针6只需钻过所述绝缘层40部分而不需钻过任何所述金属层41,因此能有效的减少所述钻针6的损耗率,延长所述钻针6的使用寿命,以降低机械钻孔成本,且能减少停机更换所述钻针6的频率,进而提高机械钻孔效率。同时,可减少所述钻针6产生的热能,及降低所述钻针6的散热冷却需求,以省略使用现有导热盖板或减少现有导热盖板的使用数量,进而减少钻孔时的耗材成本及相对增加单次堆叠所述基板单元体4的层数。另外,由于所述钻针6较不会因热膨胀造成所述钻针6的直径变大而影响所述通孔43的孔径尺寸,故能相对提高机械钻孔的孔径精度。在完成钻孔后,所述通孔43与所述钻孔开窗42可以是同心(concentric)或是非同心的排列关系。
请参照图2F及2G所示,在本发明较佳实施例的形成电镀覆层步骤中,其是对所述基板单元体4进行电镀,以形成一电镀覆层44覆盖在所述二金属层41上、所述钻孔开窗42裸露的所述绝缘层40的第一及第二表面上以及所述通孔43的内壁面上,且所述电镀覆层44在所述金属层41的钻孔开窗42的边缘处形成一阶梯状部441。在本步骤中,本发明是先将上述堆叠钻孔后的所述基板单元体4相互分离,接着优选可对所述基板单元体4进行清洗、喷气或刷除等清洁作业,以便确保去除所述通孔43可能存在的少许孔口毛边(burr)。随后,即可利用电镀液处理所述基板单元体4,以形成所述电镀覆层44,其中所述电镀覆层44的材质可选自铜、铝、金、银、锡、镍、钯或其组合,但并不限于此。所述电镀覆层44可能是由一层或多层的电镀层所构成。所述电镀覆层44的厚度或长宽尺寸可依加工需求或最终封装产品需求来做调整,故并不加以限制。所述通孔43及其内壁面上的电镀覆层44即构成一镀通孔(PTH)的结构。所述通孔43内除了在内壁覆盖有所述电镀覆层44之外,可以另填入绝缘材料或导电材料,以避免所述通孔43内聚积气泡,影响后续制作多层封装基板的良品率及可靠度。再者,所述阶梯状部441的形成是因为所述钻孔开窗42与所述绝缘层40的第一或第二表面之间存在一高度差,故在形成所述电镀覆层44之后,会有一对应形状的阶梯状部441产生。所述阶梯状部441的高度差是依产品需求来设计,并不加以限制。在本发明中,所述阶梯状部441的存在可隐含暗示所述基板单元体4的镀通孔结构是根据本发明的制造方法来加以制作而成的,并可用以明显区别本发明的基板单元体4与现有的基板单元体1(如图1D所示)。
请参照图2H所示,在本发明较佳实施例的制作多层封装基板步骤中,其是在形成所述电镀覆层之后,利用至少一所述基板单元体4制做一封装基板100,所述基板单元体4位于所述封装基板100内部,且所述基板单元体4的电镀覆层44的阶梯状部441结合于所述封装基板100的至少一绝缘间隔层7。在本步骤中,所述基板单元体4可做为核心基板或铜箔基板等具有镀通孔的封装基板单元体,以方便后续利用增层法或积层法来与数个绝缘间隔层7(例如绝缘覆层或粘合层)共同堆叠组装制作多层印刷电路板,也就是所述封装基板100或基板条(strip)的产品。当所述封装基板100包含二个或以上的基板单元体4时,各所述基板单元体4通常由上述制造方法分别加以制造并具有各自不同的镀通孔位置及不同的图案化电路构造,其中图案化电路构造是指由所述基板单元体4二表面的金属层41及电镀覆层44进一步通过现有图案化工艺(覆盖光刻胶膜、掩膜曝光、蚀刻液蚀刻等)所加工而成的电路图案。值得注意的是,所述基板单元体4的电镀覆层44在所述金属层41的钻孔开窗42的边缘处形成所述阶梯状部441,所述阶梯状部441将使得所述基板单元体4在增压或积层时能与邻接的绝缘间隔层7(例如绝缘覆层或粘合层)有更大的接触面积,因而能有效的提高多层电路板(封装基板100)的层间结合强度及结合可靠度。
如上所述,相较于现有封装基板单元体的机械钻孔工艺极易造成钻针3的严重损耗、机械钻孔的成本难以降低、影响形成镀通孔的成功率、钻针3散热冷却问题难以解决以及不利于提高生产效率等缺点,图2A至2H的本发明使所述基板单元体4的金属层41在预定钻孔位置预先形成所述钻孔开窗42,使得所述钻针6在进行机械钻孔时仅需钻凿所述基板单元体4的绝缘层40部分,因而能有效的减少所述钻针6的损耗率,延长所述钻针6的使用寿命,以降低机械钻孔成本,且能减少停机更换所述钻针6的频率,以提高机械钻孔效率。再者,由于所述钻针6在进行机械钻孔时仅需钻凿所述基板单元体4的绝缘层40部分,因而能有效的减少所述钻针6产生的热能,及降低所述钻针6的散热冷却需求,以省略使用现有导热盖板2或减少现有导热盖板2的使用数量,进而减少机械钻孔时的耗材成本及相对增加单次堆叠所述基板单元体4的层数;而且所述钻针6较不会因热膨胀造成所述钻针6直径变大而影响所述通孔43的孔径尺寸,故能相对提高机械钻孔的孔径精度。另外,所述基板单元体4的电镀覆层44在所述金属层41的钻孔开窗42的边缘处形成所述阶梯状部441,所述阶梯状部441使得所述基板单元体4在增压或积层时能与邻接的绝缘覆层或粘合层有更大的接触面积,因而能有效的提高多层电路板(封装基板100)的层间结合强度及结合可靠度。
本发明已由上述相关实施例加以描述,然而上述实施例仅为实施本发明的范例。必需指出的是,已公开的实施例并未限制本发明的范围。相反地,包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (10)

1.一种具有镀通孔的封装基板单元体,其特征在于:所述具有镀通孔的封装基板单元体包含:
一绝缘层,具有至少一通孔;
二金属层,分别形成在所述绝缘层的一第一表面及一第二表面,其中所述二金属层各对应形成有至少一钻孔开窗,以分别裸露所述绝缘层的第一表面及第二表面,且所述钻孔开窗的孔径大于所述通孔的孔径,及所述通孔位置位于所述钻孔开窗的区域内;及
一电镀覆层,覆盖在所述二金属层上、所述钻孔开窗裸露的所述绝缘层的第一及第二表面上以及所述通孔的内壁面上,且所述电镀覆层在所述金属层的钻孔开窗的边缘处形成一阶梯状部。
2.如权利要求1所述的具有镀通孔的封装基板单元体,其特征在于:所述金属层及所述电镀覆层的材质分别为铜、铝、金、银、锡、镍、钯或其组合。
3.如权利要求1所述的具有镀通孔的封装基板单元体,其特征在于:
所述钻孔开窗的孔径大于所述通孔的孔径至少100微米。
4.如权利要求1所述的具有镀通孔的封装基板单元体,其特征在于:
所述通孔内另填有绝缘材料或导电材料。
5.如权利要求1所述的具有镀通孔的封装基板单元体,其特征在于:
每一所述钻孔开窗的区域内用钻孔作业来形成单一个或二个以上的所述通孔。
6.一种具有镀通孔的封装基板单元体的制造方法,其特征在于:所述制造方法包含:
提供一基板单元体,其包含一绝缘层及二金属层,所述二金属层分别形成在所述绝缘层的一第一表面及一第二表面;
在所述二金属层上分别形成一图案化的光刻胶膜,其分别对应形成至少一开口,以分别裸露所述二金属层;
蚀刻去除所述开口所裸露的金属层部分,以使所述二金属层各对应形成有至少一钻孔开窗,以分别裸露所述绝缘层的第一表面及第二表面;
移除所述光刻胶膜;
在每一所述钻孔开窗的区域内进行钻孔,以分别形成至少一通孔,
所述通孔的孔径小于所述钻孔开窗的孔径;及
对所述基板单元体进行电镀,以形成一电镀覆层覆盖在所述二金属层上、所述钻孔开窗裸露的所述绝缘层的第一及第二表面上以及所述通孔的内壁面上,且所述电镀覆层在所述金属层的钻孔开窗的边缘处形成一阶梯状部。
7.如权利要求6所述的具有镀通孔的封装基板单元体的制造方法,其特征在于:在进行钻孔之前,先将数个所述基板单元体堆叠在一起,并使每一所述基板单元体的钻孔开窗相互对位,接着再进行钻孔。
8.如权利要求6所述的具有镀通孔的封装基板单元体的制造方法,其特征在于:在形成所述电镀覆层之后,利用至少一所述基板单元体制做一封装基板,所述基板单元体位于所述封装基板内部,且所述基板单元体的电镀覆层的阶梯状部结合于所述封装基板的至少一绝缘间隔层。
9.如权利要求6所述的具有镀通孔的封装基板单元体的制造方法,其特征在于:所述钻孔开窗的孔径大于所述通孔的孔径至少100微米。
10.如权利要求6所述的具有镀通孔的封装基板单元体的制造方法,其特征在于:每一所述钻孔开窗的区域内用钻孔作业来形成单一个或二个以上的所述通孔。
CN 200910197969 2009-10-30 2009-10-30 具有镀通孔的封装基板单元体及其制造方法 Active CN102054813B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910197969 CN102054813B (zh) 2009-10-30 2009-10-30 具有镀通孔的封装基板单元体及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910197969 CN102054813B (zh) 2009-10-30 2009-10-30 具有镀通孔的封装基板单元体及其制造方法

Publications (2)

Publication Number Publication Date
CN102054813A CN102054813A (zh) 2011-05-11
CN102054813B true CN102054813B (zh) 2012-11-28

Family

ID=43958986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910197969 Active CN102054813B (zh) 2009-10-30 2009-10-30 具有镀通孔的封装基板单元体及其制造方法

Country Status (1)

Country Link
CN (1) CN102054813B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104159394B (zh) * 2014-07-24 2017-10-10 深圳崇达多层线路板有限公司 一种pcb切片及其制备方法
TWI824864B (zh) * 2022-12-02 2023-12-01 欣竑科技有限公司 利用鑽針的耗損判斷鑽孔品質之方法及其系統

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1347276A (zh) * 2000-10-09 2002-05-01 耀华电子股份有限公司 软硬合成多层印刷电路板的制造方法
TW200616188A (en) * 2004-11-15 2006-05-16 Advanced Semiconductor Eng BGA package having substrate with exhaust function for molding

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1347276A (zh) * 2000-10-09 2002-05-01 耀华电子股份有限公司 软硬合成多层印刷电路板的制造方法
TW200616188A (en) * 2004-11-15 2006-05-16 Advanced Semiconductor Eng BGA package having substrate with exhaust function for molding

Also Published As

Publication number Publication date
CN102054813A (zh) 2011-05-11

Similar Documents

Publication Publication Date Title
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
US10177090B2 (en) Package-on-package semiconductor assembly having bottom device confined by dielectric recess
US10121768B2 (en) Thermally enhanced face-to-face semiconductor assembly with built-in heat spreader and method of making the same
US9640518B2 (en) Semiconductor package with package-on-package stacking capability and method of manufacturing the same
TWI431735B (zh) 具有凸塊/基座/凸緣層散熱座及增層電路之堆疊式半導體組體
US7838967B2 (en) Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips
US10446526B2 (en) Face-to-face semiconductor assembly having semiconductor device in dielectric recess
CN103904050B (zh) 封装基板、封装基板制作方法及封装结构
US20170162556A1 (en) Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
US20140246227A1 (en) Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby
CN103117264A (zh) 布线基板及其制造方法
CN103178044B (zh) 具有一体化金属芯的多层电子支撑结构
US10062663B2 (en) Semiconductor assembly with built-in stiffener and integrated dual routing circuitries and method of making the same
CN202384323U (zh) 半导体封装构造
JP2009064966A (ja) 多層配線基板及びその製造方法ならびに半導体装置
TWI517319B (zh) 於中介層及無芯基板之間具有雙重連接通道之半導體組體
TWI465163B (zh) 具有內建加強層之凹穴基板及其製造方法
TWI611547B (zh) 整合中介層及雙佈線結構之線路板及其製作方法
CN103794515A (zh) 芯片封装基板和结构及其制作方法
CN101877334B (zh) 具散热增益的半导体装置
CN102054813B (zh) 具有镀通孔的封装基板单元体及其制造方法
CN102097330B (zh) 封装基板的导通结构及其制造方法
CN102751267A (zh) 用于堆叠的半导体封装构造及其制造方法
US9570372B1 (en) Thermally enhanced semiconductor assembly with heat spreader and integrated dual build-up circuitries and method of making the same
CN101937901B (zh) 线路基板及其制作方法与封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: ADVANCED SEMICONDUCTOR (SHANGHAI) CO., LTD.

Free format text: FORMER NAME: ADVANCED SEMICONDUCTOR ENGINEERING (SHANGHAI) INC.

CP01 Change in the name or title of a patent holder

Address after: 201203 Shanghai Jinke Road, Pudong New Area Zhangjiang hi tech Park No. 2300

Patentee after: Advanced Semiconductor (Shanghai) Co., Ltd.

Address before: 201203 Shanghai Jinke Road, Pudong New Area Zhangjiang hi tech Park No. 2300

Patentee before: Advanced Semiconductor (Shanghai), Inc.