CN102087959B - 动态随机存取存储器及其电容器的制造方法 - Google Patents

动态随机存取存储器及其电容器的制造方法 Download PDF

Info

Publication number
CN102087959B
CN102087959B CN2009102000005A CN200910200000A CN102087959B CN 102087959 B CN102087959 B CN 102087959B CN 2009102000005 A CN2009102000005 A CN 2009102000005A CN 200910200000 A CN200910200000 A CN 200910200000A CN 102087959 B CN102087959 B CN 102087959B
Authority
CN
China
Prior art keywords
layer
groove
substrate
capacitor
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009102000005A
Other languages
English (en)
Other versions
CN102087959A (zh
Inventor
廖国彰
宋卫军
廖端泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009102000005A priority Critical patent/CN102087959B/zh
Priority to US12/960,357 priority patent/US8247305B2/en
Publication of CN102087959A publication Critical patent/CN102087959A/zh
Application granted granted Critical
Publication of CN102087959B publication Critical patent/CN102087959B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种动态随机存取存储器的电容器的制造方法包括：提供衬底，在所述衬底上先后形成垫氧化层、氮化硅层、层间绝缘层和掩膜层；图形化掩膜层，在掩膜层中形成开口；以所述掩膜层为掩膜，蚀刻所述层间绝缘层、氮化硅层和垫氧化层直至露出所述衬底时停止蚀刻，形成贯穿层间绝缘层的第一沟槽、贯穿氮化硅层和垫氧化层的第二沟槽；在所述衬底的露出区域上形成保护层；移除所述掩膜层；以层间绝缘层为掩膜，蚀刻所述保护层和衬底露出区域而在衬底上形成第三沟槽。本发明由于包括形成保护层的步骤，因此，衬底不会被损伤。

Description

动态随机存取存储器及其电容器的制造方法
技术领域
本发明涉及半导体制造领域，尤其涉及动态随机存取存储器及其电容器的制造方法。
背景技术
动态随机存取存储器(DRAM)是一种可增加集成电路密度的电路结构，其在电子工业中作为存取存储器使用。动态随机存取存储器的存储单元包括一个场效应晶体管(Field Effect Transistor，FET)和一个电容器(Capacitor)。电容器连接在场效应晶体管的栅极，用来存储数据。电容器充满电后代表1(二进制)，未充电的代表0。电容器的结构和性能是影响动态随机存取存储器性能的因素，比如：在动态随机存取存储器芯片上的晶体管数量增加的前提下，晶体管的尺寸会相应减小，而这将导致在电容内存储电荷时很难保持在可接受的信号噪音比范围内而影响动态随机存取存储器的性能；又比如：DRAM存储单元是依靠电容器来存储信息的，电容器存储的电荷越少，读出放大器在读取资料时候受杂质的影响所产生的软错误(Soft errors)将大大增加。
为了解决上述问题，中国专利申请第“98105559.1”公开了一种动态随机存取存储器的电容器的制造方法。该方法包括如下步骤：在硅衬底上依序形成一第一氧化层、一氮化硅层、一第二氧化层与一第一多晶硅层；在该第一多晶硅层表面形成一光刻胶层，用以限定该电容器外框；蚀刻该第一多晶硅层与该第二氧化层，蚀刻停止在该氮化硅层，形成一第一开口；除去该光刻胶层；在该硅衬底表面上方淀积一第三氧化层，覆盖该第一开口；蚀刻该第三氧化层，蚀刻停止于该氮化硅层；以蚀刻余留的该第三氧化层与该第一多晶硅层为掩膜，蚀刻该氮化硅层；蚀刻该第一氧化层，形成一第二开口，暴露出该硅衬底；在该硅衬底表面上方形成一第二多晶硅层，覆盖该第二开口、该第一开口与该第一多晶硅层；在该第二多晶硅层表面形成一第四氧化层；以化学机械研磨法研磨该第四氧化层、该第二多晶硅层与该第一多晶硅层，在去除该第一多晶硅层后停止；湿蚀刻去除剩余的该第四氧化层与该第二氧化层，并以该氮化硅层为蚀刻终点的阻隔层；在该硅衬底表面上方形成一绝缘层；以及在该绝缘层表面形成一第三多晶硅层
上述制造过程中，需要经过多次蚀刻，因此，制造成本高，生产效率低。
为了对上述制造方法进行改进，现有技术提供了另外一种动态随机存取存储器的制造方法。该动态随机存取存储器的电容器的制造方法包括如下步骤：提供半导体衬底，在该衬底上依次形成垫氧化层、氮化硅层、层间绝缘层以及掩膜层，所述衬底为硅衬底，所述掩膜层为多晶硅；在掩膜层上形成光致抗蚀剂层后以光致抗蚀剂层为掩膜在所述掩膜层形成开口；移除所述余留的光致抗蚀剂层；以掩膜层为掩膜蚀刻所述层间绝缘层和垫氧化层直至露出衬底而形成贯穿层间绝缘层的第一沟槽和贯穿氮化硅层和垫氧化层的第二沟槽；移除所述掩膜层；以层间绝缘层为掩膜蚀刻所述衬底而形成第三沟槽；在第三沟槽的表面形成下极板；在所述下极板上形成介电层；在所述介电层上形成上极板。
上述方法中，在移除掩膜层时，衬底的暴露区域处于暴露状态，而且由于衬底为硅，所述掩膜层为多晶硅，因此，移除掩膜层的步骤会损伤衬底。
发明内容
本发明解决的问题是提供一种动态随机存取存储器的电容器的制造方法，该方法能保护半导体衬底而使得衬底在制造过程中不被损伤。
为解决上述问题，本发明的技术方案是：
一种动态随机存取存储器的电容器的制造方法包括：提供衬底，在所述衬底上先后形成垫氧化层、氮化硅层、层间绝缘层和掩膜层；图形化掩膜层，在掩膜层中形成开口；以所述掩膜层为掩膜，蚀刻所述层间绝缘层、氮化硅层和垫氧化层直至露出所述衬底时停止蚀刻，形成贯穿层间绝缘层的第一沟槽、贯穿氮化硅层和垫氧化层的第二沟槽；在所述衬底的露出区域上形成保护层；移除所述掩膜层；以层间绝缘层为掩膜，蚀刻所述保护层和衬底露出区域而在衬底上形成第三沟槽。
优选地，所述保护层还覆盖在第一沟槽和第二沟槽的侧面。
优选地，所述保护层为氧化层。
优选地，所述氧化层的厚度大于25埃而小于35埃。
优选地，所述电容器的制造方法还包括在第三沟槽的表面形成下极板；在所述下极板上形成介电层；在所述介电层上形成上极板步骤。
优选地，所述下极板、介电层和上极板通过如下步骤形成：在所述第一沟槽、第二沟槽、第三沟槽和层间绝缘层的表面均形成掺杂砷的第一多晶硅层；移除部分第一多晶硅层，进行退火处理使得砷扩散，在第三沟槽表面形成下极板；在所述下极板上形成介电层；回刻介电层后在介电层上形成第二多晶硅层而成为上极板。
优选地，所述下极板还覆盖在第二沟槽和第一沟槽的侧面。
优选地，所述介电层由氮化硅形成。
优选地，所述第一沟槽的宽度小于0.15微米，所述第一沟槽的深度至少为2微米。
另外，本发明还提供了一种制造动态随机存取存储器的方法，该方法包括上述制造电容器的步骤，在该动态随机存取存储器的制造方法中，不会损伤衬底。
与现有技术相比，本发明具有以下优点：
1、由于在衬底的露出区域形成有保护层，所以，当移除掩膜层时，所述保护层保护衬底露出区域而使得衬底不被损伤。
2、所述保护层还覆盖在第一沟槽和第二沟槽的侧面，因此，可以增加所述第一沟槽和第二沟槽的侧面的硬度，因此，蚀刻保护层和衬底的露出区域时，能确保第一沟槽的宽度并且使得所述衬底上能够形成具有竖直侧面的第三沟槽。
3、所述下极板还覆盖在第二沟槽和第一沟槽的侧面，从而，上极板和下极板可以做得较大而增大电容器的表面积，不仅可以增大电容量，而且，不增加衬底上水平方向占据的空间范围。
4、本发明蚀刻次数少，制造成本低，生产效率高。
附图说明
图1是本发明动态随机存取存储器的电容器的制造方法的流程图；
图2至图7是本发明动态随机存取存储器的电容器的制造方法的过程示意图。
具体实施方式
本发明的发明人在制造动态随机存储器的电容器的过程中，发现在移除掩膜层时会损伤衬底。
本发明的发明人创造性的对现有动态随进存取存储器的制造工艺进行改进，在移除掩膜层之前在衬底的露出区域上形成一层保护层而保护衬底的露出区域，从而防止衬底被损伤。
请参阅图1，本发明的动态随机存取存储器的电容器的制造方法包括如下步骤：
步骤S1，提供衬底，在所述衬底上先后形成垫氧化层、氮化硅层、层间绝缘层和掩膜层；
步骤S2，图形化所述掩膜层，在所述掩膜层中形成开口；
步骤S3，以所述掩膜层为掩膜，蚀刻所述层间绝缘层、氮化硅层和垫氧化层直至露出所述衬底时停止蚀刻，形成贯穿层间绝缘层的第一沟槽、贯穿氮化硅层和垫氧化层的第二沟槽；
步骤S4，在所述衬底的露出区域上形成保护层；
步骤S5，移除所述掩膜层；
步骤S6，以层间绝缘层为掩膜，蚀刻所述保护层和衬底露出区域而在衬底上形成第三沟槽。
下面结合附图对上述步骤进行详细说明。图2至图7为本发明所述动态随机存取存储器的电容器的制造方法在一个具体实施例中的过程示意图。
请参阅图1和图2，执行步骤S1，提供衬底1，在所述衬底1上先后形成垫氧化层2、氮化硅层3、层间绝缘层4和掩膜层5。
所述衬底1可以是硅晶片(Silicon wafer)，也可以是绝缘体上硅(Siliconon insulator或称SOI)。垫氧化层2可以是氧化硅(Silicon oxide)，也可以是氮氧化硅(Silicon oxide nitride)，垫氧化层2通过化学气相沉积(Chemical VaporDeposition或称CVD)、物理气相沉积(Physical Vapor Deposition或称PVD)形成在衬底1上。氮化硅层3可以是氮化硅，氮化硅层3通过化学气相沉积(Chemical Vapor Deposition或称CVD)、物理气相沉积(Physical VaporDeposition或称PVD)形成在垫氧化层2上。层间绝缘层4可以为磷硅玻璃(Phosphosilicate glass)、掺杂硼磷的硅玻璃(Borophosphosilicate glass)或者被氟化的硅玻璃(Fluorinated silicon glass)，层间绝缘层4通过高密度等离子体化学气相淀积(HDP CVD)形成在氮化硅层3上。掩膜层5常常采用氧化硅(SiO2)、氮化硅(Si3N4)或者多晶硅(Polysilicon)，为了使得本发明动态随机存取存储器的电容器的制造方法与其他CMOS工艺兼容，在本实施例中，掩膜层5优选为多晶硅(Polysilicon)。
请继续参阅图2、图3和图4，执行步骤S2，图形化掩膜层5，在掩膜层5中形成开口51，在该步骤中，在所述掩膜层5上形成光致抗蚀剂层6，然后，以所述光致抗蚀剂层6为掩膜在所述掩膜层5上形成开口51，形成开口51后，可以在原位(in-situ)高密度等离子蚀刻机台上，以含氧的等离子体对着光致抗蚀剂层6轰击以移除余留的光致抗蚀剂层6。
请继续参阅图1和图4，执行步骤S3，以掩膜层5为掩膜，先后蚀刻所述层间绝缘层4、氮化硅层3和垫氧化层2直至露出所述衬底1。在该蚀刻步骤中，可以使用反应离子蚀刻(Reactive ion etching或称RIE)方法进行蚀刻，蚀刻剂可以选用C4F8和C3F6。蚀刻的过程中，所述层间绝缘层4上形成有贯穿层间绝缘层4的第一沟槽41，所述氮化硅层3和垫氧化层2之间形成有贯穿氮化硅层3和垫氧化层2的第二沟槽31。所述第一沟槽41的深度至少为2微米，宽度小于0.15微米。在实际工艺中，第二沟槽31的宽度通常小于第一沟槽41的宽度。
需要指出的是，为了使得蚀刻能够在露出衬底1时及时停止，所述制造方法还包括端点侦测步骤(End point detection process)，该端点侦测步骤为现有技术，在此不再赘述。
请参阅图1和图5，执行步骤S4，在所述衬底1的露出区域11上形成保护层6。保护层6可以为氧化层(Oxide layer)，保护层6的材料性质与掩膜层5的材料性质相差较大，该氧化层在低于270摄氏度的条件下形成于衬底1的露出区域11。由于保护层6覆盖衬底1的露出区域11，因此，移除保护层5所采用的化学试剂作用在保护层6上，而不会作用在衬底1的露出区域11上，从而，达到保护衬底1的露出区域11的目的，同时，为了保证后续蚀刻时，保护层6能够被蚀刻掉以及衬底1的露出区域11能够被部分蚀刻掉，保护层6不能太厚也不能太薄，通常，保护层的厚度大于25埃而小于35埃，优选为30埃。如果太厚，后续蚀刻时，无法刻穿保护层6；或者虽然刻穿保护层6而无法刻掉一部分衬底1的露出区域11；如果太薄，移除掩膜层5的化学试剂可能会腐蚀掉保护层6进而损伤衬底1的露出区域11。同时，为了保护层间绝缘层4上的第一沟槽41的侧面不被移除掩膜层5的化学试剂损伤，所述保护层6还覆盖在第一沟槽41和第二沟槽31的侧面。
请参阅图1、图5和图6，执行步骤S5，移除所述掩膜层5。在该步骤中，移除掩膜层5可以采用蚀刻方式来移除。
请参阅图1、图5和图6，执行步骤S6，以层间绝缘层4为掩膜，蚀刻所述保护层6和所述衬底1的露出区域11而形成第三沟槽12。在此步骤中，可以采用反应离子蚀刻(reactive ion etching或称RIE)的方式，且蚀刻剂与第一次蚀刻剂不同，该次蚀刻选用的蚀刻剂包括CHF3。在移除所述掩膜层5的过程中，由于衬底1的露出区域11上形成有保护层6而未被损伤，而且，在形成第三沟槽12的过程中，保护层6能增加衬底1的露出区域11的硬度，因此，蚀刻时，可以使得第三沟槽12具有竖直的侧面。
请参阅图1和图7，本发明还包括在第三沟槽12的表面形成下极板7；在所述下极板7上形成介电层8；在所述介电层8上形成上极板9。所述下极板7、介电层8和上电极9通过如下步骤形成：在所述第一沟槽41、第二沟槽31、第三沟槽12和层间绝缘层4的表面均形成掺杂砷的第一多晶硅层；移除部分第一多晶硅层，进行退火处理使得砷扩散，在第三沟槽12表面形成下极板7，当然，为了增加下极板7的面积，所述下极板7还可以覆盖在第一沟槽41和第二沟槽31的侧面；在所述下极板7上形成介电层8，所述介电层8为介电常数较高的介电层，例如，该介电层8可以为介电常数约为7的氮化硅层，介电层8的介电常数较高可以使电容器单位面积的存储电荷数增加；回刻介电层8后在介电层8上形成第二多晶硅层而成为上极板9。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种动态随机存取存储器的电容器的制造方法，其特征在于：包括：
提供衬底，在所述衬底上先后形成垫氧化层、氮化硅层、层间绝缘层和掩膜层；
图形化掩膜层，在掩膜层中形成开口；
以所述掩膜层为掩膜，蚀刻所述层间绝缘层、氮化硅层和垫氧化层直至露出所述衬底时停止蚀刻，形成贯穿层间绝缘层的第一沟槽、贯穿氮化硅层和垫氧化层的第二沟槽；
在所述衬底的露出区域上形成保护层，其中所述保护层是在低于270摄氏度的条件下形成的氧化层，且所述氧化层的厚度大于25埃而小于35埃；
在形成所述保护层之后，移除所述掩膜层；
以层间绝缘层为掩膜，蚀刻所述保护层和衬底露出区域而在衬底上形成第三沟槽；
在所述第三沟槽的表面形成下极板；
在所述下极板上形成介电层；
在所述介电层上形成上极板。
2.如权利要求1所述的动态随机存取存储器的电容器的制造方法，其特征在于：所述保护层还覆盖在第一沟槽和第二沟槽的侧面。
3.如权利要求1所述的动态随机存取存储器的电容器的制造方法，其特征在于：所述下极板、介电层和上极板通过如下步骤形成：
在所述第一沟槽、第二沟槽、第三沟槽和层间绝缘层的表面均形成掺杂砷的第一多晶硅层；
移除部分第一多晶硅层，进行退火处理使得砷扩散，在第三沟槽表面形成下极板；
在所述下极板上形成介电层；
回刻介电层后在介电层上形成第二多晶硅层而成为上极板。
4.如权利要求3所述的动态随机存取存储器的电容器的制造方法，其特征在于：所述下极板还覆盖在第二沟槽和第一沟槽的侧面。
5.如权利要求1所述的动态随机存取存储器的电容器的制造方法，其特征在于：所述介电层由氮化硅形成。
6.如权利要求1所述的动态随机存取存储器的电容器的制造方法，其特征在于：所述第一沟槽的宽度小于0.15微米，所述第一沟槽的深度至少为2微米。
7.一种动态随机存取存储器的制造方法，其特征在于：包括如权利要求1至6中任何一项所述的制造电容器的步骤。
CN2009102000005A 2009-12-04 2009-12-04 动态随机存取存储器及其电容器的制造方法 Expired - Fee Related CN102087959B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2009102000005A CN102087959B (zh) 2009-12-04 2009-12-04 动态随机存取存储器及其电容器的制造方法
US12/960,357 US8247305B2 (en) 2009-12-04 2010-12-03 Method and resulting structure for deep trench polysilicon hard mask removal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009102000005A CN102087959B (zh) 2009-12-04 2009-12-04 动态随机存取存储器及其电容器的制造方法

Publications (2)

Publication Number Publication Date
CN102087959A CN102087959A (zh) 2011-06-08
CN102087959B true CN102087959B (zh) 2013-07-17

Family

ID=44099686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102000005A Expired - Fee Related CN102087959B (zh) 2009-12-04 2009-12-04 动态随机存取存储器及其电容器的制造方法

Country Status (2)

Country Link
US (1) US8247305B2 (zh)
CN (1) CN102087959B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855300B (zh) * 2012-12-04 2017-03-29 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
CN107256826B (zh) * 2017-07-13 2019-09-27 中国电子科技集团公司第四十四研究所 为多层多晶硅制作层间绝缘层的方法
CN111508929B (zh) * 2020-04-17 2022-02-22 北京北方华创微电子装备有限公司 图形片及半导体中间产物
CN112902870B (zh) * 2021-01-25 2023-12-19 长鑫存储技术有限公司 蚀刻机台的刻蚀缺陷的检测方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1453825A (zh) * 2002-04-28 2003-11-05 南亚科技股份有限公司 存储器的电容器下电极板的制造方法
CN101345193A (zh) * 2007-07-09 2009-01-14 中芯国际集成电路制造(上海)有限公司 一种改善深沟槽刻蚀的氧化物硬掩模轮廓的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1106040C (zh) 1998-03-13 2003-04-16 联华电子股份有限公司 动态随机存取存储器的电容器的制造方法
US6696365B2 (en) * 2002-01-07 2004-02-24 Applied Materials, Inc. Process for in-situ etching a hardmask stack

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1453825A (zh) * 2002-04-28 2003-11-05 南亚科技股份有限公司 存储器的电容器下电极板的制造方法
CN101345193A (zh) * 2007-07-09 2009-01-14 中芯国际集成电路制造(上海)有限公司 一种改善深沟槽刻蚀的氧化物硬掩模轮廓的方法

Also Published As

Publication number Publication date
US8247305B2 (en) 2012-08-21
CN102087959A (zh) 2011-06-08
US20120129314A1 (en) 2012-05-24

Similar Documents

Publication Publication Date Title
CN100407425C (zh) 半导体器件及其制造方法
CN101789391B (zh) 半导体装置及其制造方法
CN108269758B (zh) 半导体元件的制作方法
CN104517903A (zh) 存储器件及其形成方法
CN104681498B (zh) 存储器件及其制造方法
CN102087959B (zh) 动态随机存取存储器及其电容器的制造方法
CN103534807A (zh) 具有用于嵌入式动态随机存取存储器（edram）的集成双壁电容器的半导体结构及其形成方法
CN101207064A (zh) 器件隔离区的形成方法
US6509226B1 (en) Process for protecting array top oxide
US6514854B2 (en) Method of producing semiconductor integrated circuit device having a plug
US20060141701A1 (en) Semiconductor device having trench capacitors and method for making the trench capacitors
CN101366102B (zh) 在介电材料中形成开口的方法
JP3902507B2 (ja) 半導体素子のリペアヒューズ開口方法
CN108281354A (zh) 平坦化方法
US11678477B2 (en) Semiconductor constructions, and semiconductor processing methods
CN114256155B (zh) 存储器的制造方法和存储器
US6346445B1 (en) Method for fabricating semiconductor devices with dual gate oxides
TW201216449A (en) Method for forming memory cell transistor
US20090011587A1 (en) Method of fabricating a semiconductor device
US7767519B2 (en) One transistor/one capacitor dynamic random access memory (1T/1C DRAM) cell
US5804480A (en) method for forming a DRAM capacitor using HSG-Si technique and oxygen implant
US20100012996A1 (en) Dynamic random access memory structure
CN105513954A (zh) 半导体器件的形成方法
CN101996930B (zh) 制造接触接合垫的方法及半导体器件
WO2003017356A2 (en) Improved strap resistance using selective oxidation to cap dt poly before sti etch

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121114

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121114

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130717

Termination date: 20191204

CF01 Termination of patent right due to non-payment of annual fee