CN102087636A - 多通道Nandflash控制器 - Google Patents

多通道Nandflash控制器 Download PDF

Info

Publication number
CN102087636A
CN102087636A CN2009102018992A CN200910201899A CN102087636A CN 102087636 A CN102087636 A CN 102087636A CN 2009102018992 A CN2009102018992 A CN 2009102018992A CN 200910201899 A CN200910201899 A CN 200910201899A CN 102087636 A CN102087636 A CN 102087636A
Authority
CN
China
Prior art keywords
enable signal
nandflash
nandflash controller
register
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009102018992A
Other languages
English (en)
Inventor
迟志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Integrated Circuit Co Ltd
Original Assignee
Shanghai Huahong Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Integrated Circuit Co Ltd filed Critical Shanghai Huahong Integrated Circuit Co Ltd
Priority to CN2009102018992A priority Critical patent/CN102087636A/zh
Publication of CN102087636A publication Critical patent/CN102087636A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明公开了一种多通道Nandflash控制器,包括:微控制器,负责对片使能信号CE#进行编码;寄存器,其输入端与微控制器相连接,输出端直接连接到Nandflash控制器芯片的管脚端,用于寄存已编码片使能信号;译码器,与寄存器相连接,用于对已编码片使能信号进行译码;多个反相器,其输入端分别连接在所述译码器的输出端,其输出端分别连接到相应Nandflash存储器的片使能信号输入端,负责对译码器的输出进行取反。本发明能够对Nandflash存储器的片使能信号CE#先进行编码后进行译码,有效减少多通道Nandflash控制器的管脚数量。

Description

多通道Nandflash控制器
技术领域
本发明涉及一种大容量Nandflash(与非型闪存)存储设备,特别是涉及一种多通道Nandflash控制器。
背景技术
Nandflash存储器在最近几年里得到了突飞猛进的发展,由1位/单元的技术发展到了2位/单元甚至3位/单元的技术,同时Nandflash存储器的生产工艺也不断进步。随着技术的发展,Nandflash存储器容量不断增大,单位容量的成本也大幅降低。
Nandflash存储器相对于磁存储介质有省电、寻道时间短等优点,因此被当作替代现有磁存储介质的最佳选择。Nandflash存储器目前主要应用于U盘、MP3、MP4、数码相机等领域,这类应用需要的数据传输带宽都不是很大,单通道Nandflash控制器的数据传输带宽就能满足应用。但是当Nandflash存储器应用于固态存储盘(SSD)以替代传统硬盘的时候,单通道Nandflash控制器的数据传输带宽就不能满足需求了。现有的SSD解决方案都采用增加Nandflash控制器的通道数来增加SSD的数据传输带宽。
随着Nandflash控制器上连接的Nandflash存储器越来越多,其管脚数量也越来越多。在有些情况下,管脚数量已成为决定Nandflash控制器芯片面积的重要因素。
发明内容
本发明要解决的技术问题是提供一种多通道Nandflash控制器,能够对Nandflash存储器的片使能信号CE#先进行编码后进行译码,有效减少多通道Nandflash控制器的管脚数量。
为解决上述技术问题,本发明的多通道Nandflash控制器包括:
微控制器,负责对片使能信号CE#进行编码;
寄存器,其输入端与微控制器相连接,输出端直接连接到Nandflash控制器芯片的管脚端,用于寄存已编码片使能信号;
译码器,与寄存器相连接,用于对已编码片使能信号进行译码;
多个反相器,其输入端分别连接在所述译码器的输出端,其输出端分别连接到相应Nandflash存储器的片使能信号输入端,负责对译码器的输出进行取反。
采用本发明的多通道Nandflash控制器,充分利用多通道Nandflash控制器存储架构中每个通道最多只有一片Nandflash存储器被选中的特性,对每个通道的多个Nandflash存储器片使能信号CE#进行编码,有效地降低了整个芯片的管脚数量。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1是本发明的一实施例结构图;
图2是本发明的另一实施例结构图。
具体实施方式
参见图1所示,在一个具体实施例中,所述多通道Nandflash控制器6芯片外部连接8个Nandflash存储器5。每个Nandflash存储器5均有自己独立的片使能信号CE#和就绪/忙信号R/B#,其它信号则8个Nandflash存储器5共享。采用这种连接方案,在任一时刻,最多只有一片Nandflash存储器5被选中。
在Nandflash控制器6芯片内,片使能信号CE#的选择由微控制器1通过对寄存器2写4位宽的已编码片使能信号CE来实现。
在Nandflash控制器6芯片外,通过一个4-16位的译码器3和8个反相器4实现对已编码片使能信号CE的译码。
在多通道Nandflash控制器6芯片内对片使能信号CE#进行编码时,对于每个通道,若片使能信号CE#信号数量大于等于2n-1但小于2n(n为大于等于1的整数),则其可以编码为n位宽的新已编码片使能信号CE[n-1:0]。
在多通道Nandflash控制器6芯片外对经过编码的新已编码片使能信号CE[n-1:0]进行译码时,需要在芯片外采用一个n到2n的译码器;因为CE#是低有效的信号,CE[n-1:0]在经过译码后,还需要进行反相,才能连接到Nandflash存储器5上。
表1说明了CE[3:0]和片使能信号CE#的对应关系。
表1
  CE[3:0]   CE0#   CE1#   CE2#   CE3#   CE4#   CE5#   CE6#   CE7#
  ‘h0   0   1   1   1   1   1   1   1
  ‘h1   1   0   1   1   1   1   1   1
  ‘h2   1   1   0   1   1   1   1   1
  ‘h3   1   1   1   0   1   1   1   1
  ‘h4   1   1   1   1   0   1   1   1
  ‘h5   1   1   1   1   1   0   1   1
  ‘h6   1   1   1   1   1   1   0   1
  ‘h7   1   1   1   1   1   1   1   0
  其它值   1   1   1   1   1   1   1   1
结合图2所示。在实际应用中,当多通道Nandflash控制器6每个通道上连接的片使能信号CE#不大于CE的位数时,例如图1所示的Nandflash控制器6连接的Nandflash存储器5数量不大于4,可以不对片使能信号CE#进行先编码后译码的处理,CE[3:0]可以直接连接到Nandflash存储器5的片使能信号CE#输入端上,以简化多通道Nandflash控制器6和Nandflash存储器5的连接。
表2表示了图2所示连接方案中,CE[3:0]和片使能信号CE#的对应关系。
表2
  CE[3:0]   CE0#   CE1#   CE2#   CE3#
  ‘b1110   0   1   1   1
  ‘b1101   1   0   1   1
  ‘b1011   1   1   0   1
  ‘b0111   1   1   1   0
  ‘b1111   1   1   1   1
以上通过具体实施方式对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,例如若采用带取反功能的译码器,多个反相器可以省略等,这些也应视为本发明的保护范围。

Claims (3)

1.一种多通道Nandflash控制器,其特征在于,包括:
微控制器,负责对片使能信号CE#进行编码;
寄存器,其输入端与微控制器相连接,输出端直接连接到Nandflash控制器芯片的管脚端,用于寄存已编码片使能信号;
译码器,与寄存器相连接,用于对已编码片使能信号进行译码;
多个反相器,其输入端分别连接在所述译码器的输出端,其输出端分别连接到相应Nandflash存储器的片使能信号输入端,负责对译码器的输出进行取反。
2.如权利要求1所述的多通道Nandflash控制器,其特征在于:若片使能信号CE#信号数量大于等于2n-1但小于2n,则编码为n位宽的已编码片使能信号,其中,n为大于等于1的整数;在Nandflash控制器芯片内,片使能信号CE#的选择由微控制器通过对寄存器写n位宽的已编码片使能信号来实现。
3.如权利要求1所述的多通道Nandflash控制器,其特征在于:在Nandflash控制器芯片外对已编码片使能信号进行译码时,需要在芯片外采用一个n到2n位的译码器。
CN2009102018992A 2009-12-08 2009-12-08 多通道Nandflash控制器 Pending CN102087636A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009102018992A CN102087636A (zh) 2009-12-08 2009-12-08 多通道Nandflash控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009102018992A CN102087636A (zh) 2009-12-08 2009-12-08 多通道Nandflash控制器

Publications (1)

Publication Number Publication Date
CN102087636A true CN102087636A (zh) 2011-06-08

Family

ID=44099450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102018992A Pending CN102087636A (zh) 2009-12-08 2009-12-08 多通道Nandflash控制器

Country Status (1)

Country Link
CN (1) CN102087636A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102622308A (zh) * 2012-02-23 2012-08-01 深圳市硅格半导体有限公司 多通道的管理方法及管理系统
CN105786407A (zh) * 2016-02-26 2016-07-20 湖南国科微电子股份有限公司 基于多通道主控的多CE NAND Flash动态块模型及坏块处理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1826657A (zh) * 2003-07-22 2006-08-30 英特尔公司 可编程的芯片选择
CN101593549A (zh) * 2008-05-27 2009-12-02 群联电子股份有限公司 多非易失性存储器封装储存系统及其控制器与存取方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1826657A (zh) * 2003-07-22 2006-08-30 英特尔公司 可编程的芯片选择
CN101593549A (zh) * 2008-05-27 2009-12-02 群联电子股份有限公司 多非易失性存储器封装储存系统及其控制器与存取方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102622308A (zh) * 2012-02-23 2012-08-01 深圳市硅格半导体有限公司 多通道的管理方法及管理系统
CN102622308B (zh) * 2012-02-23 2014-12-24 深圳市硅格半导体有限公司 多通道的管理方法及管理系统
CN105786407A (zh) * 2016-02-26 2016-07-20 湖南国科微电子股份有限公司 基于多通道主控的多CE NAND Flash动态块模型及坏块处理方法
CN105786407B (zh) * 2016-02-26 2017-07-14 湖南国科微电子股份有限公司 基于多通道主控的多CE NAND Flash动态块模型及坏块处理方法

Similar Documents

Publication Publication Date Title
CN101162449B (zh) Nand flash控制器及其与nand flash芯片的数据交互方法
US8438434B2 (en) N-way parallel turbo decoder architecture
US9407286B2 (en) Data compression apparatus, data compression method, and memory system including the data compression apparatus
CN101800619B (zh) 一种基于块交织的交织或解交织方法及其装置
CN1130028C (zh) 维特比译码装置及维特比译码方法
CN102857324B (zh) 基于查找表的深空通信中ldpc串行编码器和编码方法
CN1225492A (zh) 高速半导体存储器件
CN102339641A (zh) 检错/纠错校验模块及该模块读写数据的方法
CN104051009B (zh) 一种电阻转变随机存储器rram的选通电路及选通方法
US20130242656A1 (en) Host equipment, memory controler, and memory device
CN101740103A (zh) 一种多通道闪存控制器
CN104102586A (zh) 一种地址映射处理的方法、装置
US20210279170A1 (en) Data storage device and data processing method
CN101964205B (zh) 基于固态硬盘的ecc模块动态复用系统及方法
CN102087636A (zh) 多通道Nandflash控制器
CN104360976A (zh) 一种ddr接口的数据编解码方法
Sun et al. FPGA Design and Implementation of a Convolutional Encoder and a Viterbi Decoder Based on 802.11 a for OFDM
US20130262787A1 (en) Scalable memory architecture for turbo encoding
CN102868495B (zh) 基于查找表的近地通信中ldpc串行编码器和编码方法
CN102201817B (zh) 基于存储器折叠架构优化的低功耗ldpc译码器
CN105376008A (zh) Ldpc码字的交织映射方法及解交织解映射方法
CN103746702A (zh) 数据的无损压缩方法与装置
WO2022089429A1 (zh) 一种译码方法及装置
CN102064916B (zh) 一种基于cmmb标准的字节交织方法
CN103780352A (zh) Rsfec解码算法的解码性能优化方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110608