CN102622308B - 多通道的管理方法及管理系统 - Google Patents
多通道的管理方法及管理系统 Download PDFInfo
- Publication number
- CN102622308B CN102622308B CN201210041797.0A CN201210041797A CN102622308B CN 102622308 B CN102622308 B CN 102622308B CN 201210041797 A CN201210041797 A CN 201210041797A CN 102622308 B CN102622308 B CN 102622308B
- Authority
- CN
- China
- Prior art keywords
- subchannel
- fat pipe
- data
- write
- multichannel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明揭示了一种多通道的管理方法及管理系统。该管理方法可包括步骤：通过寄存器将多个子通道配置为宽通道；控制所述宽通道和/或子通道进行数据收发。本发明中的多通道的管理方法及管理系统，可简化多通道控制时软件层面的管控体系，提高整体效率。
Description
技术领域
本发明涉及到多通道管理的技术领域，特别涉及到一种多通道的管理方法及管理系统。
背景技术
在大容量闪存设备中，随着通道数量的增多，通道管理也将成为系统开销(尤其是算法开销)的一部分，并将影响系统的整体性能。
如果使用单通道独立管理的方案时，由于各通道的控制信号和数据信号相互独立，其控制过程需要软件干预，增加了系统开销，对软件设计要求高；同时也会随着通道数的增多，软件算法的复杂度增大，工作量也因此增大。
目前的固态存储应用中，用到多通道技术来提升读写/存取速度，SSD(Solid State Disk，固态硬盘)的通道数在4-16通道之间，U盘和卡类通道数大多在双通道或伪双通道。
目前市场上的NandFlash，绝大多数是8bit位宽的数据通路；基于此，针对NandFlash的主控，其基本通路数据位宽为8bit；为追求更高的数据传输速度，目前研究不断增加通道数和优化软件算法，但是通道数的增多加大了软件算法设计的复杂度。
发明内容
本发明的主要目的为提供一种多通道的管理方法，提升了通道管理的效率，优化了存储器整体性能。
本发明提出一种多通道的管理方法，包括步骤：
通过寄存器将多个子通道配置为宽通道；
控制所述宽通道和/或子通道进行数据收发。
优选地，所述宽通道中各子通道并行操作的时序同步。
优选地，所述通过寄存器将多个子通道配置为宽通道的步骤具体包括：
定义宽通道与子通道之间的映射绑定；
定义宽通道及子通道的指令分发和状态检测机制；
定义宽通道与子通道数据分发和组合机制；
定义宽通道之间并行操作时的协调和干扰机制。
优选地，所述控制所述宽通道和/或子通道进行数据收发的步骤具体包括：
在MCU的分配控制下，不同缓存区域的数据映射到不同通道入口；
如果所述通道为宽通道，读取时，通道管理层通过子通道将数据合并读取至指定缓存；写入时，则数据经过通道管理层控制并分别收发传输到相应的子通道，然后写入闪存；
如果所述通道为子通道，读取时，直接读取至指定缓存；写入时，则直接写入闪存。
本发明还提出一种多通道的管理系统，包括：
通道配置单元，用于通过寄存器将多个子通道配置为宽通道；
通道管理单元，用于控制所述宽通道和/或子通道进行数据收发。
优选地，所述宽通道中各子通道并行操作的时序同步。
优选地，所述配置具体包括：定义宽通道与子通道之间的映射绑定、定义宽通道及子通道的指令分发和状态检测机制、定义宽通道与子通道数据分发和组合机制以及定义宽通道之间并行操作时的协调和干扰机制。
优选地，所述数据收发具体包括：在MCU的分配控制下，不同缓存区域的数据映射到不同通道入口；如果所述通道为宽通道，读取时，通道管理层通过子通道将数据合并读取至指定缓存；写入时，则数据经过通道管理层控制并分别收发传输到相应的子通道，然后写入闪存；如果所述通道为子通道，读取时，直接读取至指定缓存；写入时，则直接写入闪存。
本发明可简化多通道控制时软件层面的管控体系，提高整体效率；在Flash位宽方面，支持更多位宽类型的Flash，位宽可以覆盖8*N bit，N为基本通道数；在Flash指令控制方面，简化MCU指令配置，提高效率，便于整体操作，提高读写速度；在FTL层支持方面，支持更灵活的FTL层操作，可以根据数据存储的需要配置多种位宽通道，设计适用于不同需要的大小数据块，方便大、小数据分类存储和垃圾回收；有助于实现更优的磨损平衡，延长Flash的使用寿命。
附图说明
图1是本发明多通道的管理方法一实施例中的步骤流程示意图；
图2是本发明多通道的管理方法一实施例中子通道的组成结构示意图；
图3是本发明多通道的管理方法一实施例中一种类型宽通道的组成结构示意图；
图4是本发明多通道的管理方法一实施例中另一种类型宽通道的组成结构示意图；
图5是本发明多通道的管理方法一实施例中8通道方案的组成结构示意图；
图6是本发明多通道的管理方法一实施例中进行配置的具体步骤流程示意图；
图7是本发明多通道的管理方法一实施例中应用部件的整体结构示意图；
图8是本发明多通道的管理方法一实施例中8通道方案的数据传输示意图；
图9是本发明多通道的管理系统一实施例中的结构示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
参照图1，提出本发明一种多通道的管理方法的一实施例。该管理方法可包括：
步骤S10、通过寄存器将多个子通道配置为宽通道；
步骤S11、控制所述宽通道和/或子通道进行数据收发。
本实施例多通道的管理方法，可通过将该多通道中的部分通道绑定成为一个宽通道，建立数据位和通道位的映射关系。其中，组成该宽通道中的每一个通道可称为该宽通道的子通道。该宽通道中各子通道并行操作的时序同步。
上述宽通道可允许组合对应若干片Flash(闪存)；对同一个宽通道中的各片Flash，操作完全一致，固件只需要配置一次命令即可；上述若干片Flash需具有一致的Flash特性和写读速度。上述宽通道也可以支持高位宽Flash，如16bit/32bit/64bit位宽，此时只需要一组控制信号线和对应位宽的数据线。现有技术中的Nand Flash在制造过程中，对于同批次的产品，工艺因素影响一致，因此产品特性非常接近，这对于多通道并行处理提供了基础，多通道管理模块提出的并行操作也因此具有可操作性。
参照图2，上述子通道为数据传输的基本通路，其包括控制信号和数据信号，是宽通道的组成元素，若干子通道可组合成一个宽通道。
参照图3和图4，通过特定寄存器配置，用户可以自定义宽通道。该宽通道可以由指定的子通道组成，宽度为其子通道之和。且该宽通道可包括两种类型：一种是兼容原生宽Flash，只需一组控制线，如TypeA；另一种类型兼容多Flash绑定成宽Flash，每个子通道都需要控制信号，且控制信号要求同步一致，如TypeB。
参照图5，本实施例以8通道的方案为例说明上述多通道的管理方法。首先可通过自定义宽通道，将8个通道简化为4个通道，其中包括两个自定义的宽通道以及两个独立通道。自定义宽通道A由子通道Ch0-Ch3绑定组合，自定义宽通道B由子通道Ch4-Ch5组合得到，独立通道6和7没有组合，可以独立操作。
参照图6，上述步骤S10可具体包括：
步骤S101、定义宽通道与子通道之间的映射绑定；
步骤S102、定义宽通道及子通道的指令分发和状态检测机制；
步骤S103、定义宽通道与子通道数据分发和组合机制；
步骤S104、定义宽通道之间并行操作时的协调和干扰机制。
上述步骤S101至步骤S104的排序不代表具体步骤的执行先后顺序，执行的先后顺序可根据实际情况确定。
参照图7，可通过控制和状态寄存器21(CSR，Control and Status Register)，可以配置绑定的子通道，同时将操作的控制信号通过命令配置到指令缓存22(Cmd Buffer)中，启动命令，即可通过通道管理模块24操作自定义的宽通道进行数据收发传输，由此可提升随机存储器23中多通道的管理效率。
通过上述配置后，进行多通道数据收发操作的细节流程如下：在NandFlash管理模块(FC模块)中新增通道管理层，在MCU的分配控制下，不同缓存区域的数据映射到不同通道入口。如果所述通道为宽通道，读取时，通道管理层通过子通道将数据合并读取至指定缓存；写入时，则数据经过通道管理层控制并分别收发传输到相应的子通道，然后写入闪存；如果所述通道为子通道，读取时，直接读取至指定缓存；写入时，则直接写入闪存。软件可以只干预到上述通道管理层。
参照图8，在上述8通道的方案中，其中RAM(随机存储器23)可设置缓存a、缓存b、缓存c以及缓存d；通道管理层可设置第一通道管理模块以及第二通道管理模块；该第一通道管理模块可管理宽通道A的子通道Ch0-Ch3；该第二通道管理模块可管理宽通道B的子通道Ch4-Ch5。例如，该宽通道A的读写过程可为：读数据时，该第一通道管理模块通过子通道Ch0-Ch3读取数据至缓存a，并对数据进行合并处理，再执行进一步操作；写数据时，该第一通道管理模块在缓存a中对数据进行拆分，再通过子通道Ch0-Ch3写入至闪存中。
上述多通道的管理方法，可简化多通道控制时软件层面的管控体系，提高整体效率；在Flash位宽方面，支持更多位宽类型的Flash，位宽可以覆盖8*N bit，N为基本通道数；在Flash指令控制方面，简化MCU指令配置，提高效率，便于整体操作，提高读写速度；在FTL(Flash Translation Layer，Flash传输层)层支持方面，支持更灵活的FTL层操作，可以根据数据存储的需要配置多种位宽通道，设计适用于不同需要的大小数据块，方便大、小数据分类存储和垃圾回收；有助于实现更优的磨损平衡，延长Flash的使用寿命。
参照图9，本发明还提出一种多通道的管理系统30的一实施例。该管理系统30可包括：通道配置单元31以及通道管理单元32；该通道配置单元31，用于通过寄存器将多个子通道配置为宽通道；该通道管理单元32，用于控制所述宽通道和/或子通道进行数据收发。
本实施例多通道的管理系统30，可通过将该多通道中的部分通道绑定成为一个宽通道，建立数据位和通道位的映射关系。其中，组成该宽通道中的每一个通道可称为该宽通道的子通道。该宽通道中各子通道并行操作的时序同步。
上述宽通道可允许组合对应若干片Flash(闪存)；对同一个宽通道中的各片Flash，操作完全一致，固件只需要配置一次命令即可；上述若干片Flash需具有一致的Flash特性和写读速度。上述宽通道也可以支持高位宽Flash，如16bit/32bit/64bit位宽，此时只需要一组控制信号线和对应位宽的数据线。现有技术中的Nand Flash在制造过程中，对于同批次的产品，工艺因素影响一致，因此产品特性非常接近，这对于多通道并行处理提供了基础，多通道管理模块提出的并行操作也因此具有可操作性。
参照图2，上述子通道为数据传输的基本通路，其包括控制信号和数据信号，是宽通道的组成元素，若干子通道可组合成一个宽通道。
参照图3和图4，通过特定寄存器配置，用户可以自定义宽通道。该宽通道可以由指定的子通道组成，宽度为其子通道之和。且该宽通道可包括两种类型：一种是兼容原生宽Flash，只需一组控制线，如TypeA；另一种类型兼容多Flash绑定成宽Flash，每个子通道都需要控制信号，且控制信号要求同步一致，如TypeB。
参照图5，本实施例以8通道的方案为例说明上述多通道的管理系统30。首先可通过自定义宽通道，将8个通道简化为4个通道，其中包括两个自定义的宽通道以及两个独立通道。自定义宽通道A由子通道Ch0-Ch3绑定组合，自定义宽通道B由子通道Ch4-Ch5组合得到，独立通道6和7没有组合，可以独立操作。
上述通道配置单元31对宽通道的配置可具体包括：定义宽通道与子通道之间的映射绑定、定义宽通道及子通道的指令分发和状态检测机制、定义宽通道与子通道数据分发和组合机制以及定义宽通道之间并行操作时的协调和干扰机制。
参照图7，可通过控制和状态寄存器21(CSR，Control and Status Register)，可以配置绑定的子通道，同时将操作的控制信号通过命令配置到指令缓存22(Cmd Buffer)中，启动命令，即可通过通道管理模块24操作自定义的宽通道进行数据收发传输，由此可提升随机存储器23中多通道的管理效率。
通过上述配置后，利用上述通道管理单元32进行多通道数据收发操作的细节流程如下：在NandFlash管理模块(FC模块)中新增通道管理层，在MCU的分配控制下，不同缓存区域的数据映射到不同通道入口。如果所述通道为宽通道，读取时，通道管理层通过子通道将数据合并读取至指定缓存；写入时，则数据经过通道管理层控制并分别收发传输到相应的子通道，然后写入闪存；如果所述通道为子通道，读取时，直接读取至指定缓存；写入时，则直接写入闪存。软件可以只干预到上述通道管理层。
参照图8，在上述8通道的方案中，其中RAM(随机存储器23)可设置缓存a、缓存b、缓存c以及缓存d；通道管理层可设置第一通道管理模块以及第二通道管理模块；该第一通道管理模块可管理宽通道A的子通道Ch0-Ch3；该第二通道管理模块可管理宽通道B的子通道Ch4-Ch5。例如，该宽通道A的读写过程可为：读数据时，该第一通道管理模块通过子通道Ch0-Ch3读取数据至缓存a，并对数据进行合并处理，再执行进一步操作；写数据时，该第一通道管理模块在缓存a中对数据进行拆分，再通过子通道Ch0-Ch3写入至闪存中。
上述多通道的管理系统30，可简化多通道控制时软件层面的管控体系，提高整体效率；在Flash位宽方面，支持更多位宽类型的Flash，位宽可以覆盖8*N bit，N为基本通道数；在Flash指令控制方面，简化MCU指令配置，提高效率，便于整体操作，提高读写速度；在FTL层支持方面，支持更灵活的FTL层操作，可以根据数据存储的需要配置多种位宽通道，设计适用于不同需要的大小数据块，方便大、小数据分类存储和垃圾回收；有助于实现更优的磨损平衡，延长Flash的使用寿命。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (6)
1.一种多通道的管理方法，其特征在于，包括步骤：
通过寄存器将多个子通道配置为宽通道；
控制所述宽通道和/或子通道进行数据收发；
所述控制所述宽通道和/或子通道进行数据收发的步骤具体包括：
在MCU的分配控制下，不同缓存区域的数据映射到不同通道入口；
如果所述通道为宽通道，读取时，通道管理层通过子通道将数据合并读取至指定缓存；写入时，则数据经过通道管理层控制并分别收发传输到相应的子通道，然后写入闪存；
如果所述通道为子通道，读取时，直接读取至指定缓存；写入时，则直接写入闪存。
2.根据权利要求1所述的多通道的管理方法，其特征在于，所述宽通道中各子通道并行操作的时序同步。
3.根据权利要求1所述的多通道的管理方法，其特征在于，所述通过寄存器将多个子通道配置为宽通道的步骤具体包括：
定义宽通道与子通道之间的映射绑定；
定义宽通道及子通道的指令分发和状态检测机制；
定义宽通道与子通道数据分发和组合机制；
定义宽通道之间并行操作时的协调和干扰机制。
4.一种多通道的管理系统，其特征在于，包括：
通道配置单元，用于通过寄存器将多个子通道配置为宽通道；
通道管理单元，用于控制所述宽通道和/或子通道进行数据收发；
所述数据收发具体包括：在MCU的分配控制下，不同缓存区域的数据映射到不同通道入口；如果所述通道为宽通道，读取时，通道管理层通过子通道将数据合并读取至指定缓存；写入时，则数据经过通道管理层控制并分别收发传输到相应的子通道，然后写入闪存；如果所述通道为子通道，读取时，直接读取至指定缓存；写入时，则直接写入闪存。
5.根据权利要求4所述的多通道的管理系统，其特征在于，所述宽通道中各子通道并行操作的时序同步。
6.根据权利要求4所述的多通道的管理系统，其特征在于，所述配置具体包括：定义宽通道与子通道之间的映射绑定、定义宽通道及子通道的指令分发和状态检测机制、定义宽通道与子通道数据分发和组合机制以及定义宽通道之间并行操作时的协调和干扰机制。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210041797.0A CN102622308B (zh) | 2012-02-23 | 2012-02-23 | 多通道的管理方法及管理系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210041797.0A CN102622308B (zh) | 2012-02-23 | 2012-02-23 | 多通道的管理方法及管理系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102622308A CN102622308A (zh) | 2012-08-01 |
| CN102622308B true CN102622308B (zh) | 2014-12-24 |
Family
ID=46562235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210041797.0A Active CN102622308B (zh) | 2012-02-23 | 2012-02-23 | 多通道的管理方法及管理系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102622308B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG11201707296QA (en) | 2016-11-11 | 2018-06-28 | Huawei Tech Co Ltd | Storage system and system garbage collection method |
| CN109670682B (zh) * | 2018-11-30 | 2020-12-11 | 工业云制造(四川)创新中心有限公司 | 一种军民融合在线体系服务平台及其数据管理方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102087636A (zh) * | 2009-12-08 | 2011-06-08 | 上海华虹集成电路有限责任公司 | 多通道Nandflash控制器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070294467A1 (en) * | 2006-06-20 | 2007-12-20 | Kwok-Yan Leung | Multi-Channel Flash Memory Data Access Method |
| KR101202738B1 (ko) * | 2008-12-22 | 2012-11-20 | 한국전자통신연구원 | 멀티 채널 데이터 전송 장치 |
-
2012
- 2012-02-23 CN CN201210041797.0A patent/CN102622308B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102087636A (zh) * | 2009-12-08 | 2011-06-08 | 上海华虹集成电路有限责任公司 | 多通道Nandflash控制器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102622308A (zh) | 2012-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8606988B2 (en) | Flash memory control circuit for interleavingly transmitting data into flash memories, flash memory storage system thereof, and data transfer method thereof | |
| US8473669B2 (en) | Method and system for concurrent background and foreground operations in a non-volatile memory array | |
| CN105593942B (zh) | 非易失性存储器装置中的易失性存储器架构及相关控制器 | |
| US20200379935A1 (en) | Dynamic allocation of resources of a storage system utilizing single root input/output virtualization | |
| US10162557B2 (en) | Methods of accessing memory cells, methods of distributing memory requests, systems, and memory controllers | |
| US10191692B2 (en) | Memory device and method of operating the same | |
| KR20110059711A (ko) | 메모리 모듈 및 메모리 모듈 제어 방법 | |
| US11029746B2 (en) | Dynamic power management network for memory devices | |
| CN102411548A (zh) | 闪存控制器以及闪存间数据传输方法 | |
| CN104317770A (zh) | 用于众核处理系统的数据存储结构及数据访问方法 | |
| CN102681946A (zh) | 内存访问方法和装置 | |
| CN102622308B (zh) | 多通道的管理方法及管理系统 | |
| CN101308701A (zh) | 管理非易失性存储器的映射表的设备和方法 | |
| CN104679440A (zh) | 一种闪存阵列管理方法及装置 | |
| KR20100117295A (ko) | 데이터 저장 장치의 동작 방법 및 이에 따른 데이터 저장 장치 | |
| CN112805676A (zh) | 基于数据总线模式对读取操作和写入操作的调度 | |
| KR20220153055A (ko) | 메모리 서브시스템의 워크로드 레벨에 기초한 전력 모드 설정 | |
| CN101515221A (zh) | 一种读数据的方法、装置和系统 | |
| KR20050097300A (ko) | 멀티 채널 메모리 카드 및 그것의 제어 방법 | |
| CN102236625A (zh) | 一种可同时进行读写操作的多通道NANDflash控制器 | |
| JP2014532929A (ja) | 埋め込みメモリ及び埋め込み式記憶システム | |
| CN102999441A (zh) | 一种细粒度内存访问的方法 | |
| CN104461966A (zh) | 一种基于Nand Flash芯片的数据缓存传输方法及其控制器 | |
| CN104409099A (zh) | 基于FPGA的高速eMMC阵列控制器 | |
| CN104035897A (zh) | 一种存储控制器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 518057 room 606-608, Changhong science and technology building, twelve South tech Road, Nanshan District hi tech Zone, Shenzhen, Guangdong Patentee after: SILICONGO MICROELECTRONICS CO., LTD. Address before: 518057 room 606-608, Changhong science and technology building, twelve South tech Road, Nanshan District hi tech Zone, Shenzhen, Guangdong Patentee before: Shenzhen SiliconGo Semiconductor Co., Ltd. |
|
| CP03 | Change of name, title or address |
Address after: 518057 05-2, 06-08 unit, 6 floor, Changhong science and technology building, 18 Nanshan District science and technology south twelve Road, Shenzhen, Guangdong. Patentee after: Shenzhen SiliconGo Semiconductor Co., Ltd. Address before: 518057 Nanshan District science and technology building 606-608, science and technology south twelve Road, Nanshan District hi tech Zone, Shenzhen, Guangdong Patentee before: SILICONGO MICROELECTRONICS CO., LTD. |
|
| CP03 | Change of name, title or address |