CN102411548A - 闪存控制器以及闪存间数据传输方法 - Google Patents

闪存控制器以及闪存间数据传输方法 Download PDF

Info

Publication number
CN102411548A
CN102411548A CN2011103320258A CN201110332025A CN102411548A CN 102411548 A CN102411548 A CN 102411548A CN 2011103320258 A CN2011103320258 A CN 2011103320258A CN 201110332025 A CN201110332025 A CN 201110332025A CN 102411548 A CN102411548 A CN 102411548A
Authority
CN
China
Prior art keywords
data
flash memory
error
flash
data transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103320258A
Other languages
English (en)
Other versions
CN102411548B (zh
Inventor
霍文捷
邢冀鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhiyu Technology Co ltd
Original Assignee
Memoright Wuhan co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memoright Wuhan co ltd filed Critical Memoright Wuhan co ltd
Priority to CN201110332025.8A priority Critical patent/CN102411548B/zh
Publication of CN102411548A publication Critical patent/CN102411548A/zh
Priority to JP2014537468A priority patent/JP2014535104A/ja
Priority to US14/354,575 priority patent/US20150058701A1/en
Priority to PCT/CN2012/082131 priority patent/WO2013060215A1/zh
Application granted granted Critical
Publication of CN102411548B publication Critical patent/CN102411548B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4239—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种闪存控制器以及闪存间数据传输方法，通过将数据传输和错误检测处理相分离的方式实现并行处理，并采取了对传输到目的闪存的数据的正确性进行延后确认的机制。采用本发明，可以充分发掘闪存控制器与闪存阵列之间的带宽，提高了数据的传输效率。此外错误检测单元对发生错误的数据进行纠错处理，并将纠错后的正确数据更新覆盖闪存缓存中的错误数据。这种处理机制进一步将纠错处理也隐藏在数据传输的过程中，进一步提高闪存控制器在闪存阵列之间的数据传输性能。本发明适用于以闪存器件为存储介质各种存储设备的控制器中。

Description

闪存控制器以及闪存间数据传输方法
技术领域
本发明涉及数据存储技术，具体涉及对以闪存器件为存储介质的存储设备进行控制的闪存控制器，以及闪存器件间数据传输方法。
背景技术
现有在固态硬盘或便携终端中，多个闪存芯片通过以阵列的方式组织起来，与闪存控制器进行数据交换，以提高数据传输的效率。闪存阵列的组织方式如图1所示。闪存阵列被划分为了多个通道，并且各个通道与闪存控制器之间有独立的总线进行连接。这种阵列结构可以保证数据在单独通道与闪存控制器之间进行传输的同时，不会影响其他通道与闪存控制器之间的数据通讯。
尽管多通道的闪存阵列可以提高闪存器件与闪存控制器之间的吞吐率，但是由于闪存器件中存在着编程扰动、读扰动、浮栅耦合效应等多种寄生物理效应的干扰。随着闪存器件编程次数的增加以及器件物理特性的衰退，这些寄生效应的影响会显著增加，导致闪存中错误的增加。因此闪存芯片在保存以及传输数据的过程中会不可避免地存在着数据错误的情况，这些错误会降低多通道闪存阵列的传输性能。当闪存控制器需要在不同的闪存器件中进行数据传输时，数据错误的累积甚至会导致闪存控制器无法从错误中将数据进行恢复。因此，闪存控制器在接收数据后，需要对数据进行纠错操作。若数据中存在错误，数据必须在经过纠错处理后才能由闪存控制器重新存储。在这一过程中，闪存控制器不仅需要对每一个数据进行缓存，而且还要占用额外的带宽资源对数据进行重新传输。在闪存阵列的数据传输过程中，由数据错误所引发的相关操作不仅增加了系统的资源开销，而且降低了整个闪存阵列与控制器之间的数据传输效率。因此，减少闪存阵列中纠错处理的开销已成为闪存器件在高速数据传输应用中所必须要解决的关键问题之一。通过检索现有的专利，没有发现解决该技术问题的专利申请。
发明内容
本发明要解决的主要技术问题是，提供一种闪存控制器以及一种闪存间数据传输方法，实现在直接的数据交换的过程中，隐藏数据错误检测处理操作；进一步通过在检测错误后在闪存控制器进行的纠错处理以降低因纠错处理对系统资源的开销。
为解决上述技术问题，本发明提供一种闪存控制器，包括传输控制模块，其中的传输控制模块进一步包括：控制单元、错误检测单元和接口单元；控制单元分别与所述错误检测单元和接口单元相连，用于生成针对闪存间传输数据的读写控制指令，读写控制指令包括：数据直接传输控制指令和数据错误检测控制指令；接口单元，还通过数据总线与闪存阵列相连，用于提供数据传输接口，完成闪存控制器与闪存阵列之间的数据传输；错误检测单元，用于接收闪存间传输数据，并检测该数据是否发生错误。
进一步的，数据直接传输控制指令用于控制闪存间数据从闪存阵列的源闪存向目的闪存进行传输；数据错误检测控制指令用于控制闪存间数据从闪存阵列的源闪存通过所述接口单元传输到错误检测单元。
进一步的，错误检测单元还用于对检测发生错误的数据进行纠错处理；控制单元生成的读写控制指令还包括：纠错数据控制指令。其中的纠错数据控制指令用于控制从所述错误检测单元将纠错处理后的数据通过接口单元传输到闪存阵列的目的闪存。
进一步的，将纠错后的数据写入目的闪存的存储单元包括以下处理过程：将纠错后的数据通过接口单元写入目的闪存的缓存单元进行数据更新，然后再将缓存的数据写入目的闪存的存储单元中。
本发明还提供了一种闪存间数据传输方法，其特征在于，包括以下处理过程：
从闪存阵列源闪存中读出，通过数据总线，一路直接传输到闪存阵列的目的闪存，另一路通过接口单元传输到错误检测单元；
错误检测单元对接收到的数据进行错误检测；并且目的闪存将接收到的数据存入该闪存的缓存中；
当所述错误检测的结果为数据没有错误，则将所述缓存的数据写入目的闪存的存储单元中。
进一步的，当所述错误检测的结果为数据发生错误，对数据进行纠错处理后写入目的闪存的存储单元中。
进一步的，所述纠错处理具体为：所述错误检测单元对数据进行纠错处理，并将纠错后的数据通过接口单元写入目的闪存的存储单元中。
本发明的有益效果是：
1.采用数据直接传输和错误检测处理相分离并行处理的机制，可以在数据从闪存阵列的源闪存到目的闪存的直接传输的过程中，通过错误检测单元进行快速检测，并对数据的正确性进行延后确认。本发明充分发掘了闪存控制器与闪存阵列之间的带宽，提高了数据的传输利用率。
2.此外在错误检测单元中直接对发生错误的数据进行纠错处理，可以将纠错处理后的数据通过接口单元传输到闪存阵列的目的闪存覆盖错误数据。这种处理机制进一步将纠错处理也隐藏在数据传输的过程中，进一步提高闪存控制器在闪存阵列之间的数据传输性能。
附图说明
图1为现有闪存存储结构的示意图；
图2为基于本发明闪存控制器实施一的数据传输流向图；
图3为基于本发明闪存控制器实施一的数据传输时序图；
图4为基于本发明闪存控制器实施二的纠错数据流向图；
图5为基于本发明闪存控制器实施二的纠错数据时序图；
图6为本发明闪存间数据传输方法流程图。
具体实施方式
下面通过具体实施方式结合附图对本发明作进一步详细说明。
本发明的主要发明思路是对现有的闪存控制器进行改进。由于在闪存控制器中的传输控制模块的主要功能是负责完成闪存控制器和闪存阵列的之间的数据通讯。因此本发明在传输控制模块中设置：控制单元、错误检测单元和接口单元。其中控制模块分别与错误检测单元以及接口单元相连，负责数据传输过程的指令控制和调度；具体为通过针对闪存间的传输数据生成读写控制指令，该读写控制指令包括：控制数据在不同的闪存之间传输的控制指令和控制错误检测单元对数据进行错误检测指令。接口单元一端通过数据总线与闪存阵列相连，负责完成闪存控制器与闪存阵列之间的数据传输。错误检测单元负责对接收到的数据进行错误检测。
实施例一为当没有发生数据错误时的数据传输过程。
当数据需要从闪存阵列中的一个闪存即源闪存搬移到另外闪存阵列中的另一个闪存即目的闪存时，其数据传输流向如图2所示。在控制单元的操作下，数据从源闪存读出，通过数据总线，分别传输给目的闪存和闪存控制器。一方面，闪存控制器将接收的数据从接口单元传输到错误检测单元，进行错误检测；另一方面，传输给目的闪存的数据被写入目的闪存的缓存中。当错误检测单元确认传输的数据没有错误出现时，向控制单元发出确认信息，传输数据将由缓存写入到目的闪存的存储单元中，从而完成整个数据传输操作。
本实施例中数据传输过程的闪存时序如图3所示。在控制单元的控制下，闪存控制器分别向源闪存和目的闪存发送读写命令，并传输读写地址。在源闪存和目的闪存准备就绪后，将源闪存中读取的数据直接发送到目的闪存，这样削减了闪存控制器在读取数据过程中重新进行存储转发所需要的额外时间开销。
当数据完成交换以后，由于闪存控制器需要对传输的数据进行错误检测以避免数据交换的过程中产生错误累积，因此闪存控制器在数据传输结束后还采取了延迟确认的方式来保证传输数据的正确性。在数据总线上的数据传输完成以后，闪存控制器将启动错误检测单元，对数据进行错误检测。当传输的数据没有错误发生时，发送确认命令，将数据由目的闪存的缓存写入到其存储单元中，从而完成一次数据传输过程。
实施例二为当发生数据错误时的纠错处理过程。
当传输的数据出现错误时，闪存控制器需要进行相应的纠错处理，其数据的传输方式如图4所示。在错误检测单元发现错误以后，可以在错误检测单元中直接对数据进行纠错操作，并通过纠错操作恢复正确的数据。然后将正确的数据发送到接口单元中，并通过接口单元重新发送到目的闪存的缓存中，覆盖前次传输所保存的数据。
进行纠错操作时的时序图如图5所示。在并行数据传输后，将进行纠错操作。在得到正确的数据后，将该正确数据直接发送到目的闪存的缓存中，从而对并行数据传输时发送的原始数据进行更新。在更新操作完成以后，将发送确认命令，从而将更新后的数据写入到目的闪存的存储单元中，完成数据传输操作。
在实施例二中为错误检测单元进行纠错处理，本发明的错误纠错还可以有多种实现方式，例如通过其他功能单元或者设置新的功能单元进行纠错处理，只需要确保当发生数据错误时，及时进行纠错处理，并将纠错后的数据发送到目的闪存进行数据更新，并更新完成后，将缓存中的更新数据进一步写入目的闪存的存储单元中。
如图6所示为本发明闪存间数据传输方法流程。在数据传输开始后，直接进行两路并行数据传输，并在数据传输完成以后对数据进行错误检测处理。之后将根据错误检测处理的结果选择是否进行数据更新操作。若错误处理没有发现错误，将确认数据传输；若发现错误，将对错误数据进行纠错处理后将正确的数据进行更新，并在更新完成以后，确认数据传输，使更新后的数据写入目的闪存的存储单元中，完成数据传输操作。
综上所述，本发明所提出的闪存控制器可以在闪存间数据传输过程中，在保证数据传输正确性的同时，提高了总线的利用率。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明；因此，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (8)

1.一种闪存控制器，包括传输控制模块，其特征在于，所述传输控制模块包括：控制单元、错误检测单元和接口单元；
所述控制单元，分别与所述错误检测单元和接口单元相连，用于生成针对闪存间传输数据的读写控制指令，所述读写控制指令包括：数据直接传输控制指令和数据错误检测控制指令；
所述接口单元，还通过数据总线与闪存阵列相连，用于提供数据传输接口，完成所述闪存控制器与闪存阵列之间的数据传输；
所述错误检测单元，用于接收闪存间传输数据，并检测该数据是否发生错误。
2.根据权利要求1所述的闪存控制器，其特征在于，所述数据直接传输控制指令用于控制闪存间数据从闪存阵列的源闪存向目的闪存进行传输；所述数据错误检测控制指令用于控制闪存间数据从闪存阵列的源闪存通过所述接口单元传输到所述错误检测单元。
3.根据权利要求1或2所述的闪存控制器，其特征在于，所述错误检测单元还用于对检测发生错误的数据进行纠错处理；所述控制单元生成的读写控制指令还包括：纠错数据控制指令。
4.根据权利要求3所述的闪存控制器，其特征在于，所述纠错数据控制指令用于控制从所述错误检测单元将纠错处理后的数据通过所述接口单元传输到闪存阵列的目的闪存。
5.一种闪存间数据传输方法，其特征在于，包括以下处理过程：
从闪存阵列源闪存中读出，通过数据总线，一路直接传输到闪存阵列的目的闪存，另一路通过接口单元传输到错误检测单元；
错误检测单元对接收到的数据进行错误检测；并且目的闪存将接收到的数据存入该闪存的缓存中；
当所述错误检测的结果为数据没有错误，则将所述缓存的数据写入目的闪存的存储单元中。
6.根据权利要求5所述的数据传输方法，其特征在于，当所述错误检测的结果为数据发生错误，对数据进行纠错处理后写入目的闪存的存储单元中。
7.根据权利要求6所述的数据传输方法，其特征在于，所述纠错处理具体为：所述错误检测单元对数据进行纠错处理，并将纠错后的数据通过接口单元写入目的闪存的存储单元中。
8.根据权利要求7所述的数据传输方法，其特征在于，所述将纠错后的数据写入目的闪存的存储单元包括以下处理过程：将纠错后的数据通过所述接口单元写入目的闪存的缓存单元进行数据更新，然后再将所述缓存的数据写入目的闪存的存储单元中。
CN201110332025.8A 2011-10-27 2011-10-27 闪存控制器以及闪存间数据传输方法 Active CN102411548B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201110332025.8A CN102411548B (zh) 2011-10-27 2011-10-27 闪存控制器以及闪存间数据传输方法
JP2014537468A JP2014535104A (ja) 2011-10-27 2012-09-27 フラッシュメモリ制御器及びフラッシュメモリ間のデータ転送方法
US14/354,575 US20150058701A1 (en) 2011-10-27 2012-09-27 Flash memory controller and method of data transmission between flash memories
PCT/CN2012/082131 WO2013060215A1 (zh) 2011-10-27 2012-09-27 闪存控制器以及闪存间数据传输方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110332025.8A CN102411548B (zh) 2011-10-27 2011-10-27 闪存控制器以及闪存间数据传输方法

Publications (2)

Publication Number Publication Date
CN102411548A true CN102411548A (zh) 2012-04-11
CN102411548B CN102411548B (zh) 2014-09-10

Family

ID=45913628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110332025.8A Active CN102411548B (zh) 2011-10-27 2011-10-27 闪存控制器以及闪存间数据传输方法

Country Status (4)

Country Link
US (1) US20150058701A1 (zh)
JP (1) JP2014535104A (zh)
CN (1) CN102411548B (zh)
WO (1) WO2013060215A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013060215A1 (zh) * 2011-10-27 2013-05-02 忆正科技（武汉）有限公司 闪存控制器以及闪存间数据传输方法
CN108038016A (zh) * 2017-12-22 2018-05-15 湖南国科微电子股份有限公司 固态硬盘错误数据处理方法及装置
CN109716314A (zh) * 2016-09-23 2019-05-03 Arm有限公司 用于控制数据传输的装置、存储器控制器、存储器模块和方法
CN111008171A (zh) * 2019-11-25 2020-04-14 中国兵器工业集团第二一四研究所苏州研发中心 一种带串行flash接口控制的通信ip电路
CN111625481A (zh) * 2020-04-28 2020-09-04 深圳市德明利技术股份有限公司 一种防止闪存比特错误放大的方法和装置以及设备

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8874831B2 (en) 2007-06-01 2014-10-28 Netlist, Inc. Flash-DRAM hybrid memory module
US8904098B2 (en) 2007-06-01 2014-12-02 Netlist, Inc. Redundant backup using non-volatile memory
US9436600B2 (en) 2013-06-11 2016-09-06 Svic No. 28 New Technology Business Investment L.L.P. Non-volatile memory storage for multi-channel memory system
US10915448B2 (en) 2017-08-22 2021-02-09 Seagate Technology Llc Storage device initiated copy back operation
CN109669800B (zh) * 2017-10-13 2023-10-20 爱思开海力士有限公司 用于写入路径错误的高效数据恢复
CN113035267B (zh) * 2021-03-25 2022-05-13 长江存储科技有限责任公司 一种半导体测试装置、数据处理方法、设备及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030225961A1 (en) * 2002-06-03 2003-12-04 James Chow Flash memory management system and method
CN101288056A (zh) * 2006-03-13 2008-10-15 松下电器产业株式会社 闪速存储器用的存储控制器
CN101427225A (zh) * 2000-11-22 2009-05-06 三因迪斯克公司 数据区段尺寸不同于存储器页面和/或区块尺寸之非易失性存储器系统的操作技术

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8027194B2 (en) * 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
JP2003296199A (ja) * 2002-01-29 2003-10-17 Matsushita Electric Ind Co Ltd 記憶装置、データ処理方法及びデータ処理プログラム
US7409473B2 (en) * 2004-12-21 2008-08-05 Sandisk Corporation Off-chip data relocation
KR100764749B1 (ko) * 2006-10-03 2007-10-08 삼성전자주식회사 멀티-칩 패키지 플래시 메모리 장치 및 그것의 카피 백방법
CN100458977C (zh) * 2007-04-29 2009-02-04 北京中星微电子有限公司 一种自适应控制闪存接口读写速度的装置和方法
US20090063786A1 (en) * 2007-08-29 2009-03-05 Hakjune Oh Daisy-chain memory configuration and usage
CN101246742B (zh) * 2008-03-25 2010-06-16 威盛电子股份有限公司 电子装置与其数据传输方法
US8321757B2 (en) * 2008-06-22 2012-11-27 Sandisk Il Ltd. Method and apparatus for error correction
KR20100111990A (ko) * 2009-04-08 2010-10-18 삼성전자주식회사 플래시 메모리 장치 및 그것의 데이터 랜덤화 방법
KR101626084B1 (ko) * 2009-11-25 2016-06-01 삼성전자주식회사 멀티 칩 메모리 시스템 및 그것의 데이터 전송 방법
KR101671334B1 (ko) * 2010-07-27 2016-11-02 삼성전자주식회사 메모리 장치와 이의 데이터 제어방법
KR101736792B1 (ko) * 2010-09-20 2017-05-18 삼성전자주식회사 플래시 메모리 및 그것의 셀프 인터리빙 방법
US20120110244A1 (en) * 2010-11-02 2012-05-03 Micron Technology, Inc. Copyback operations
CN102411548B (zh) * 2011-10-27 2014-09-10 忆正存储技术（武汉）有限公司 闪存控制器以及闪存间数据传输方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101427225A (zh) * 2000-11-22 2009-05-06 三因迪斯克公司 数据区段尺寸不同于存储器页面和/或区块尺寸之非易失性存储器系统的操作技术
US20030225961A1 (en) * 2002-06-03 2003-12-04 James Chow Flash memory management system and method
CN101288056A (zh) * 2006-03-13 2008-10-15 松下电器产业株式会社 闪速存储器用的存储控制器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013060215A1 (zh) * 2011-10-27 2013-05-02 忆正科技（武汉）有限公司 闪存控制器以及闪存间数据传输方法
CN109716314A (zh) * 2016-09-23 2019-05-03 Arm有限公司 用于控制数据传输的装置、存储器控制器、存储器模块和方法
CN108038016A (zh) * 2017-12-22 2018-05-15 湖南国科微电子股份有限公司 固态硬盘错误数据处理方法及装置
CN108038016B (zh) * 2017-12-22 2021-01-01 湖南国科微电子股份有限公司 固态硬盘错误数据处理方法及装置
CN111008171A (zh) * 2019-11-25 2020-04-14 中国兵器工业集团第二一四研究所苏州研发中心 一种带串行flash接口控制的通信ip电路
CN111008171B (zh) * 2019-11-25 2020-12-22 中国兵器工业集团第二一四研究所苏州研发中心 一种带串行flash接口控制的通信ip电路
CN111625481A (zh) * 2020-04-28 2020-09-04 深圳市德明利技术股份有限公司 一种防止闪存比特错误放大的方法和装置以及设备
CN111625481B (zh) * 2020-04-28 2022-07-26 深圳市德明利技术股份有限公司 一种防止闪存比特错误放大的方法和装置以及设备

Also Published As

Publication number Publication date
WO2013060215A1 (zh) 2013-05-02
CN102411548B (zh) 2014-09-10
JP2014535104A (ja) 2014-12-25
US20150058701A1 (en) 2015-02-26

Similar Documents

Publication Publication Date Title
CN102411548B (zh) 闪存控制器以及闪存间数据传输方法
CN101727299B (zh) 连续数据存储中面向raid5的写操作优化设计方法
KR101626084B1 (ko) 멀티 칩 메모리 시스템 및 그것의 데이터 전송 방법
US8924627B2 (en) Flash memory device comprising host interface for processing a multi-command descriptor block in order to exploit concurrency
US8321778B2 (en) Efficient in-band reliability with separate cyclic redundancy code frames
CN102103558B (zh) 一种带有写重传功能的多通道NANDflash控制器
KR20180006101A (ko) 메모리 시스템 및 이의 동작 방법
KR20130016941A (ko) 메모리 시스템 및 그것의 메타 데이터 관리 방법
IL207120A0 (en) Bi-directional data transfer within a single i/o poration
CN102682012A (zh) 一种文件系统内读写数据的方法及装置
KR20090080568A (ko) 비휘발성 메모리용 고속 인터페이스
JP2011528154A5 (zh)
US20140229699A1 (en) Out-of-order command execution in non-volatile memory
JP2013061795A (ja) 記憶装置、コントローラ、およびリードコマンド実行方法
TW201320072A (zh) 記憶體儲存裝置、記憶體控制器與其資料傳輸方法
KR20140121159A (ko) 멀티 레벨 셀 메모리 시스템
US10365834B2 (en) Memory system controlling interleaving write to memory chips
CN106575250A (zh) 使用nand页缓冲器来改善固态驱动器的传递缓冲器利用的方法与系统
US20130339583A1 (en) Systems and methods for transferring data out of order in next generation solid state drive controllers
KR102707981B1 (ko) 반도체 메모리 장치
KR101936311B1 (ko) 데이터 처리 방법
KR101784816B1 (ko) 비휘발성 메모리 시스템
US9152348B2 (en) Data transmitting method, memory controller and data transmitting system
KR102391493B1 (ko) 반도체 장치와 연결된 컨트롤러 및 그것의 동작 방법
CN110196820A (zh) 半导体存储器装置及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: MEMORIGHT MEMORITECH (WUHAN) CO., LTD.

Free format text: FORMER NAME: MEMORIGHT STORAGE TECHNOLOGY (WUHAN) CO., LTD.

CP03 Change of name, title or address

Address after: 430074 Hubei city of Wuhan province East Lake New Technology Development Zone Road No. two high Guan Nan Industrial Park Building No. two West 3 floor

Patentee after: MEMORIGHT (WUHAN) Co.,Ltd.

Address before: 430074 Hubei city of Wuhan province Kuanshan road Optics Valley Software Park building C3 301-303

Patentee before: MEMORIGHT (WUHAN)CO.,LTD.

CP03 Change of name, title or address

Address after: 430070 Wuhan, Hubei Wuhan East Lake New Technology Development Zone, high-tech two Road No. 1 South Guan Industrial Park 2 factory 2-3 floor West.

Patentee after: EXASCEND TECHNOLOGY (WUHAN) CO.,LTD.

Address before: 430074 west 3 floor, two Guan Nan Industrial Park, two new road, Wuhan, Hubei, East Lake.

Patentee before: MEMORIGHT (WUHAN) Co.,Ltd.

CP03 Change of name, title or address
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Flash memory controller and data transmission method between flash memories

Effective date of registration: 20211021

Granted publication date: 20140910

Pledgee: Bank of Hankou Limited by Share Ltd. Financial Services Center

Pledgor: EXASCEND TECHNOLOGY (WUHAN) Co.,Ltd.

Registration number: Y2021420000115

PE01 Entry into force of the registration of the contract for pledge of patent right
CP03 Change of name, title or address

Address after: 430000 west of 2-3 / F, No.2 factory building, Guannan Industrial Park, No.1 Gaoxin 2nd Road, Wuhan Donghu New Technology Development Zone, Wuhan City, Hubei Province

Patentee after: Zhiyu Technology Co.,Ltd.

Address before: 430070 Wuhan, Hubei Wuhan East Lake New Technology Development Zone, high-tech two Road No. 1 South Guan Industrial Park 2 factory 2-3 floor West.

Patentee before: EXASCEND TECHNOLOGY (WUHAN) CO.,LTD.

CP03 Change of name, title or address