CN102074639A - 发光二极管及其制程 - Google Patents

发光二极管及其制程 Download PDF

Info

Publication number
CN102074639A
CN102074639A CN200910223862XA CN200910223862A CN102074639A CN 102074639 A CN102074639 A CN 102074639A CN 200910223862X A CN200910223862X A CN 200910223862XA CN 200910223862 A CN200910223862 A CN 200910223862A CN 102074639 A CN102074639 A CN 102074639A
Authority
CN
China
Prior art keywords
electrode portion
light
emitting diode
substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910223862XA
Other languages
English (en)
Other versions
CN102074639B (zh
Inventor
林升柏
张超雄
曾文良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rongchuang Energy Technology Co ltd
Zhanjing Technology Shenzhen Co Ltd
Original Assignee
Rongchuang Energy Technology Co ltd
Zhanjing Technology Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rongchuang Energy Technology Co ltd, Zhanjing Technology Shenzhen Co Ltd filed Critical Rongchuang Energy Technology Co ltd
Priority to CN200910223862XA priority Critical patent/CN102074639B/zh
Priority to KR1020100113388A priority patent/KR20110058675A/ko
Publication of CN102074639A publication Critical patent/CN102074639A/zh
Application granted granted Critical
Publication of CN102074639B publication Critical patent/CN102074639B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

一种发光二极管及其制程，包含下列步骤：提供一基板组合体，该基板组合体具有一基板、分别设置在该基板上、下表面的多条上、下电极部、分别介于所述上、下电极部间的多条上、下蚀刻部、多个相间隔且贯穿该基板与所述上、下电极部的孔洞，及多个分别在界定出每一孔洞的内周壁面设置的连接电极部。接着，形成多个分别封闭每一上电极部的多上开口的阻隔单元，最后在两上电极部间设置发光二极管芯片并形成一覆盖层，经切割后就制得发光二极管。透过该制程可提升基板利用率，并能进行两次成型而增进发光二极管发光强度。

Description

发光二极管及其制程
技术领域
本发明涉及一种发光二极管及其制程，特别是涉及一种适合应用于光电产品上的发光二极管及其制程。
背景技术
现有制造发光二极管的制程具有下列步骤：
步骤101，是先在一基板沿一第一方向形成多条相间隔且镂空的槽道，并于该基板的一上、一下表面分别形成可导电的一上、一下电极层，每一槽道都是由两平行该第一方向的侧壁面，及两连接在所述侧壁面间的端壁面所形成。
步骤102，是分别对该上、下电极层蚀刻，以形成多沿该第一方向配置的上、下电极部，及多个分别介于所述上、下电极部间的上、下蚀刻部，所述上、下蚀刻部不具有可导电性。
步骤103，是在每一槽道的两侧壁面形成多个相间隔且分别与所述上、下电极部电连接的连接电极部。
步骤104，是在每一上蚀刻部两侧的两上电极部间设置分别与所述上电极部电连接的发光二极管芯片。
步骤105，是在该基板的上表面形成多条避开该槽道且包覆所述发光二极管芯片、所述上电极部及所述上蚀刻部的透明覆盖层。
步骤106，是沿一与该第一方向垂直的第二方向切割该基板及所述覆盖层以形成多个发光二极管。
虽然透过前述制程可制得发光二极管，但为了形成分别与所述上、下电极部电连接的连接电极部，须先在该基板形成多条条状镂空的槽道，所述槽道会导致该基板的实质面积大幅缩小，单位面积基板可制造的发光二极管数量相对较少，使该现有制程具有基板利用率较低而较浪费的缺失。
另外，美国专利6,815,249号案中披露另一种制法，参阅该专利案说明书中的图13a～13d，主要是利用雷射钻孔方式形成多个相间隔且分别自所述下电极部133b延伸穿过该基板132但未贯穿所述上电极部133a的盲孔。但在进行钻孔时，必须控制不钻穿所述上电极部133a以形成所述盲孔，及借由所述上电极部133a作为阻隔以防止形成覆盖层的胶料流入孔内，由于上电极部133a厚度极薄，因此必须使用较精密的工具控制钻孔的深度，如此，由于用到较精密的工具设备导致制造成本提高，为了控制钻孔深度无法进行快速钻孔，也会使制程时间延长而降低制造效率。
发明内容
本发明的其中一个目的，是在提供一种能够有效提升基板的利用率的发光二极管及其制程。
于是，本发明的一种发光二极管的制程，包含下列步骤：一、提供一个基板组合体，该基板组合体具有一个基板、多条沿一第一方向相间隔地设置在该基板的一个上表面的上电极部、多条介于所述上电极部间的上蚀刻部、多条沿该第一方向相间隔地设置在该基板的一个下表面的下电极部、多条介于所述下电极部间的下蚀刻部、多个相间隔且贯穿该基板与所述上、下电极部的孔洞，所述孔洞分别在所述上、下电极部界定形成多个上开口及多个下开口；二、分别在界定出每一个孔洞的内周壁面形成一个与该基板组合体的上、下电极部电连接的连接电极部；三、形成多个分别封闭每一上电极部的多个上开口的阻隔单元；四、在位于每一条上蚀刻部两侧的两个上电极部间，设置多个相间隔的发光二极管芯片，每一个发光二极管芯片分别与所述上电极部电连接；五、在该基板的上表面形成一个包覆住所述发光二极管芯片、所述上电极部与所述上蚀刻部且由透明材质制成的覆盖层；以及六、沿该第一方向且经所述孔洞切割该基板，并沿一垂直于该第一方向的第二方向切割该基板，以形成多个发光二极管。
此外，本发明还提供另一种发光二极管的制程。其中，该发光二极管的制程的步骤一与上述制程中的步骤一相同，且其步骤三～五也分别与上述制程中的步骤四～六相同，因此，在此不再赘述，仅针对步骤二提出说明。步骤二是分别在所述孔洞填入导电胶作为使所述上、下电极部电连接的连接电极部。
进一步地，本发明还提供另一种发光二极管的制程，其包含下列步骤：一、提供一个基板组合体，该基板组合体具有一个基板、多条沿一第一方向相间隔地设置在该基板的一个下表面的下电极部、多条介于所述下电极部间的下蚀刻部，及多个相间隔且贯穿该基板与所述下电极部的孔洞，所述孔洞分别在该基板上表面、所述下电极部界定形成多个上开口及多个下开口；二、沿该第一方向在该基板的上表面设置多条相间隔且封闭所述上开口并当作上电极部的导电薄膜层，并在所述导电薄膜层间界定形成多条上间隔部；三、对经步骤二处理的基板进行电镀，以分别在所述导电薄膜层表面形成上电镀层，在所述下电极部表面形成下电镀层，以及在界定出所述孔洞的内周壁面形成连接电镀层，该连接电镀层使该导电薄膜层与该下电极部形成电连接；四、在位于每一条上间隔部两侧的两个上电镀层间，设置多个相间隔的发光二极管芯片，每一发光二极管芯片分别与所述上电镀层电连接；五、在该基板的上表面形成一个包覆住所述发光二极管芯片、所述上电镀层与所述上间隔部且由透明材质制成的覆盖层；以及六、沿该第一方向且经所述孔洞切割该基板，并沿一个垂直于该第一方向的第二方向切割该基板，以形成多个发光二极管。
本发明还进一步提供可透过前述制程所制得的发光二极管。本发明的一种的发光二极管包含一个基材、相间隔地设置于该基材的一个第一电极、一个第二电极、一个分别与该第一、第二电极电连接的发光二极管芯片、两个分别设置在该第一、第二电极上的阻隔单元，及一个封盖住该第一、第二电极、该阻隔单元及该发光二极管芯片的覆盖体。该基材包括一个上表面、一个下表面，及相间隔地设置且分别连接于该上、下表面的一个第一沟槽部、一个第二沟槽部，且每一个沟槽部各具有一个形成于该上表面的上端缺口。该第一电极包括分别设置于该基材的上、下表面的一个上电极部、一个下电极部，及一个设置在该第一沟槽部且电连接该上、下电极部的连接电极部。该第二电极包括分别设置于该基材的上、下表面的一个上电极部、一个下电极部，及一个设置在该第二沟槽部且电连接该上、下电极部的连接电极部。所述阻隔单元是分别设置于该第一、第二电极的连接电极部且分别封住该第一、第二沟槽部的上端缺口。该覆盖体是由透明材质制成，且封盖住该第一、第二电极的上电极部、该阻隔单元及该发光二极管芯片。
进一步地，本发明还提供另一种发光二极管。其中，该发光二极管的电极结构、发光二极管芯片电性以及覆盖体皆与上述的发光二极管相同，因此，不再赘述。不同的是，所述上、下电极部电连接的连接电极部系由导电胶或其它导电物质所形成，并且不包含前述两个分别设置在该第一、第二电极上的阻隔单元。
此外，本发明的另一种的发光二极管则包含一个基材、相间隔地设置于该基材的一个第一电极、一个第二电极、一个分别与该第一、第二电极电连接的发光二极管芯片，及一个封盖住该第一、第二电极及该发光二极管芯片的覆盖体。该基材包括一个上表面、一个下表面、相间隔地设置且分别连接于该上、下表面间的一个第一沟槽部及一个第二沟槽部，且每一个沟槽部各具有一个形成于该上表面的上端缺口。该第一电极包括分别设置于该基材的上、下表面的一个上电极部、一个下电极部、一个设置在该第一沟槽部且电连接该上、下电极部的连接电极部，及一个与该连接电极部相间隔设置，且穿设该基材并电连接该上电极部与下电极部的辅助连接电极部。该第二电极包括分别设置于该基材的上、下表面的一个上电极部、一个下电极部、一个设置在该第二沟槽部且电连接该上、下电极部的连接电极部，及一个与该连接电极部相间隔设置且穿设该基材并电连接该上电极部与下电极部的辅助连接电极部。其中，该第一、第二电极的上电极部是分别封盖住该第一、第二沟槽部的上端缺口。该覆盖体是由透明材质制成，且封盖住该第一、第二电极的上电极部、连接电极部、辅助连接电极部，及该发光二极管芯片。
本发明发光二极管及其制程的有益效果在于：上述发光二极管的制程借由在该基板组合体或基板形成孔洞及孔洞内周壁面设置连接电极部或连接电极层，再经所述孔洞切割该基板而形成多个发光二极管的方式，有效减少基板废料的产生，进而提升基板利用率与降低制造成本。此外，前述三种发光二极管分别借由与该第一、第二电极的连接电极部相连接的阻隔单元、或分别填满该基材的第一、第二沟槽部的连接电极部、或该第一、第二电极的上电极部以封住所述沟槽部的上端缺口，使得覆盖层原料不会流入所述沟槽部的空间而影响发光二极管的功能。
附图说明
图1是一剖视示意图，说明以本发明发光二极管的制程一第一较佳实施例的一基板组合体；
图2是一俯视示意图，说明在该第一较佳实施例中的一基板组合体具有多条相间隔的上电极部的情形；
图3是一剖视示意图，说明在该第一较佳实施例中设置一包覆住多个发光二极管芯片的覆盖层的情形；
图4是一俯视示意图，说明同时沿相垂直的一第一方向、一第二方向形成纵向与横向的蚀刻部的情形；
图5是一立体示意图，说明将该覆盖层切割为多个块状突起的覆盖体的情形；
图6是一剖视示意图，说明设置反射层后进行切割以制成多个发光二极管的情形；
图7是一剖视示意图，说明以本发明的第一较佳实施例所制出的发光二极管；
图8是一俯视示意图，说明以本发明的第一较佳实施例所制出的正面发光型的发光二极管；
图9是一俯视示意图，说明本发明的第一较佳实施例改变蚀刻模式所制出的另一种正面发光型的发光二极管；
图10是一俯视示意图，说明以本发明的第一较佳实施例所制出的侧面发光型的发光二极管；
图11是一剖视示意图，说明在本发明制程的一第二较佳实施例中，在孔洞内填满导电胶再设置覆盖层的情形；
图12是一剖视示意图，说明在该第二较佳实施例中设置反射层后进行切割以形成多个发光二极管的情形；
图13是一剖视示意图，说明以本发明制程的第二、第三较佳实施例所制出的发光二极管；
图14是一剖视示意图，说明在本发明制程的一第三较佳实施例中，分别在多个孔洞上设置多个遮盖单元的情形；
图15是一剖视示意图，说明利用所述遮盖单元移除位于其上方的块体的情形；
图16是一剖视示意图，说明在本发明制程的一第四较佳实施例中，在一基板组合体形成多个分别贯穿多条下电极部与一基板的孔洞的情形；
图17是一俯视示意图，说明在该基板上沿一第一方向在每一孔洞二相反侧分别形成二个辅助穿孔的的情形；
图18是一剖视示意图，说明在该第四较佳实施例中设置反射层后进行切割以形成多个发光二极管的情形；
图19是一剖视示意图，说明以本发明制程的第四较佳实施例所制出的发光二极管。
具体实施方式
本发明发光二极管的制程一第一较佳实施例，包含下列步骤：
参阅图1、图2与图3，步骤301是提供一基板组合体30，该基板组合体30具有一基板31、多条沿一第一方向I相间隔地设置在该基板31一上表面311的上电极部321、多条介于所述上电极部321间的上蚀刻部322、多条沿该第一方向I相间隔地设置在该基板31一下表面312的下电极部331、多条介于所述下电极部331间的下蚀刻部332、多个相间隔且贯穿该基板31与所述上、下电极部321、331的孔洞340，所述孔洞340分别在所述上、下电极部321、331界定形成多个上开口320及多个下开口330。本实施例中是利用黏胶在该基板31的上、下表面311、312各贴附一层铜箔32、33，并以机械钻孔形成贯穿该基板31与所述铜箔32、33的孔洞340后，再分别对所述铜箔32、33进行蚀刻以形成所述含有孔洞340的上、下电极部321、331与所述上、下蚀刻部322、332。
步骤302是分别在界定出每一孔洞340的内周壁面341形成一与该基板组合体30的上、下电极部321、331电连接的连接电极部351。在本实施例中，该连接电极部351为以电镀方式附着在该内周壁面341上的两层电镀层，分别是一镍金属层及形成于该镍金属层上的金或银金属层。另外，为增加该上、下电极部321、331的导电性，可在形成该连接电极部351的同时，分别在该上、下电极部321、331电镀上述两层金属镀层。值得说明的是，如果想要增加该上、下电极部321、331的导电性，但同时要节省电镀材料的成本时，则可以在对贴附在该基板31上、下表面311、312的铜箔32、33进行蚀刻时，同时沿一垂直于该第一方向I的第二方向II增设如图4所示的横向的上、下蚀刻部322’、332’，如此，将可减少该上、下电极部321、331的面积，达到节省电镀材料成本的目的。
参阅图3，步骤303是形成多个分别封闭每一上电极部321的多上开口320的阻隔单元360，所述阻隔单元360各具有一封闭住所述上开口320的第一阻隔层361，及一位于该第一阻隔层361上且黏滞性小于该第一阻隔层361的黏滞性，及硬度大于该第一阻隔层361的硬度的第二阻隔层362。在本实施例中，是以网板印刷方式分别形成所述第一、第二阻隔层361、362，且所述第一阻隔层361为绝缘材质的绿漆，所述第二阻隔层362是由一选自下列群组中的绝缘材质所制成：环氧树脂、硅氧树脂及合成树脂。
步骤304是在位于每一条上蚀刻部322两侧的两个上电极部321间，设置多个相间隔的发光二极管芯片37，每一发光二极管芯片37分别以打线接合(wire bonding)与覆晶(flip chip)的其中一种方式与所述上电极部321电连接。
步骤305是以射出成型(injection molding)与转注成型(transfer molding)其中一种方式，在该基板31的上表面311形成一包覆住所述发光二极管芯片37、所述上电极部321、所述上蚀刻部322及所述第二阻隔层362且由环氧树脂类或硅烷氧树脂类的透明材质制成的覆盖层38。该覆盖层38的外形若维持稳定不变形将有助于增进发光二极管芯片37的发光效果。此外，该覆盖层38也可以由掺杂荧光粉的透明材质制成，借以改变发光二极管芯片37所呈现的发光颜色。
配合参阅图5与图6，步骤306是沿该第一、第二方向I、II切割该覆盖层38以形成多个突起的块状覆盖体381，及多个围绕所述覆盖体381的沟槽382，并以射出成型与转注成型的其中一种方式，在所述沟槽382填满可反射光线的材质以形成围绕所述覆盖体381的反射层39。该反射层39并含有一选自下列群组中的物质：二氧化钛、二氧化硅及其等的组合，借此可达到较佳反射光线效果。
步骤307是沿该第一方向I且经所述孔洞340切割该基板31，并沿该第二方向II切割该基板31(参照图2)，以形成多个如图7及图8所示的发光二极管40。另外，如果依上述图4的蚀核模式即会形成如图9所示的发光二极管40’。
值得说明的是，在本实施例中，是沿如图2所示的多条平行该第一方向I且经过所述孔洞340的切割线i，与多条平行该第二方向II的切割线ii分别切割该基板31，因此，在步骤307所制得的发光二极管40(见图7)是属于正面发光型(top view)，但该制程的切割方式并不以此为限。如果调整切割线ii，使其路径通过所述孔洞340切割该基板31，配合将所述上电极部321的面积放大设计用来供该发光二极管芯片37设置，及所述下电极部322的面积缩小设计以节省电镀材料成本，及如图4所示增加或调整上述沿该第二方向II的上、下蚀刻部322’、332’，并配合调整切割线进行切割，就能制得如图10所示的侧向发光型(edge type)的发光二极管40’。
参阅图7与图8，以下再针对经由上述制程所制出的发光二极管40的结构进行说明。该发光二极管40包含一基材31、相间隔地设置于该基材31的一第一电极41、一第二电极42、一分别与该第一、第二电极41、42电连接的发光二极管芯片37、两分别设置在该第一、第二电极41、42上的阻隔单元360、一封盖住该第一、第二电极41、42，所述阻隔单元360及该发光二极管芯片37的覆盖体381，及一围绕该覆盖体381设置在该基材31上的反射杯391。该反射杯391即是由前述步骤307的反射层39(见图6)切割后形成。
该基材31包括一上表面311、一下表面312，及相间隔地设置且分别连接于该上、下表面311、312的一第一沟槽部342、一第二沟槽部343，所述沟槽部342、343即是由所述孔洞340(见图6)经步骤307切割后所形成。因此，每一沟槽部342、343各具有一形成于该上表面311的上端缺口344、345。且所述上端缺口344、345是由所述上开口320(见图6)经步骤307切割后所形成。
该第一电极41包括分别设置于该基材31的上、下表面311、312的一上电极部321、一下电极部331，及一设置在该第一沟槽部342且电连接该上、下电极部321、331的连接电极部351。其中，该上电极部321可以只是铜箔，或由铜箔与沉积在铜箔上的金属镀层形成以借此进一步增加导电性。
该第二电极42包括分别设置于该基材31的上、下表面311、312的一上电极部321、一下电极部331，及一设置在该第二沟槽部343且电连接该上、下电极部321、331的连接电极部351。其中，该第一、第二电极41、42的连接电极部351为前述制程步骤302中所形成的电镀层。
该发光二极管芯片37分别与该第一、第二电极41、42的上电极部321、321电连接。
该阻隔单元360各包括分别设置于该第一、第二电极41、42的连接电极部351、351且分别封住该第一、第二沟槽部342、343的上端缺口344、345的一第一阻隔层361，及一形成在该第一阻隔层361上且黏滞性小于该第一阻隔层361的黏滞性，及硬度大于该第一阻隔层361的硬度的第二阻隔层362。所述阻隔单元360的第一、第二阻隔层361、362的材质与该第一较佳实施例的制程所述相同。
该覆盖体381是由透明材质制成，且封盖住该第一、第二电极41、42的上电极部321、321、该上蚀刻部322、所述阻隔单元360，及该发光二极管芯片37。
该反射杯391是由可反射光线的材质所制成，且是围绕该覆盖体381，并沿该基材31的上表面311及所述阻隔单元360的第二阻隔层362设置。该覆盖体381的材质与该反射杯391中所含物质亦与该第一较佳实施例的制程所述相同。
本发明发光二极管的制程一第二较佳实施例，则包含步骤401～步骤406。且其步骤401与该第一较佳实施例的步骤301相同，故不再赘述。
参阅图11，步骤402是分别在所述孔洞340填入导电胶作为使所述上、下电极部321、331电连接的连接电极部352。其中，该导电胶为掺杂导电粉末的环氧树脂。
步骤403与该第一较佳实施例的步骤304相同。
参阅图11，步骤404是以射出成型与转注成型的其中一种方式，在该基板31的上表面311形成一包覆住所述发光二极管芯片37、所述上电极部321、所述上蚀刻部322及所述连接电极部352的覆盖层38，该覆盖层38的材质与该第一较佳实施例的步骤305所述者相同。
步骤405与该第一较佳实施例的步骤306相同。
参阅图12，步骤406是以如该第一较佳实施例的步骤307所述的方式切割该基板31，经切割后可形成多个如图13所示的发光二极管50。
本发明发光二极管的制程一第三较佳实施例包含步骤501～507。其中，步骤501～503分别与该第二实施例的步骤401～403相同，故不再赘述。
参阅图4与图14，步骤504是沿该第一方向I设置多个封闭所述上开口320且可移除的遮盖单元363。其中，该遮盖单元363可以是可撕除的干膜，或可被移除的模具。在本实施例中，该遮盖单元363为干膜，且该干膜为具有黏胶层的铜箔或胶带。
步骤505是设置覆盖层38，且方式与该第二较佳实施例的步骤404相同，故不再赘述。
配合图15，步骤506是在该覆盖层38未完全固化前，将该遮盖单元363移除，同时移除位于该遮盖单元363上的块体383，并沿该第二方向II切割该覆盖层38以形成多个突起的块状覆盖体381及多个围绕所述覆盖体381的沟槽382，并在所述沟槽382填满反射光线的材质以分别形成围绕所述覆盖体381的反射层39(见图12)。借由使用可被移除或撕除的遮盖单元363就能减少切割次数达到快速形成覆盖体381与沟槽382的目的。
步骤507与步骤406相同，且经切割后，同样可获得如图13所述的发光二极管50。
参阅图13，为经由第二、第三较佳实施例的制程所制出的发光二极管50，并包含一基材31、相间隔地设置于该基材31的一第一电极51、一第二电极52、一分别与该第一、第二电极51、52电连接的发光二极管芯片37、一封盖住该第一、第二电极51、52及该发光二极管芯片37的覆盖体381，及一围绕该覆盖体381设置在该基材31上的反射杯391。
配合图11，该发光二极管50与经第一较佳实施例所制出的发光二极管40(如图7所示)的主要差别为：该发光二极管50由于在制造过程中是在所述孔洞340(见图11)填入导电胶，且借由固化充填在所述孔洞340内的导电胶就能防止后续制程中的覆盖层38的原料流入孔洞中340，所以不需另外再设阻隔单元360(见图7)。
以下针对该发光二极管50与第一较佳实施例所制出的发光二极管40主要不同处说明，其它相同结构部分不再赘述。该第一、第二电极51、52的连接电极部352、352是由该第二、第三较佳实施例中的步骤402或步骤502的导电胶所制成，且同样能借由填满该第一、第二沟槽部342、343的设置方式达到电连接该第一、第二电极51、52的上电极部321、321与下电极部331、331，及分别封住该第一、第二沟槽部342、343的上端缺口344、345的功能。
本发明发光二极管的制程一第四较佳实施例，则包含下列步骤：
参阅图16与图17，步骤601是提供一基板组合体30’，该基板组合体30’具有一基板31、多条沿一第一方向I相间隔地设置在该基板31一下表面312的下电极部331、多条介于所述下电极部331间的下蚀刻部332，及多个相间隔且贯穿该基板31与所述下电极部331的孔洞340，所述孔洞340分别在该基板31上表面311、所述下电极331部界定形成多个上开口310及多个下开口330。在本实施例中，是先在该下表面312利用黏胶贴附一层铜箔33，并以机械钻孔的方式形成所述贯穿该铜箔33与该基板31的孔洞340后，再对该铜箔33蚀刻以形成所述含有孔洞340的下电极部331与下蚀刻部332。
步骤602是沿该第一方向I在该基板31的上表面311设置多条相间隔且封闭所述上开口310的导电薄膜层611，并在所述导电薄膜层611间界定形成多条上间隔部612，在本实施例中，是在该上表面311利用黏胶贴附多条相间隔的铜箔，以形成所述导电薄膜层611。
配合图18，步骤603是沿该第一方向I在每一孔洞340两相反侧形成贯穿所述下电极部331、基板31与导电薄膜层611的多个辅助穿孔620，并于每一个辅助穿孔620填满导电胶63以形成一辅助连接电极部621。该导电胶63为掺杂导电粉末的环氧树脂。
步骤604是对经步骤603处理的基板31进行电镀，以分别在所述导电薄膜层611上表面及所述辅助连接电极部621的上端面形成形成上电镀层641，在所述下电极部331表面及所述辅助连接电极部621的下端面形成下电镀层642，以及在界定出所述孔洞340的内周壁面341形成连接电镀层643，该连接电镀层643使该导电薄膜层611与该下电极部331形成电连接。在本实施例中，进行电镀后也会在所述导电薄膜层611位于所述孔洞340中的内表面分别形成一电镀层644。
步骤605是在位于每一条上间隔部612两侧的两个上电镀层641间，设置多个相间隔的发光二极管芯片37，每一发光二极管芯片37分别与所述上电镀层641电连接。
步骤606是以射出成型与转注成型的其中一种方式在该基板31的上表面311形成一包覆住所述发光二极管芯片37、所述上电镀层641与所述上间隔部612且由透明材质制成的覆盖层38。该覆盖层38的材质将与该第一较佳实施例的步骤305相同。
步骤607是切割该覆盖层38以形成多个突起的块状覆盖体381及多个围绕所述覆盖体381的沟槽382，并在所述沟槽382填满可反射光线的材质以形成围绕所述覆盖体381的反射层39。
步骤608是沿该第一方向I且经所述孔洞340切割该基板31，并沿一垂直于该第一方向I的第二方向II切割该基板31，以形成多个如图21所示的发光二极管70。
参阅图19，为经由第四较佳实施例的制程所制出的发光二极管70，并包含一基材31、相间隔地设置于该基材31的一第一电极71、一第二电极72、一分别与该第一、第二电极71、72电连接的发光二极管芯片37、一封盖住该第一、第二电极71、72及该发光二极管芯片37的覆盖体381，及一围绕该覆盖体381设置在该基材31上的反射杯391。
该基材31包括一上表面311、一下表面312、相间隔地设置且分别连接于该上、下表面311、312间的一第一沟槽部342及一第二沟槽部343，且每一沟槽部342、343各具有一形成于该上表面311的上端缺口344、345。
该第一电极71包括分别设置于该基材31的上、下表面311、312的一上电极部321、一下电极部331、一设置在该第一沟槽部342且电连接该上、下电极部321、331的连接电极部353，及一与该连接电极部353相间隔设置，且穿设该基材31并电连接该上电极部321与下电极部331的辅助连接电极部621。其中，该上电极部321是封盖住该第一沟槽部342的上端缺口344。
该第二电极72包括分别设置于该基材71的上、下表面311、312的一上电极部321、一下电极部331、一设置在该第二沟槽部343且电连接该上、下电极部321、331的连接电极部353，及一与该连接电极部353相间隔设置且穿设该基材31并电连接该上电极部321与下电极部331的辅助连接电极部621。其中，该上电极部321是封盖住该第二沟槽部343的上端缺口345。在本实施例中，该第一、第二电极71、72的上电极部321为前述制程步骤602中铜箔型式的导电薄膜层611与步骤604的上电镀层641所配合形成，且该第一、第二电极71、72的连接电极部353是由前述制程步骤604的连接电镀层643(见图18)所形成。
该发光二极管芯片37分别与该第一、第二电极71、72的上电极部321、321电连接。该覆盖体381是由透明材质制成，且封盖住该第一、第二电极71、72的上电极部321、321、连接电极部353、353、该上蚀刻部322，及该发光二极管芯片37。该反射杯391是由可反射光线的材质所制成，且是围绕该覆盖体381，并沿该基材31的上表面311及该第一、第二电极71、72的上电极部321、321设置。该发光二极管70的第一、第二电极71、72除了透过该连接电极部353、353电连接该上电极部321、321与下电极部331、331外，还能借由该辅助连接电极621、621确保该上、下电极部321、321、331、331始终获得稳定的电连接，而使该发光二极管70具有佳的使用质量与可靠度。
归纳上述，本发明发光二极管40、40’、50、70及其制程，能够获致下述的功效及优点，所以能达到本发明的目的：
一、本发明制程在该基板31形成孔洞340，并在孔洞340内设置连接电极部351、352或连接电镀层643就能借此电连接上、下电极部321、331，进而使发光二极管40、50、70能正常运作，再经所述孔洞340切割该基板31而形成多个发光二极管40、40’、50、70的方式，可有效减少基板31废料的产生，进而提升基板利用率与降低制造成本。
二、本发明制程利用在该基板31形成孔洞340，并在孔洞340设置连接电极部351、352或连接电镀层643的设计，并借由改变切割方式，可分别制成正向或侧向的发光二极管40、40’、50、70，使本发明制程具有容易因应产品型式调整制程弹性的优点。
三、本发明制程借由与该第一、第二沟槽部342、343连接的阻隔单元360、或该连接电极部352、或导电薄膜层611封盖住所述孔洞340的上开口320、310，该覆盖层38在封盖住所述上电极部321与所述发光二极管芯片37时，不会因所述孔洞340的空间而流入变形，进而影响发光二极管的功能。
四、在该发光二极管的制程的第四较佳实施例中，还借由先形成贯穿的孔洞340再设置导电薄膜层611的制程顺序，由于直接形成贯穿的孔洞340而不必考虑钻孔深度，因此能以简单的机械钻孔达到相同的结果，借此能简化制程并提高制造效率。
以上所述，仅为本发明的较佳实施例，不能以此限定本发明实施的范围，即凡依本发明申请专利范围及发明说明内容所作的简单的等效变化与修饰，皆仍属本发明专利涵盖的范围。

Claims (10)

1.一种发光二极管的制程；其特征在于：该制程包含下列步骤：
一、提供一基板组合体，该基板组合体具有一基板、多条沿一第一方向相间隔地设置在该基板的一个上表面的上电极部、多条介于所述上电极部间的上蚀刻部、多条沿该第一方向相间隔地设置在该基板的一个下表面的下电极部、多条介于所述下电极部间的下蚀刻部，及多个相间隔且贯穿该基板与所述上、下电极部的孔洞，所述孔洞分别在所述上、下电极部界定形成多个上开口及多个下开口；
二、分别在界定出每一孔洞的内周壁面，形成一与该基板组合体的上、下电极部电连接的连接电极部；
三、形成多个分别封闭每一上电极部的多个上开口的阻隔单元；
四、在位于每一条上蚀刻部两侧的两上电极部间，设置多个相间隔的发光二极管芯片，每一发光二极管芯片分别与所述上电极部电连接；
五、在该基板的上表面形成一包覆住所述发光二极管芯片、所述上电极部与所述上蚀刻部与所述第二阻隔层且由透明材质制成的覆盖层；及
六、沿该第一方向且经所述孔洞切割该基板，并沿一垂直于该第一方向的第二方向切割该基板，以形成多个发光二极管。
2.如权利要求1所述的发光二极管的制程，其特征在于：在步骤三中，所述阻隔单元各具有一封闭住所述上开口的第一阻隔层，及一位于该第一阻隔层上的第二阻隔层，且所述第二阻隔层的黏滞性是小于所述第一阻隔层的黏滞性，其硬度则大于所述第一阻隔层的硬度，其中所述第一阻隔层为绿漆，而所述第二阻隔层是由一选自下列群组中的材质所制成：环氧树脂、硅氧树脂及合成树脂。
3.如权利要求1所述的发光二极管的制程，其特征在于：该制程还包含一在步骤五以后的步骤五-1，在步骤五-1中，是切割该覆盖层以形成多个突起的块状覆盖体及多个围绕所述覆盖体的沟槽，并在所述沟槽填满可反射光线的材质以形成围绕所述覆盖体的反射层，而该反射层含有一选自下列群组中的物质：二氧化钛、二氧化硅及其等的组合。
4.一种发光二极管的制程；其特征在于：该制程包含下列步骤：
一、提供一基板组合体，该基板组合体具有一基板、多条沿一第一方向相间隔地设置在该基板的一个上表面的上电极部、多条介于所述上电极部间的上蚀刻部、多条沿该第一方向相间隔地设置在该基板的一个下表面的下电极部、多条介于所述下电极部间的下蚀刻部，及多个相间隔且贯穿该基板与所述上、下电极部的孔洞，所述孔洞分别在所述上、下电极部界定形成多个上开口及多个下开口；
二、分别在所述孔洞填入导电胶作为使所述上、下电极部电连接的连接电极部；
三、在位于每一条上蚀刻部两侧的两个上电极部间，设置多个相间隔的发光二极管芯片，每一发光二极管芯片分别与所述上电极部电连接；
四、在该基板的上表面形成一包覆住所述发光二极管芯片、所述上电极部、所述上蚀刻部与所述连接电极部且由透明材质制成的覆盖层；及
五、沿该第一方向且经所述孔洞切割该基板，并沿一垂直于该第一方向的第二方向切割该基板，以形成多个发光二极管。
5.如权利要求4所述的发光二极管的制程，其特征在于：该制程还包含一在该步骤三以后的步骤三-1，步骤三-1是沿该第一方向设置多个封闭所述上开口且可移除的遮盖单元，所述遮盖单元为可撕除的干膜或可移除的模具。
6.一种发光二极管的制程；其特征在于：该制程包含下列步骤：
一、提供一基板组合体，该基板组合体具有一基板、多条沿一第一方向相间隔地设置在该基板的一个下表面的下电极部、多条介于所述下电极部间的下蚀刻部，及多个相间隔且贯穿该基板与所述下电极部的孔洞，所述孔洞分别在该基板上表面、所述下电极部界定形成多个上开口及多个下开口；
二、沿该第一方向在该基板的上表面设置多条相间隔且封闭所述上开口并当作上电极部的导电薄膜层，并在所述导电薄膜层间界定形成多条上间隔部；
三、对经步骤二处理的基板进行电镀，以分别在所述导电薄膜层表面形成上电镀层，在所述下电极部表面形成下电镀层，以及在界定出所述孔洞的内周壁面形成连接电镀层，该连接电镀层使该导电薄膜层与该下电极部形成电连接；
四、在位于每一条上间隔部两侧的两个上电镀层间，设置多个相间隔的发光二极管芯片，每一发光二极管芯片分别与所述上电镀层电连接；
五、在该基板的上表面形成一包覆住所述发光二极管芯片、所述上电镀层与所述上间隔部且由透明材质制成的覆盖层；及
六、沿该第一方向且经所述孔洞切割该基板，并沿一垂直于该第一方向的第二方向切割该基板，以形成多个发光二极管。
7.如权利要求6所述的发光二极管的制程，其特征在于：该制程还包含一在该步骤二以后的步骤二-1，在步骤二-1，是沿该第一方向在每一孔洞两相反侧形成贯穿所述下电极部、基板、导电薄膜层的多个辅助穿孔，并于每一个辅助穿孔填满导电胶。
8.一种发光二极管，包含一个基材、分别设置在该基材上的一个第一电极、一个第二电极、一个与该第一、第二电极电连接的发光二极管芯片、两个分别对应该第一、第二电极设置的阻隔单元，及一个封盖该第一、第二电极、所述阻隔单元与该发光二极管芯片的覆盖体；其特征在于：
该基材包括一个上表面、一个下表面，及相间隔地设置且分别连接于该上、下表面的一第一沟槽部、一第二沟槽部，且每一个沟槽部各具有一形成于该上表面的上端缺口；
该第一电极包括分别设置于该基材的上、下表面的一个上电极部、一个下电极部，及一个设置在该第一沟槽部且电连接该上、下电极部的连接电极部；
该第二电极与该第一电极相间隔，包括分别设置于该基材的上、下表面的一个上电极部、一个下电极部，及一个设置在该第二沟槽部且电连接该上、下电极部的连接电极部；
该发光二极管芯片分别与该第一、第二电极的上电极部电连接；
所述阻隔单元分别设置于该第一、第二电极的连接电极部且分别封住该第一、第二沟槽部的上端缺口；及
该覆盖体是由透明材质制成，且封盖住该第一、第二电极的上电极部、所述阻隔单元及该发光二极管芯片。
9.一种发光二极管，包含一个基材、分别设置在该基材上的一个第一电极、一个第二电极、一个与该第一、第二电极电连接的发光二极管芯片，及一个封盖该第一、第二电极与该发光二极管芯片的覆盖体；其特征在于：
该基材包括一个上表面、一个下表面，及相间隔地设置且分别连接于该上、下表面间的一个第一沟槽部、一个第二沟槽部，且每一个沟槽部各具有一形成于上表面的上端缺口；
该第一电极包括分别设置于该基材的上、下表面的一个上电极部、一个下电极部，及一个填满该第一沟槽部并电连接该上、下电极部且封住该上端缺口的连接电极部，其中，该连接电极部为固态导电胶；
该第二电极与该第一电极相间隔，包括分别设置于该基材的上、下表面的一个上电极部、一个下电极部，及一个填满该第二沟槽部并电连接该上、下电极部且封住该上端缺口的连接电极部，其中，该连接电极部为固态导电胶；
该发光二极管芯片分别与该第一、第二电极的上电极部电连接；及
该覆盖体是由透明材质制成，且封盖住该第一、第二电极的上电极部、所述连接电极部及该发光二极管芯片。
10.一种发光二极管，包含一个基材、分别设置在该基材上的一个第一电极、一个第二电极、一个与该第一、第二电极电连接的发光二极管芯片，及一个封盖该第一、第二电极与该发光二极管芯片的覆盖体；其特征在于：
该基材包括一个上表面、一个下表面、相间隔地设置且分别连接于该上、下表面间的一个第一沟槽部及一个第二沟槽部，且每一个沟槽部各具有一个形成于该上表面的上端缺口；
该第一电极包括分别设置于该基材的上、下表面的一个上电极部、一个下电极部、一个设置在该第一沟槽部且电连接该上、下电极部的连接电极部，及一个与该连接电极部相间隔设置，且穿设该基材并电连接该上电极部与下电极部的辅助连接电极部，其中，该上电极部是封盖住该第一沟槽部的上端缺口；
该第二电极与该第一电极相间隔，包括分别设置于该基材的上、下表面的一个上电极部、一个下电极部、一个设置在该第二沟槽部且电连接该上、下电极部的连接电极部，及一个与该连接电极部相间隔设置且穿设该基材并电连接该上电极部与下电极部的辅助连接电极部，其中，该上电极是封盖住该第二沟槽部的上端缺口；
该发光二极管芯片分别与该第一、第二电极的上电极部电连接；及
该覆盖体是由透明材质制成，且封盖住该第一、第二电极的上电极部、连接电极部，及该发光二极管芯片。
CN200910223862XA 2009-11-24 2009-11-24 发光二极管及其制程 Expired - Fee Related CN102074639B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200910223862XA CN102074639B (zh) 2009-11-24 2009-11-24 发光二极管及其制程
KR1020100113388A KR20110058675A (ko) 2009-11-24 2010-11-15 발광 다이오드 및 그 제작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910223862XA CN102074639B (zh) 2009-11-24 2009-11-24 发光二极管及其制程

Publications (2)

Publication Number Publication Date
CN102074639A true CN102074639A (zh) 2011-05-25
CN102074639B CN102074639B (zh) 2013-06-05

Family

ID=44033077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910223862XA Expired - Fee Related CN102074639B (zh) 2009-11-24 2009-11-24 发光二极管及其制程

Country Status (2)

Country Link
KR (1) KR20110058675A (zh)
CN (1) CN102074639B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311380A (zh) * 2012-03-08 2013-09-18 展晶科技(深圳)有限公司 半导体封装制程及其封装结构
CN103390708A (zh) * 2012-05-10 2013-11-13 展晶科技(深圳)有限公司 发光二极管封装结构及其制造方法
CN105990507A (zh) * 2015-03-18 2016-10-05 新世纪光电股份有限公司 侧照式发光二极管结构及其制造方法
CN106981508A (zh) * 2016-01-18 2017-07-25 黄智方 具有垂直型跨接结构电极的水平式半导体元件
US10388838B2 (en) 2016-10-19 2019-08-20 Genesis Photonics Inc. Light-emitting device and manufacturing method thereof
US10497681B2 (en) 2015-09-18 2019-12-03 Genesis Photonics Inc. Light-emitting device
CN111200047A (zh) * 2018-11-20 2020-05-26 诺沛半导体有限公司 全让位发光二极管载板
CN111244254A (zh) * 2018-11-29 2020-06-05 诺沛半导体有限公司 高覆盖率发光二极管载板
US10784423B2 (en) 2017-11-05 2020-09-22 Genesis Photonics Inc. Light emitting device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082827A (ja) * 1998-09-04 2000-03-21 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
US6815249B2 (en) * 2001-06-19 2004-11-09 Citizen Electronics Co., Ltd. Surface-mount device and method for manufacturing the surface-mount device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100449799C (zh) * 2004-09-29 2009-01-07 晶元光电股份有限公司 发光二极管的封装基板的形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082827A (ja) * 1998-09-04 2000-03-21 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
US6815249B2 (en) * 2001-06-19 2004-11-09 Citizen Electronics Co., Ltd. Surface-mount device and method for manufacturing the surface-mount device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311380A (zh) * 2012-03-08 2013-09-18 展晶科技(深圳)有限公司 半导体封装制程及其封装结构
CN103390708A (zh) * 2012-05-10 2013-11-13 展晶科技(深圳)有限公司 发光二极管封装结构及其制造方法
CN103390708B (zh) * 2012-05-10 2016-01-06 展晶科技(深圳)有限公司 发光二极管封装结构及其制造方法
CN105990507A (zh) * 2015-03-18 2016-10-05 新世纪光电股份有限公司 侧照式发光二极管结构及其制造方法
US10497681B2 (en) 2015-09-18 2019-12-03 Genesis Photonics Inc. Light-emitting device
US10957674B2 (en) 2015-09-18 2021-03-23 Genesis Photonics Inc Manufacturing method
CN106981508A (zh) * 2016-01-18 2017-07-25 黄智方 具有垂直型跨接结构电极的水平式半导体元件
CN106981508B (zh) * 2016-01-18 2020-01-31 黄智方 具有垂直型跨接结构电极的水平式半导体元件
US10388838B2 (en) 2016-10-19 2019-08-20 Genesis Photonics Inc. Light-emitting device and manufacturing method thereof
US10784423B2 (en) 2017-11-05 2020-09-22 Genesis Photonics Inc. Light emitting device
CN111200047A (zh) * 2018-11-20 2020-05-26 诺沛半导体有限公司 全让位发光二极管载板
CN111244254A (zh) * 2018-11-29 2020-06-05 诺沛半导体有限公司 高覆盖率发光二极管载板

Also Published As

Publication number Publication date
CN102074639B (zh) 2013-06-05
KR20110058675A (ko) 2011-06-01

Similar Documents

Publication Publication Date Title
CN102074639B (zh) 发光二极管及其制程
CN102263192B (zh) 发光二极管次基板、发光二极管封装及其制造方法
US9537065B2 (en) Light-emitting device with reflective resin
US8044420B2 (en) Light emitting diode package structure
CN102544310B (zh) 安装基板及其制造方法
CN102349150B (zh) 具有导电性馈通部的半导体基底基座
JP5207807B2 (ja) チップ部品型ｌｅｄ
KR20080106068A (ko) 엘이디 리드 프레임과 이의 제조방법
US20100127294A1 (en) Side view type light-emitting diode package structure, and manufacturing method and application thereof
CN102468374A (zh) 发光二极管制造方法
US10651354B2 (en) Optoelectronic package with a low water vapor transmission rate (WVTR) and method for fabricating the same
US8846422B2 (en) Method for manufacturing LED package struture and method for manufacturing LEDs using the LED packange struture
US20120244651A1 (en) Method for manufacturing light emitting diode
CN101393950A (zh) 发光二极管的倒装封装制作方法
JP2011060859A (ja) 電子部品の製造方法および電子部品
CN110137165A (zh) 显示器件及其制作方法
US8299482B2 (en) Light emitter
CN101308892A (zh) 发光二极管封装制作方法
CN209389058U (zh) 一种发光二极管
CN102931165B (zh) 封装基板的制造方法
TWI404242B (zh) 發光二極體及其製程
KR100834925B1 (ko) 반도체 패키지의 제조방법
CN220776276U (zh) 防水结构与美容仪
KR101863549B1 (ko) 반도체 발광소자
KR20140000649U (ko) 리드프레임 어셈블리

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130605

Termination date: 20151124