CN102074555A - 倒装芯片构造中的器件和互连 - Google Patents

倒装芯片构造中的器件和互连 Download PDF

Info

Publication number
CN102074555A
CN102074555A CN2010105250931A CN201010525093A CN102074555A CN 102074555 A CN102074555 A CN 102074555A CN 2010105250931 A CN2010105250931 A CN 2010105250931A CN 201010525093 A CN201010525093 A CN 201010525093A CN 102074555 A CN102074555 A CN 102074555A
Authority
CN
China
Prior art keywords
passive device
chip
conductor wire
dielectric substrate
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105250931A
Other languages
English (en)
Inventor
崔俊允
斯特凡·科赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102074555A publication Critical patent/CN102074555A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19032—Structure including wave guides being a microstrip line type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Waveguides (AREA)

Abstract

本发明揭示了倒装芯片构造中的器件和互连。该器件包括通过无源器件互连的至少两个集成电路。该集成电路安装在基础接地板上，且每个均经由导电元件连接至无源器件。对于集成电路与无源器件的互连，该器件采用倒装微带线、被悬架的微带线、被覆盖的微带线或传统微带线的结构。取决于互连方案，可以实现较少的传输损失、较低的对外部干扰的敏感度、在组装处理中容易的对准属性、紧凑的封装尺寸、高复现性和/或低成本。

Description

倒装芯片构造中的器件和互连
技术领域
本发明揭示了倒装芯片构造中的互连。具体而言，本发明涉及一种器件，其中两个或更多个芯片或衬底通过无源器件互连，其采用了类似微带线的结构。
背景技术
集成电路、IC或“芯片”由单片半导体晶片形成，且每个芯片可以包含好几千万个互连的半导体电路或无源元件。随着半导体处理技术方面的最近技术进展(例如，光刻工具的显著改善)，变得可以实质上缩小IC的尺寸。作为尺寸缩小的优点，因为产品晶片产生更多的芯片，所以可以容易地降低每个IC的成本，并且在不增大功耗的情况下，可以显著提高IC的工作速度。
作为高速IC的示例，毫米波单片集成电路，即MIMIC，在约30至300GHz的频率范围内工作，并且由于高工作频率允许更宽的带宽或更高的分辨率而分别主要用于通信或传感。
但是，对于这种芯片正在发展中的成功需要更进一步的提高速度性能和降低生产成本。其中在一个封装内组合有数个毫米波电路的高度集成的系统可以降低制造成本。因为此外高频器件的最大问题之一仍然是由互连的短路引起的传输损失的最小化，所以封装半导体器件中多个MIMIC之间的新互连方案已经成为重要的关注点。
用于连接封装中芯片的广泛应用技术是导线接合。芯片需要特定的接合垫盘，且通常金导线将接合垫盘与安装衬底上的接触部连接。由此信号可以引向封装的外部。但是，此技术具有两个缺点。首先，因为芯片在其结构化表面面向远离安装衬底的方向的情况下进行安装，所以接合导线需要具有一定的长度，这限制了封装的紧凑程度。其次，长接合导线在高频应用中引起较高的电感和寄生互连，这导致信号损失并降低了信号质量。
另一种用于连接封装中芯片的方案是倒装芯片技术。由此，芯片的结构化表面面对安装衬底。芯片与安装衬底之间的连接通过导电元件来实现，例如，可以使用焊料的或金的球形凸点。这些更短的凸点连接具有低损失、低电感和低寄生的优点，允许更高的信号速度。此外，利用倒装芯片构造可以减小封装尺寸并降低组装成本。
由于前述优点，倒装芯片技术是对于MIMIC优选的技术。单个MIMIC芯片内的传输方案采用倒装微带线、IMSL、进一步降低传输损失的结构。但是，因为在其中数个MIMIC芯片与无源器件(例如，传输线、带通滤波器、耦合器、或功率分配器)集成的半导体器件中，无源器件中的路径通常比MIMIC芯片中的更长，其总体上，较少损失的优点并不明显。
MIMIC芯片之间的简单互连方案仍然使用传统的导线接合。但是，断路成为问题，并且由于较大的导线电感会导致通过空气的耦合的发生，这引起不期望的反馈或振荡。此外，传统的互连方案还对于外部干扰具有较高的敏感度。
因此，本发明针对的问题是提供在封装器件中在至少两个MIMIC芯片或毫米波电路之间廉价的和改善的互连方案。
本发明解决了倒装芯片构造中的器件问题，其中，MIMIC芯片或毫米波电路之间的互连选择类似MSL的互连方案。
发明内容
在本发明的主要实施例中，倒装芯片构造中的器件包括：与地线连接的基础接地板；安装在所述基础接地板上的至少两个芯片；以及无源器件，所述无源器件至少包括形成在电介质衬底的表面上的导电线。所述无源器件通过至少一个导电元件连接至所述芯片中的每一个。
该器件因此采用用于将MIMIC与无源器件互连的MSL结构的优点。互连可以以低成本和高复现性制造。此外，MSL结构允许比传统互连技术更紧凑的封装。MSL结构可以对于已经利用接地共面波导结构(即GCPW)技术的MIMIC芯片(其中，芯片已经安装到接地板上)容易地实现。此外，为了产生导电元件，仍可以利用倒装芯片构造的传统球形凸点处理。无源器件可以根据需要替换，并且可以通过改变无源器件的长度，修改芯片的布置。因此该结构提供了比传统互连方案更多的自由度。
优选地，所述导电线的表面面对所述芯片的表面。
在此情况下，互连方案类似于倒装微带线、IMSL结构。在这样的面向下的构造中，导电线具有对任意外部干扰较低的敏感度。此外，为了将导电元件和导电线连接，不需要形成穿过电介质衬底的过孔。不必使用过孔的事实降低了制造成本并减少了信号损失。作为另一优点，与其他MSL结构相比，IMSL结构示出了改进的低损失特性，这是因为主要存在于空气中的电场不会经历介电损失。因为在器件中仅存在一个接地板，所以也不会发生接地板之间不期望的平行模式。
总而言之，考虑到高频特性和制造简化，IMSL结构是最优的结构。
在另一实施例中，所述导电线的表面面向远离所述芯片的表面的方向。
因此，无源器件类似于被悬架的MSL结构。在这种结构中传输损失也较少，并且此外位于顶部的信号线容易触及以用于刻画特征或精细调节。此外，因为仅使用一个基础接地板，所以不期望的板模式是不可能发生的。
在另一实施例中，所述无源器件还包括第二接地板，所述第二接地板形成在所述电介质衬底的与其上形成所述导电线的表面相反的表面上。所述导电线的表面面对所述芯片的表面。
该互连方案类似于被覆盖的MSL结构。由于面向下的构造和额外的封盖，导电线具有对任意外部干扰非常低的敏感度。
在另一实施例中，所述无源器件还包括第二接地板，所述第二接地板形成在所述电介质衬底的与其上形成所述导电线的表面相反的表面上。所述导电线的表面面向远离所述芯片的表面的方向。
该互连方案类似于常规的MSL结构，其可以非常低的成本和高复现性来制造。与先前描述的其他实施例相似，位于顶部的信号线容易触及以用于刻画特征或精细调节。
优选地，台座结构额外地形成在基础接地板上，且位于所述至少两个芯片之间并位于所述无源器件下方。所述台座结构与所述基础接地板短接，但不必与所述无源器件接触。
台座结构提供了增强隔离性的电阻挡。可以利用这种台座结构容易地实现导电线的较宽范围的阻抗。因为阻抗取决于导电线与台座结构之间的距离，所以改变台座高度将直接控制阻抗。可以在不会导致相对于波长λ的“过宽的线宽度”的情况下实现非常低的特征阻抗。另一方面，可以在不会达到相对于刻蚀能力“过窄的线宽度”的极限情况下实现非常高的特征阻抗。
优选地，所述基础接地板和所述台座结构由单一部件形成。
因此，制造处理可以被简化并更廉价。
所述台座结构可以具有凸和/或凹形状，或者可以具有锥形形状。
因此可以在无源器件中实现不同的阻抗分布。对于凸形状，阻抗在线的边缘处较低，对于凹形状，阻抗在无源器件的中心处较低。
优选地，所述无源器件的所述电介质衬底对于可见光是透明的。
在上述实施例的情况下，其中仅仅由电介质衬底和导线形成了所述无源器件，透明衬底大大简化了所述导电线与所述导电元件的对准，这是因为所述导电元件未被所述电介质衬底隐藏。
优选地，所述透明电介质衬底由石英制成。
石英可以耐受在制造处理中较宽的温度梯度和较高的加热速率。此外，其纯度允许为实现较高晶片成品率所需的低污染环境。石英的介电常数适于实现所要求权利的器件。
在另一实施例中，所述无源器件还包括任意类型的无源元件/电路(例如，滤波器、耦合器或功率分配器)。
优选地，所述无源器件还包括用于补偿终止地线的虚拟地线结构。如果没有附加的方案，布置在无源器件上的任意传统的接地板会劣化性能(例如，通过引起平行板模式等)。虚拟接地结构的形状可以变化。
可以利用这样的虚拟接地结构，通过去除由于反射引起的信号失真，提高信号质量。这也减少了传输损失。
附图说明
以下参照附图将更详细地描述本发明，其中：
图1a示出了器件的基本组装结构，其中两个芯片经由导电元件连接至无源器件。
图1b示出了来自图1a的器件的正视图。
图2a示出了包括电介质衬底和导电线的无源器件如何形成具有接地板的IMSL结构。
图2b示出了具有虚拟接地结构的无源器件的示例。
图3示出了具有IMSL结构的器件的完整图像。
图4示出了具有被悬架的MSL结构的器件的完整图像。
图5示出了具有被覆盖的MSL结构的器件的完整图像。
图6示出了具有MSL结构的器件的完整图像。
图7示出了具有台座结构的器件的完整图像。
具体实施方式
图1a与图2一起示出了本发明所要求权利的器件1的基本组装结构。至少两个芯片2安装到基础接地板3上。本发明是特别针对GCPWMIMIC芯片设计的。但是，可以由于其他目的用任意类型的芯片替换MIMIC芯片。基础接地板3是导电的，优选地是金属，并与地线连接。例如，铝或铜是用于半导体处理的通常使用的材料。但是，高度掺杂的半导体层或作为承载板的通常的印刷电路板(即PCB)，也可以用作基础接地板3。承载板可以在其上/其内包括额外的电路或多层结构。
每个芯片2通过至少一个导电元件4连接到无源器件5。例如作为无源元件4，可以利用球形凸点处理的现有技术来建立球形凸点。导电元件可例如被焊接。焊料凸点展示了较高的可靠性并被广泛使用。但是，一些处理对焊料凸点带来了挑战。可选地，凸点可以由金制成，其提供了比焊料凸点更优的导电性。金的球形凸点可以例如利用可商业获取的球布线接合剂来制造。但是，本发明的导电元件不限于这些类型。此外导电元件4的形状是不重要的，因此圆球形状、矩形或其他形状均是可行的。
图1b示出了器件的正视图，描绘了如何布置多于一个导电元件的示例。多于一个导电元件可以增强机械稳定性。
无源器件5至少包括导电线7和电介质衬底6。取决于电介质衬底6的材料以及电介质衬底6和导电线7的几何形状，无源器件5的属性(例如，特征阻抗)可以变化。因为无源器件5连接至两个芯片2，所以无源器件5有效地提供了其互连。在其最简单的形式中，无源器件5是传输线。但是在其他实施例中，无源器件5可以是滤波器、耦合器、功率分配器、或任意其他的一个或多个无源电路。
在图2a中，作为示例，示出用于无源器件5的传输线，其包括电介质衬底6和导电线7。图2中的传输线与基础接地板3一起形成了IMSL结构。在图3中，示出了来自图1的具有IMSL结构的器件1。由此导电线7的表面面对芯片2的上表面。
导电线7的宽度w、电介质衬底6的厚度a、电介质衬底6的介电常数εr、以及电介质衬底6与基础接地板3之间的距离b是自由参数。取决于这些参数，可以对于传输线获得不同的特征阻抗Z0。特征阻抗Z0的适当设计是较为重要的，这是因为传输线的连接点处的阻抗不匹配将导致反射和信号损失。例如，对于50Ohm传输线，在a＝150μm和εr＝3.8，w＝185μm且b＝50μm的情况下计算电信号发送过程中使用的通常值。
无源器件优选地包括用于补偿终止地线的虚拟地线结构10。该结构可以如图2b所示为对称的，但是也可以是非对称的。利用合适的端子，可以避免反射，从而带来尤其在高频情况下更高的信号质量。
如图3所示，导电线7直接连接至导电元件4。因为电介质衬底不处于芯片2与导电线7之间，所以不需要形成过孔。因此，降低了制造成本。此外，因为电介质衬底6形成导电线7对于外部世界的屏蔽，所以对外部干扰的敏感度较弱。取决于电介质衬底6所用的材料(即其介电常数εr)，屏蔽效果可以更强或更弱。因为仅存在基础接地板3以形成IMSL结构，所以不存在不期望的平行板模式(在多于一个接地板之间)导致信号劣化的问题。IMSL结构还利用了通常的MSL结构的全部优点：容易制造、廉价、并可以得到紧凑的封装尺寸。
对于电介质衬底6使用透明材料是有利的。透明衬底允许容易地将导电线7与导电元件4对准。如果电介质衬底6是不透明的且没有采取其他用于对准的措施，则会因为导电元件4被隐藏而发生各个处理(例如球形凸点处理)期间的未对准。已经知道的是，这样的未对准会限制器件1的性能。
石英被认定为是用于透明电介质衬底6的优选材料。石英具有带来合理参数a、b和w(见图2a)的介电常数。此外，可以获得非常薄的石英衬底(薄至150μm)。最后，石英可以在制造处理中耐受较宽的温度梯度和较高的加热速率，并具有容许低污染环境的较高纯度。在制造处理期间清洁的环境提高了晶片成品率(即可以在一个晶片上制造多少功能芯片)。但是，本发明不限于将石英用作电介质衬底6。
在图4中，示出了本发明的另一实施例。器件1类似于被悬架的MSL结构。由此，导电线7的表面面向远离芯片2的表面的方向。为了将导电线7和导电元件4连接，必须穿过电介质衬底6形成每芯片至少一个过孔(由虚线表示)。被悬架的MSL结构具有较少损失的属性，并可以很容易地制造。此外，位于顶部的信号线易于触及以用于刻画特征或精细调节。因为芯片仅位于接地板下方，所以不会发生不期望的平行板模式。
在图5中，示出了本发明的另一实施例。器件1类似于被覆盖的MSL结构。由此，导电线7的表面面向芯片2的表面。为了将每个芯片的地线经由导电元件4与第二覆盖接地板9连接，必须穿过电介质衬底6形成两个过孔(由虚线表示)。被覆盖的MSL结构提供了对外部干扰非常有效的屏蔽。首先，因为导电线7被配置为面向下的构造。其次，因为覆盖接地板9提供了对来自器件1外部辐射的优良屏蔽。
在图6中，示出了本发明的另一实施例。器件1类似于常规的MSL结构。由此，导电线7的表面面向远离芯片2的表面的方向。为了将芯片经由导电元件4与导电线7连接，必须穿过电介质衬底6形成每芯片至少一个过孔(由虚线表示)。MSL结构提供了两个芯片之间的合理互连。信号损失特性优于导线接合技术。
本发明的另一优选方面如图7所示。器件1(这里具有IMSL结构)额外地包括布置在基础接地板3上的台座结构8。台座结构8位于至少两个芯片2之间，并位于无源器件5下方。台座结构8与基础接地板3短接，因此也与地线连接。但是，在台座结构8与无源器件5、芯片或导电元件4之间不建立直接接触。
优选地，台座结构是金属的。其可以由与基础接地板3相同的材料制成。基础接地板3也可以被构造为使得台座是基础接地板的一部分，即台座结构8和基础接地板3由单一部件形成。
台座结构有效地减小了电介质衬底6与基础接地板3之间的距离b。从而可以调整无源器件的特征阻抗。利用较低的台座高度可以实现非常高的特征阻抗，而利用非常高的台座高度，即非常小的b值，可以实现非常低的特征阻抗。
两种情况均可以在不改变导电线宽度w的情况下实现。因此，可以在一方面避免其中宽度w过窄而引起刻蚀处理方面的问题的情况，并可以在另一方面避免宽度w与波长相比过宽的情况。利用台座结构8可以容易地实现较宽的阻抗范围。
图7的台座结构8是平坦的，并与基础接地板3的表面平行，但是其也可以形成为凹或凸的形状。因此，可以实现从无源器件5的边缘到中心的不均匀的特征阻抗分布。因此，尤其在无源器件5中包括除了传输线之外的更复杂电路的情况下，可以获得更多的自由度。
总而言之，已经提出了倒装芯片构造中的器件1。设计出了四种互连方案，其全部适用于GCPW MIMIC芯片。互连可以通过无源器件(例如传输线)来实现。通过利用IMSL、MSL、被覆盖的MSL或被悬架的MSL结构，实现各种优点。互连可以被选择以用于较少的传输损失、较低的对外部干扰的敏感度、更容易在接触处理中对准、紧凑的封装尺寸、较高的复现性和较低的成本。

Claims (18)

1.一种倒装芯片构造中的器件(1)，包括：
与地线连接的基础接地板(3)；
安装在所述基础接地板(3)上的至少两个芯片(2)；
无源器件(5)，所述无源器件(5)至少包括形成在电介质衬底(6)的表面上的导电线(7)，所述无源器件(5)通过至少一个导电元件(4)连接至所述芯片(2)中的每一个。
2.根据权利要求1所述的器件(1)，其中
所述导电线(7)的表面面对所述芯片(2)的表面。
3.根据权利要求1所述的器件(1)，其中
所述导电线(7)的表面面向远离所述芯片(2)的表面的方向。
4.根据权利要求1所述的器件(1)，其中
所述无源器件(5)还包括第二接地板(9)，所述第二接地板(9)形成在所述电介质衬底(6)的与其上形成所述导电线(7)的表面相反的表面上，并且
所述导电线(7)的表面面对所述芯片(2)的表面。
5.根据权利要求1所述的器件(1)，其中
所述无源器件(5)还包括第二接地板(9)，所述第二接地板(9)形成在所述电介质衬底(6)的与其上形成所述导电线(7)的表面相反的表面上，并且
所述导电线(7)的表面面向远离所述芯片(2)的表面的方向。
6.根据权利要求1所述的器件(1)，还包括：
台座结构(8)，所述台座结构(8)形成在基础接地板(3)上，且位于所述至少两个芯片(2)之间并位于所述无源器件(5)下方，所述台座结构(8)与所述基础接地板(3)短接，但不与所述无源器件(5)接触。
7.根据权利要求6所述的器件(1)，其中
所述基础接地板(3)和所述台座结构(8)由单一部件形成。
8.根据权利要求6或7所述的器件(1)，其中
所述台座结构(8)具有凸形状。
9.根据权利要求6或7所述的器件(1)，其中
所述台座结构(8)具有凹形状。
10.根据权利要求6或7所述的器件(1)，其中
所述台座结构(8)具有锥形形状。
11.根据权利要求1所述的器件(1)，其中
所述电介质衬底(6)对于可见光是透明的。
12.根据权利要求1所述的器件(1)，其中
所述电介质衬底(6)由石英制成。
13.根据权利要求1所述的器件(1)，其中
所述无源器件(5)还包括形成例如滤波器、耦合器或功率分配器的至少一个无源电路的元件。
14.根据权利要求1所述的器件(1)，其中
所述无源器件(5)还包括用于补偿终止地线的虚拟地线结构(10)。
15.根据权利要求14所述的器件(1)，其中
所述虚拟地线结构(10)具有对称结构。
16.根据权利要求14所述的器件(1)，其中
所述虚拟地线结构(10)具有非对称结构。
17.根据权利要求1所述的器件(1)，其中
所述基础接地板(3)是在其上包括额外电路部件的承载板。
18.根据权利要求1所述的器件(1)，其中
所述基础接地板(3)是其中包括多层结构的承载板。
CN2010105250931A 2009-10-13 2010-10-13 倒装芯片构造中的器件和互连 Pending CN102074555A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP09172922 2009-10-13
EP09172922.8 2009-10-13

Publications (1)

Publication Number Publication Date
CN102074555A true CN102074555A (zh) 2011-05-25

Family

ID=43854189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105250931A Pending CN102074555A (zh) 2009-10-13 2010-10-13 倒装芯片构造中的器件和互连

Country Status (2)

Country Link
US (1) US20110084406A1 (zh)
CN (1) CN102074555A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105357144A (zh) * 2014-08-20 2016-02-24 联想(北京)有限公司 一种数据处理方法及电子设备
CN110459517A (zh) * 2018-05-08 2019-11-15 思通科技有限公司 倒装芯片集成电路器件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI437293B (zh) * 2010-08-13 2014-05-11 Nat Univ Tsing Hua 具有接地共平面波導之光通信系統
CN109638392B (zh) * 2018-11-28 2020-02-18 广州海格通信集团股份有限公司 一种多层结构实现的滤波装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320257B1 (en) * 1994-09-27 2001-11-20 Foster-Miller, Inc. Chip packaging technique

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5394490A (en) * 1992-08-11 1995-02-28 Hitachi, Ltd. Semiconductor device having an optical waveguide interposed in the space between electrode members
US6137693A (en) * 1998-07-31 2000-10-24 Agilent Technologies Inc. High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
JP2002026655A (ja) * 2000-07-11 2002-01-25 Hitachi Ltd 発振装置および送受信装置ならびにその製造方法
US6655853B1 (en) * 2000-08-25 2003-12-02 Hrl Laboratories, Llc Optical bond-wire interconnections and a method for fabrication thereof
US6815739B2 (en) * 2001-05-18 2004-11-09 Corporation For National Research Initiatives Radio frequency microelectromechanical systems (MEMS) devices on low-temperature co-fired ceramic (LTCC) substrates
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
DE10317018A1 (de) * 2003-04-11 2004-11-18 Infineon Technologies Ag Multichipmodul mit mehreren Halbleiterchips sowie Leiterplatte mit mehreren Komponenten
US6870252B2 (en) * 2003-06-18 2005-03-22 Sun Microsystems, Inc. Chip packaging and connection for reduced EMI

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320257B1 (en) * 1994-09-27 2001-11-20 Foster-Miller, Inc. Chip packaging technique

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105357144A (zh) * 2014-08-20 2016-02-24 联想(北京)有限公司 一种数据处理方法及电子设备
CN105357144B (zh) * 2014-08-20 2019-10-29 联想(北京)有限公司 一种数据处理方法及电子设备
CN110459517A (zh) * 2018-05-08 2019-11-15 思通科技有限公司 倒装芯片集成电路器件

Also Published As

Publication number Publication date
US20110084406A1 (en) 2011-04-14

Similar Documents

Publication Publication Date Title
KR101776821B1 (ko) 기판 구조들을 이용하는 전자기 신호의 재지향
US7808798B2 (en) Versatile Si-based packaging with integrated passive components for mmWave applications
US8917210B2 (en) Package structures to improve on-chip antenna performance
US20120104574A1 (en) Integrated antennas in wafer level package
US20110181484A1 (en) Integrated antenna and chip package and method of manufacturing thereof
US20040080041A1 (en) Semiconductor device with improved heatsink structure
CN103296008B (zh) Tsv或tgv转接板，3d封装及其制备方法
KR20140082815A (ko) 저-프로파일 무선 커넥터들
CN111952256B (zh) 电子封装
CN103247581A (zh) 芯片封装和装置
CN108649019A (zh) 扇出型封装结构
WO2011021328A1 (ja) シールド層と素子側電源端子が容量結合した半導体装置
TWI557854B (zh) 整合式毫米波晶片封裝結構
EP3343608A1 (en) Packaged chip and signal transmission method based on packaged chip
CN102074555A (zh) 倒装芯片构造中的器件和互连
US7249896B2 (en) Array optical sub-assembly
CN111199957A (zh) 一种芯片和天线集成的三维封装结构及其制备方法
US6566758B1 (en) Current crowding reduction technique for flip chip package technology
US20100244274A1 (en) Wiring board
US7869225B2 (en) Shielding structures for signal paths in electronic devices
CN104810341B (zh) 一种利用低寄生感抗的高频互连结构的封装方法
JP3881156B2 (ja) １８０度分配器
CN102882488B (zh) 针对微型化尺寸设有布局结构的晶体振荡器
CN113690729B (zh) 一种封装结构及光模块
CN114188312B (zh) 封装屏蔽结构和屏蔽结构制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110525