本申请要求享有2008年3月24日提交的美国部分继续申请No.12/054,320——其是2006年5月9日提交的美国专利申请No.10/595,757的部分继续申请——的优先权,申请No.10/595,757要求2003年11月11日提交的美国临时申请No.60/519,915和2006年5月9日提交的美国专利申请No.10/595,758的优先权,申请No.10/595,758要求2003年11月11日提交的美国临时申请No.60/519,422的优先权。2004年11月10日提交的国际申请PCT/US2004/037,406也要求2003年11月11日提交的美国临时申请No.60/519,422的优先权,所有这些申请以参引的方式纳入本文。
具体实施方式
一种单换能器全双工通话电路,其具有接收和发送功能,连同模拟信号处理电路、数字信号处理电路、系数更新算法、系统识别和学习修正强度补偿算法(system identification and learningcorrection intensity compensation algorithm)、误差修正检测和同时通话检测算法(erroneous correction detection andsimultaneous talking detection algorithm),以及使得该全双工通话电路能够运转的识别和学习算法。
该模拟信号处理电路包括含有ZT的桥接电路,并且该数字信号处理电路用传递函数(transfer function)识别滤波器——其对包括该模拟信号处理电路的传递特性在内的传递特性进行模拟——来消除回声(通过ZT进入发送信号的接收信号泄漏)。该数字信号处理电路还包括一系列算法(系数更新算法、系统识别修正强度计算算法、误差计算检测和同时通话检测算法,以及传递函数识别滤波器学习算法),其通过重复的收敛来确定传递函数识别滤波器系数。
标记的解释
ADI (模拟)差分输入放大器
ADO (模拟)差分输出放大器
ACD 模拟/数字转换器
ADD 法器
ALDBL 误差修正检测和同时通话检测算法
ALLN 传递函数识别滤波器学习算法
ALmu 系统识别修正强度计算算法
ALUPD 系数更新算法
DAC 数字/模拟转换器
DIN 输入终端
DL1、DL2和DL3 第一、第二和第三信号延迟器和功率计算器
DL4 第四信号延迟器
DOUT 输出终端
err 误差信号
FILEQ 均衡滤波器
FILID 传递函数识别滤波器
HA[k] 第一滤波器系数存储器(和第一滤波器系数)
HEQ[k] 第二滤波器系数存储器(和第二滤波器系数)
HPF1和HPF2 第一和第二高通滤波器
ILN 学习激活输入终端
mu 修正系数
MUL1、MUL2、MUL3和MUL4 第一到第四乘法器
PW1、PW2和PW3 第一到第三移动平均功率值
R1、R2和R3 第一到第三电阻器(和其电阻)
RRXV 接收量系数寄存器(和接收量系数)
RSGV 信号量系数寄存器(和信号量系数)
RTXV 发送量系数
SG 信号发生器
SUB 减法器
XA[k] 延迟信号存储器(和延迟信号)
ZT 单换能器
该单换能器全双工通话电路包括:用于连接到外部数字电路的连接终端、数字信号处理电路、数字/模拟转换器DAC、模拟/数字转换器ADC,以及模拟信号处理电路。该用于外部数字电路的连接终端包括:输入终端DIN,数字接收输入信号从该输入终端输入;输出终端DOUT,数字发送输出信号从该输出终端输出;以及学习激活输入终端ILN。
进一步,该模拟信号处理电路包括:模拟差分输出放大器ADO,其放大来自该数字/模拟转换器DAC的输出;桥接电路,其由第一、第二和第三电阻器R1、R2和R3组成;以及单换能器,其被该模拟差分输出放大器ADO的输出所驱动。模拟差分输入放大器ADI放大该桥接电路的均衡信号输出,其中该模拟差分输入放大器ADI的模拟输出信号被供应至该模拟/数字转换器(ADC)。
除此之外,该数字信号处理电路设有:信号发生器(SG);第二乘法器(MUL2),其将来自该信号发生器SG的输入与信号量系数寄存器RSGV相乘。第一高通滤波器(HPF1)通过该输入终端DIN接收该数字接收输入信号。第一乘法器(MUL1)将该高通滤波器HPF1的输出与接收量系数RRXV相乘。该加法器ADD将该第一乘法器MUL1的输出与该第二乘法器MUL2的输出相加。加法器ADD的输出被供应至该数字/模拟转换器DAC,该DAC将它转换成模拟信号。第一延迟器和功率计算器DL1对该加法器ADD的输出信号进行延迟,并计算移动平均功率。第二信号延迟器和功率计算器DL2对第一信号延迟器和功率计算器DL1的输出进行延迟,并计算移动平均功率。延迟信号(delayedsignal)存储器XA[k]依序地存储该第二信号延迟器和功率计算器DL2的输出。传递函数识别滤波器FILID接收该延迟信号存储器XA[k]的输出,并且第一滤波器系数存储器HA[k]存储该传递函数识别滤波器FILID的滤波器系数HA[k]。第二高通滤波器HPF2接收该模拟/数字转换器ADC的输出,并且第四信号延迟器DL4接收该第二高通滤波器HPF2的输出。减法器(SUB)从该第四信号延迟器DL4的输出中减去该传递函数识别滤波器FILID的输出,并且第四乘法器MUL4将该减法器SUB的输出与发送量系数RTXV相乘。第三信号延迟器和功率计算器DL3对该第四乘法器MUL4的输出进行延迟,并计算移动平均功率。均衡滤波器FILEQ接收该第三信号延迟器和功率计算器DL3的输出,并且第二滤波器系数存储器HEQ[k]存储该均衡滤波器FILEQ的滤波器系数HEQ[k]。发送输出终端DOUT被从该均衡滤波器FILEQ输出的数字发送输出信号所驱动。
对应于该传递函数识别滤波器FILID的第一滤波器系数(下文也称作HA[k])被存储在该第一滤波器系数存储器HA[k]中,并对从该数字/模拟转换器DAC的输入端经由该模拟信号处理电路到该第二高通滤波器HPF2的输出端的传递函数进行识别。
在该模拟信号处理电路中,使用该接收信号的信号带(signalband)中的平均阻抗的绝对值(该模拟差分输出放大器ADO的差分输出信号)——其当该换能器ZT处于运行中时驱动该换能器ZT——将该桥接电路设置成均衡条件(equilibrium condition)。该第三电阻器R3被配置成具有固定电阻、可变电阻或电可变电阻,以满足均衡条件。该数字接收输入信号被从该差分输出放大器的差分输出经由该数字/模拟转换器DAC的电阻进行分压,并被该换能器ZT从电信号转换成声信号。
在该模拟信号处理电路中,通过用该第一电阻器R1和该第二电阻器R2对该差分输出放大器ADO的输出进行分压而获得的电压被用作一个输入信号。通过用该第三电阻器R3和该换能器ZT对该差分输出放大器的输出进行分压而获得的电压与被该换能器ZT从发送声振动转换成电动势的电压之和被用作另一个输入信号。这些信号的差分信号被该差分输入放大器ADI放大。
该数字信号处理电路具有这样的功能:当换能器ZT处于运行中时,对应于该传递函数识别滤波器FILID的第一滤波器系数HA[k],按照由声阻抗变化引起的传递函数变化,而被动态地修正。
在该数字信号处理电路中,存储在第二滤波器系数存储器HEQ[k]中的对应于均衡滤波器FILEQ的第二滤波器系数(下文也称作HEQ[k])是抽头系数(tap coefficient),其对该换能器ZT产生的电信号的由发送声振动(acoustic vibration)导致的声不一致性(acousticinconsistencies)进行修正。该发送信号被调节,以使得其具有与从实际声源(换言之,说话人的嘴附近)产生的声振动相似的声学特性。
该数字信号处理电路也包括修正强度系数寄存器Rmu,其存有修正系数mu。第三乘法器MUL3将该修正系数mu与误差信号err相乘,该误差信号err是该减法器SUB的输出。基于该第三乘法器的输出,系数更新算法ALUPD更新对应于该传递函数识别滤波器FILID的第一滤波器系数HA[k]。该系数更新算法ALUPD将该第一滤波器系数HA[k]供应至该传递函数识别滤波器FILID,并作为该重复计算的收敛的结果来更新该第一滤波器系数HA[k]。
该数字信号处理电路还设有系统识别修正强度计算算法ALmu,其使用该第一移动平均功率值PW1来动态地控制该传递函数识别滤波器FILID的滤波器系数HA[k]的重复计算的收敛时间和收敛误差。
该数字信号处理电路还设有误差修正检测和同时通话检测算法ALDB,其具有这样的功能:当更新该第一滤波器系数HA[k]时,通过比较该第二移动平均功率值PW2和该第三移动平均功率值PW3来评估是否要动态地更新该系数,并检测误差修正。
该数字信号处理电路还设有传递函数识别滤波器学习算法ALLN,其具有这样的功能:当该误差信号err超过特定常量值时,由于处于误差修正状态而被强制激活,或者通过学习激活输入终端ILN而从外部被强制激活。该学习算法使用该信号发生器SG来产生标准信号,重新激活该系数更新算法ALUPD,并重新计算对应于该传递函数识别滤波器FILID的滤波器系数HA[k]。
该单换能器全双工通话电路包括相对小规模的模拟信号处理电路。该数字信号处理电路还设有诸如系数更新算法、系统识别修正强度计算算法、误差修正检测和同时通话检测算法、传递函数识别滤波器学习算法以及均衡滤波器之类的部件。回声消除功能充分补偿发送信号频率特性的恶化,甚至在包括发送信号强度在内的各种特性随时间而变化的情况下,以及在频率特性由于人体声音传递特性而显著减损的情况下。此外,近期在模拟/数字技术方面的进步使得实现所有这些的硬件能够被包含在耳机中。
下面将参考附图更详细地描述实现该单换能器全双工通话电路的最优模式。
单换能器全双工通话电路配置实施例
将参考图1描述本发明的模拟信号处理电路和数字信号处理电路。图1是框图,其示出了该模拟信号处理电路和该数字信号处理电路的一个实施例。接收和发送电路使用具有接收和发送功能的单换能器,该换能器允许全双工通话,并具有用于连接到外部数字电路的连接终端。所述接收和发送电路包括用于数字接收输入信号的输入终端DIN、用于数字发送输出信号的输出终端DOUT、学习激活输入终端ILN、数字信号处理电路、数字/模拟转换器DAC以及模拟/数字转换器ADC。模拟信号处理电路包括差分输出放大器ADO、差分输入放大器ADI,以及由三个电阻器R1、R2和R3及换能器ZT组成的桥接电路。
所述数字信号处理电路具有第一高通滤波器HPF1、第一乘法器MUL1、接收量系数寄存器RRXV、信号发生器SG、第二乘法器MUL2、信号量系数寄存器RSGV,以及加法器ADD。所述数字信号处理电路也包括第一信号延迟器和功率计算器DL1、第二信号延迟器和功率计算器DL2、传递函数识别滤波器FILID、第一延迟信号存储器XA[k],以及第一滤波器系数存储器HA[k]。还包括第二高通滤波器HPF2、第四信号延迟器DL4、减法器SUB、第四乘法器MUL4、发送量系数寄存器RTXV、第三信号延迟器和功率计算器DL3、均衡滤波器FILEQ,以及第二滤波器系数存储器HEQ[k]。还包括第三乘法器MUL3、修正强度系数寄存器Rmu、误差修正检测和同时通话检测算法ALDBL、系数更新算法ALUPD、系统识别修正强度计算算法ALmu,以及传递函数识别滤波器学习算法ALLN。
在接下来的描述中,代表诸如接收量系数寄存器RRXV和第一延迟信号存储器XA[k]之类的部件的电路块,以及构成这些部件的内容的信号,为了方便起见用相同的符号表示(例如,RRXV和XA[k])。
施加到输入终端DIN的数字接收输入信号经第一高通滤波器HPF1被输入进第一乘法器MUL1,并且,该信号在与接收量系数RRXV相乘之后被输入进加法器ADD,并与第二乘法器MUL2的输出相加,以形成信号spk。信号spk被分成两部分;一部分被输入进数字/模拟转换器DAC,另一部分被输入进第一信号延迟器和功率计算器DL1。第一信号延迟器和功率计算器DL1计算第一移动平均功率值PW1,该PW1是经过DL1的信号的移动平均功率。
该数字/模拟转换器DAC的输出被输入进差分输出放大器ADO,在此处被放大到足够驱动换能器ZT的功率电平(power level),并且被输出到差分输出“+”和差分输出“-。差分输出“+”被分成两部分,并且一个信号路径(pathway)从差分输出“+”经由电阻器R 3经过换能器ZT连接到差分输出“-。
另一个信号路径从差分输出“+”经由电阻器R1和R2连接到差分输出“-。除此之外,差分输入“+”和差分输入“-”是差分输入放大器ADI的两个输入终端,并且分别连接到电阻器R3和换能器ZT的连接点(junction point)以及电阻器R1和电阻器R2的连接点。差分输入放大器ADI的输出终端被输入进模拟/数字转换器ADC。
第一信号延迟器和功率计算器DL1的输出经过第二信号延迟器和功率计算器DL2以形成信号src,并更新第一延迟信号存储器XA[k]。这是由传递函数识别滤波器FILID使用第一延迟信号存储器XA[k]和第一滤波器系数存储器HA[k]来处理的,并且该输出成为信号out。第二信号延迟器和功率计算器DL2计算第二移动平均功率值PW2,该PW2是经过DL2的信号的移动平均功率。
模拟/数字转换器ADC的输出信号被输入进第四信号延迟器和功率计算器DL4以形成信号ref。减法器SUB从信号ref中减去信号out以形成信号err,该信号err被输入进第四乘法器MUL4并乘以接收量系数RTXV以形成信号mic。信号mic被输入进第三信号延迟器和功率计算器DL3,并且第三信号延迟器和功率计算器DL3计算第三移动平均功率值PW3,该PW3是经过DL3的信号的移动平均功率。被均衡滤波器FILEQ使用第三信号延迟器和功率计算器DL3的输出以及第二滤波器系数存储器HEQ[k]处理后的输出被输出进数字发送输出信号终端DOUT。
系统识别修正强度计算算法ALmu使用第一移动平均功率值PW1来执行计算,并更新信号量系数寄存器RSGV和修正强度系数寄存器Rmu。误差修正检测和同时通话检测算法ALDBL使用第二移动平均功率值PW2和第三移动平均功率值PW3来执行计算,并据此向系数更新算法ALUPD指示这些系数是否已经被更新,并检测误差修正状态。信号err被输入进第三乘法器MUL3,在此处与修正强度系数Rmu相乘,并且第一滤波器系数存储器HA[k]被系数更新算法ALUPD更新。
分别用模拟/数字转换器ADC和数字/模拟转换器DAC来代替用作外部连接电路的数字接收输入终端DIN和数字发送输出终端DOUT,也使得能够使用模拟信号的外部连接。
所有上述数字信号处理按采样时钟(sample clock)同步(in sync)执行。相应地,在数字信号处理中,所有操作针对每个采样时钟执行一次。因此,只要使用的方法是在一个采样周期内能够完成所有数字信号处理的,该数字信号处理电路就可以配置有一个或多个随机逻辑单元、FPGA、ASIC、DSP或CPU,并且该数字信号处理电路的每个电路块可以用硬件或软件实现。
音频数字输入信号被输入进数字接收信号DIN。直流部件中和音频输入信号中包含的低通噪声被第一高通滤波器HPF1从该音频输入信号中去除,并且被存储在接收量系数寄存器RRXV中的值和乘法器MUL1修正到适合于此后阶段信号处理的信号幅度电平(signal amplitudelevel)。
与此同时,信号发生器SG产生扫描信号(sweep signal),其扫描白噪声或者在必要时扫描该信号经过的整个带(band)。这被存储在接收量系数寄存器RSGV中的值和第二乘法器MUL2修正到适合于此后阶段信号处理的信号幅度电平。这两个信号被加法器ADD相加,以产生传号spk。
加法器ADD的输出信号spk被分成两个信号路径,其中一个成为数字/模拟转换器DAC的输入数据,并且在这之后经历数字/模拟转换,并被差分输出放大器ADO放大到能够适宜地驱动该桥接电路的信号电平,它被输出进该桥接电路。差分输出放大器ADO用于在以低电压驱动时向该桥接电路供应大量信号功率,并且只要能够确保充足的驱动电压就可以使用任何单输出放大器(single output amplifier)。在这种情况下,可以通过将该差分输出放大器的差分输出“-”接地来使用它。
桥接电路的均衡条件和差分输出放大器的输出抑制
该桥接电路由电阻器R1、R2和R3及换能器ZT组成。用于使该差分输出放大器的输出对该从桥接电路输入进差分输入放大器ADI的正输入信号和负输入信号(差分输入“+”和差分输入“-”)的影响最小化的条件是满足下式(数学公式1)。这里,电阻器R1、R2和R3及换能器ZT的阻抗水平(impedance level)用与这些器件相同的名字表示。
(数学公式1)R1∶R2=R3∶ZT
由于使用了与动圈(moving coil)或动芯(moving core)型接收器类似的器件,一般的换能器ZT的阻抗不是纯电阻,而是电阻分量和电抗分量的复合阻抗,并且该复合阻抗依赖于频率以非线性方式变化。因此,该桥接电路在信号经过的整个带中并非是完全的均衡状态。
然而,对于一般的换能器ZT,电抗分量与电阻分量相比是微小(miniscule)的,所以差分输入放大器ADI的输入电压中缘自差分输出放大器ADO的那部分能够从差分输出放大器ADO的输出电压被抑制近似30-50dB。
在这个实施方案中,该桥的所有三个电阻器R1-R3被表示为纯电阻,但是其中每个电阻器(特别是电阻器R1)可以是包括电阻器和电容器的串联-并联电路,并且包括电阻器和电容的串联-并联电路也可以被并联地插入换能器ZT中。通过对电阻和电容进行精调(fine-tuning)以适应环境和用户,能够更有效地实现稍后描述的数字电路操作的收敛。
另一方面,作为到换能器ZT的发送的结果而产生的电动势被R 3和ZT的并联电阻所减小,但是在换能器ZT两端产生的电压直接被提取到该桥接电路的差分输出。因此,差分输出放大器ADO的基本衰减的输出电压与在换能器ZT两端产生的电压被相加,并且以此形式它们被输入进差分输入放大器ADI,并被放大,以形成模拟/数字转换器ADC的输入信号。
由于在换能器ZT两端产生的电压非常弱,所以差分输出放大器ADO的衰减的输出电压有时在该点具有较大幅度。
R3和ZT的比值影响换能器ZT的相对于差分输出放大器ADO的输出的能量效率。当R3和ZT相等时,该输入能量效率是50%,并且当R3大于ZT时,该接收信号的声压转换能量效率急剧下降。相反地,当R3小于ZT时,由发送电压压力信号在换能器ZT两端产生的电压急剧下降。考虑到这些因素,接近于R1=R2且R=ZT的设置被认为是理想的。此外,由于热噪声随着电阻增大而变得显著,R1和R2的并联电阻降低了该发送信号的信噪比。在实际设置中,考虑到这些因素来经验性地选择R1、R2和R3的最优电阻。
进一步,如果使用的换能器ZT的个体差异小,则固定电阻器也可以用作R3。然而,如果使用的换能器ZT的个体差异大,则有可能通过将半固定电阻器用作R3来调节桥平衡,或者通过将电可控半固定电阻器用作R3来添加这样的自动调节功能,该自动调节功能确保使该第三移动平均功率值PW3——其是通过用第三信号延迟器和功率计算器DL3测量信号发生器SG产生的信号功率来获得的——最小化。
另一方面,从加法器ADD输入进第一信号延迟器和功率计算器DL1的信号spk与输入进数字/模拟转换器DAC的输入信号相同,并且这被延迟了与由数字/模拟转换器DAC(转换延迟)、桥接电路(群延迟)、模拟/数字转换器ADC(转换延迟)和高通数字滤波器HPF2(群延迟)组成的路径产生的信号延迟时间相等的信号延迟时间,以形成信号src。与该延迟同时,第一信号延迟器和功率计算器DL1计算第一移动平均功率值PW1,作为对于系统识别学习修正强度算法ALmu必要的参考信号。
第二信号延迟器和功率计算器DL2、第三信号延迟器和功率计算器DL3以及第四信号延迟器和功率计算器DL4具有相同的延迟时间。由第二信号延迟器和功率计算器DL2计算的第二移动平均功率值PW2以及由第三信号延迟器和功率计算器DL3计算的第三移动平均功率值PW3被用作用于误差修正检测和同时通话检测算法ALDBL的操作评估准绳(criteria)。
由于传递函数识别滤波器而与发送信号混合
的差分输出放大器输出信号的抑制
传递函数识别滤波器FILID是从数字FIR滤波器形成的滤波器,并且由延迟信号存储器XA[k]——其中存有延迟信号数据spk——和第一滤波器系数存储器HA[k]——其中存有该滤波器的抽头系数——组成,对两份数据执行卷积积分的结果从此被输出。该卷积积分由下式给出(数学公式2)。
(数学公式2)
这里,n是存储器元的个数加1。
传递函数识别滤波器FILID的第一滤波器系数HA[k]是该FIR滤波器的抽头系数,其对从数字/模拟转换器DAC到桥接电路、模拟/数字转换器ADC和第二高通滤波器HPF2的信号路径的传递函数进行识别。因此,传递函数识别滤波器FILID的输出out是这样的信号,其识别从模拟/数字转换器经过第二高通滤波器HPF2和第四信号延迟器DL4的信号ref中剩余的桥驱动信号(换言之,上述“差分输出放大器ADO的基本衰减的输出电压”)进行识别,所以能够通过使用减法器SUB对该信号执行减法来抑制该残余信号——其没有必要被发送,这使得能够仅提取由到换能器ZT的发送而产生的信号。
换能器ZT产生的发送信号——其作为减法器SUB相减的结果而被提取——被第四乘法器MUL4使用发送量系数寄存器RTXV的值调节到适合此后阶段直到数字发送输出信号终端DOUT的信号处理的信号幅度电平,以形成信号mic,并且这在经第三信号延迟器和功率计算器DL3延迟后被输入进均衡滤波器FILEQ。换能器ZT的发送信号被该均衡滤波器修正,以使得其具有与从实际声源产生的声振动的声频特性相似的声频特性,并且随后被输出到数字发送输出信号终端DOUT。
图2从信号分贝强度电平方面和延迟时间方面组织了上述信号处理的进行。下面的描述是为了阐明信号处理的流程,并假定了一般设置中的标准条件。因此,每个信号的实际电平数因设置而异。
当从输入终端DIN输入的数字接收输入信号是-0dB时,换言之,当以全刻度(full scale)输入时,经过第一高通滤波器和数字/模拟转换器DAC的信号spk形成了差分输出放大器ADO的输出信号,并经由电阻器R3来驱动换能器ZT。进一步,当电阻器R1和R2被设置成相同的值而电阻器R3被设置成换能器ZT工作频率内的平均复合阻抗的绝对值(转换成电阻分量)并且差分输出放大器ADO的输出信号的全刻度被假设为0dBm时,施加到换能器ZT接收信号衰减一半成为-6dBm。另一方面,假设换能器ZT产生的发送信号是-80dBm,则在换能器ZT两端产生的接收和发送信号的比值成为74dB。换言之,在换能器ZT的两端存在近似为该发送信号的5000倍的残余接收信号。
如果该桥接电路完全平衡,则在该桥输出的差分中不会出现该接收信号,但是由于不能达到完全平衡,所以残余接收和发送信号作为差分信号被输入进差分输入放大器ADI的两端。
假定该桥接电路中的接收信号抑制比为40dB,该接收信号维持在-46dBm的电平,而换能器ZT产生的发送信号是-80dBm,所以该残余接收信号仍比该发送信号大近似34dB。
当差分输入放大器ADI的增益被假设为40dB并且模拟/数字转换器ADC的全刻度被假设为0dBm时,该残余接收信号是-6dB并且该发送信号是-40dB。该信号在经过第二高通滤波器HPF2以及第四信号延迟器DL4时产生信号ref。
如上所述,加法器ADD的输出spk经过第一信号延迟器和功率计算器DL1以及第二信号延迟器和功率计算器DL2,以形成信号src,并且,当接收到该信号,传递函数识别滤波器FILID就依序地识别从数字/模拟转换器DAC到第二高通滤波器HPF2的信号路径的传递特性,并产生信号out,该信号out与该残余接收信号大致相等。作为减法器SUB从第二高通滤波器HPF2的输出中减去信号out的结果,该残余接收信号被抑制了近似60dB,并且从减法器SUB输出的几乎仅是该发送信号。
在该状况下,该发送信号是-40dB而该残余接收信号是-66dB,并且该发送信号和该残余接收信号的比值近似为-26dB,所以本质上有可能独独取得该发送信号。进一步,为了使减法器SUB的输出适配于数字发送信号DOUT的幅度电平,它被输入进第四乘法器MUL4,在此它被乘以发送量系数RTXV并被放大近似35dB,以形成信号mic。继而,在换能器ZT的音频特性被均衡滤波器调节之后,该信号被输出到该数字发送输出信号的输出终端DOUT。
换言之,虽然对于一般的用于回声消除的系统识别方法,接收信号抑制近似为20-40dB,但是本发明能够在单换能器全双工通话电路中,通过结合简单的模拟信号处理和上述改进的数字信号处理,将妨碍发送信号的接收信号抑制90dB或更多。
系数更新算法ALUPD是这样的算法,它使用延迟信号XA[k]以及用第三乘法器MUL3将误差信号err——其是减法器SUB的输出——与修正强度系数寄存器Rmu中存有的修正系数mu相乘而获得的值,来依序地修正传递函数识别滤波器FILID的第一滤波器系数HA[k]。将本延迟信号存储器的与被假设为具有恒定信号强度和具备稳定高斯分布的随机过程的输入相对应的每个元定义为XA[k],将本第一滤波器系数的每个元定义为HA[k]n,并将更新后第一滤波器系数的每个元定义为HA[k]n+1,使用下面的数学公式3的算法来执行单个抽头系数更新。
(数学公式3) HA[k]n+1=HA[k]n+XA[k]×err·mu
通过重复该计算,第一滤波器系数HA[k]收敛到第一滤波器系数——其识别目标信号路径的传递函数。mu的值与收敛时间和收敛误差有关,并且如果mu增大,则收敛时间加快但是收敛误差增大。进一步,如果XA[k]不满足稳定随机过程,则HA[k]可以无收敛地发散,或者收敛时间可以变长,取决于mu的值。此外,系数更新算法ALUPD不限于这个公式,而是能够被替换为各种基于其他随机过程的系统识别算法。
系统识别修正强度计算算法ALmu是这样的算法,它计算修正强度系数寄存器Rmu中存有的修正系数mu的适当值,该值被系数更新算法ALUPD使用。普通数字接收输入信号DIN一般是音频信号,其具有随时间而变化的信号强度,并具有不具备稳定高斯分布的有色谱,所以不能假设其延迟信号XA[k]会具有恒定信号强度和具备稳定高斯分布的随机过程。
因此,为了保持信号强度常量的参与度(degree ofparticipation),用下面的数学公式4示出的计算算法,使用第一信号延迟器和功率计算器DL1的第一移动平均功率值PW1,来执行上述第一滤波器系数HA[k]的计算。
(数学公式4)
这里,α是常量,并且β是用于确保该公式分母非0的微小值。在参考输入具有具备稳定高斯分布的随机过程的一系列信号的情况下,以及在具有具备无高斯分布的有色谱的音频信号的情况下,由于收敛时间和收敛误差基本因常量α的选择而异,所以常量α被设置成基于安装时实际测量的值。进一步,系统识别修正强度计算算法ALmu不限于该公式,并且可以被替换为各种基于其他随机过程的用于系统识别的算法。
可以存在数字接收输入信号DIN的信号功率持续小的情况,或者在没有信号的情况下,例如,第一滤波器系数HA[k]不能被动态地计算。相应地,通过增大信号量系数寄存器RSGV的值以及用接收信号覆盖来自信号发生器SG的测试信号,系统识别修正强度计算算法ALmu能够执行适当的系统识别。进一步,系统识别修正强度计算算法ALmu设有这样的功能:当误差修正检测和同时通话检测算法ALDBL——在下文描述——检测到误差修正时,将信号量系数寄存器RSGV的值转换成幅度电平以用于学习。
误差修正检测和同时通话检测算法ALDBL评估换能器ZT的发送信号强度的电平(换言之,由第三信号延迟器和功率计算器DL3计算的第三移动平均功率值PW3)和数字接收输入信号强度的电平(换言之,由第二信号延迟器和功率计算器DL2计算的第二移动平均功率值PW2)相加于系数更新算法ALUPD使用的误差信号err(换言之,减法器SUB输出的误差信号err),并检测同时执行发送和接收的状态(同时通话状态)。在这种情况下,该算法暂时暂停系数更新算法ALUPD,并确保包含在误差信号err中的发送信号分量不会(错误地)动态地更新第一滤波器系数HA[k](误差修正防止)。
如果误差信号err变得非常大,超过特定常量值,则它被认为处于误差修正状态。随后,下文描述的传递函数识别滤波器学习算法ALLN被强迫激活,并且传递函数识别滤波器FILID的第一滤波器系数HA[k]被重新计算。通过学习激活输入终端ILN,传递函数识别滤波器学习算法ALLN能够被外部地强迫激活。
通过使用信号发生器SG来产生近似于具备稳定高斯分布的随机过程的标准信号并随后重新激活系数更新算法ALUPD,传递函数识别滤波器学习算法ALLN修正传递函数识别滤波器FILID的第一滤波器系数HA[k]。当规定的传递函数识别完成时,恢复正常操作。
进一步,由信号发生器SG产生的标准信号使用基于“M序列(Msequence)”的二进制伪随机数,并使用两个值1.0和-1.0。这里,基于“M序列”的二进制伪随机数是由这样的一位(one-bit)数字序列产生的二进制伪随机数,该一位数字序列是由下面的线性循环(recurrence)公式——数学公式5——当Xn被定义为该位序列的第n项时产生的。
(数学公式5)Xn=(Xn-p)XOR(Xn-q)|p>q
在这个公式中,每一项的值是0或1,并且操作符“XOR”是异或。换言之,第n项是通过执行第(n-p)项和第(n-q)项的异或操作来获得的。针对数学公式5中的每一次计算,Xn的状态产生一个由0或1组成的二进制伪随机数序列。在被转换成1.0和-1.0后,这两个值被信号发生器SG使用。
信号发生器SG产生的标准信号不限于这个公式,而是也可以使用接近于其他具备稳定高斯分布的随机过程的标准信号。例如,可以重复使用下面的数学公式6提供的扫频信号(frequency sweep signal)。将该标准信号序列定义为t[i],能够用下面的数学公式6计算每个元的信号数据。
(数学公式6)
这里,L和K分别是代表扫描周期和频率的参数。这个信号产生这样的测试信号,该测试信号产生与该频率的平方成比例的相位。此外,尽管有时将单位冲激用作标准信号,但单位冲激与上述两类标准信号相比具有较小的平均功率电平,且要求用于系统识别的时间,并且它们有时导致具有低信噪比的系统识别。
进一步,信号延迟器和功率计算器DL1、DL2、DL3和DL4或延迟信号存储器XA[k]根据下面的算法来运行。假设信号延迟器DL的延迟存储器元的数量是n+1,并且将延迟存储器的每个元定义为DL[k],将输入数字信号数据定义为DLIN,并且将输出数字信号数据定义为DLOUT,使用下面的数学公式7的算法来执行该信号延迟器的计算。
DLOUT=DL[n]
(数学公式7)DL[k-1]=DL[k]|0≤k≤n
DL[0]=DLIN
除此之外,将从该功率计算器输出的移动平均功率值定义为PW,在每个功率计算器中使用下面的数学公式8的算法来计算该移动平均功率值PW。
(数学公式8)
图3解释了该单换能器全双工通话电路的信号处理的影响。图3的图在横轴示出了数字发送输出信号DOUT的输出幅度电平,在纵轴示出了时间线。
在初始状态,系数更新算法ALUPD不运行,所以残余接收信号与在差分输入放大器ADI两端产生的发送信号之和被直接输出到数字发送输出信号DOUT的输出。
当学习激活输入终端ILN被激活时,传递函数识别滤波器学习算法ALLN被激活,并且FILID的学习序列开始。由于RTXV被设成0,所以数字发送输出信号DOUT被设置成无信号状态(signal-lessstate),但是在内部,从数字/模拟转换器DAC到第二高通滤波器HPF2的信号路径的传递特性被来自信号发生器SG的测试信号和系数更新算法ALUPD依序地识别,并且传递函数识别滤波器FILID的第一滤波器系数HA[k]被收敛和修正。当识别完成时,来自信号发生器SG的测试信号被暂停,并且RTXV归复到标准设置。
接下来,使用系统识别修正强度计算算法ALmu和系数更新算法ALUPD开始对传递函数识别滤波器FILID的第一滤波器系数HA[k]进行动态更新。
在动态地评估了源于发送信号的第三移动平均功率值PW3以及源于接收信号的第二移动平均功率值PW2的电平之后,误差修正检测和同时通话检测算法ALDBL检测发送和接收同时执行的状态(同时通话状态),并暂停或恢复系数更新算法ALUPD。由于这个功能,在该同时通话状态中防止了传递函数识别滤波器FILID的第一滤波器系数HA[k]的误差修正。
如上所述,通过将合适的算法相结合,有可能在单换能器全双工通话电路中全双工通话开始后的数秒内对妨碍发送信号的接收信号抑制90dB或更多,并有可能通过使用误差修正检测和同时通话检测算法ALDBL来长时间保持这个状态。
此外,具有接收和发送功能的单换能器指的是可逆(reversible)换能器,其具有这样的特性:通过在换能器ZT的两个终端之间施加振动电压(vibration voltage)来产生与该振动电压成比例的声压信号,以及通过向换能器ZT施加振动声压来产生与换能器ZT的两个终端之间的振动声压成比例的振动电压。使用这种转换功能,单换能器通常被用来相互转换电信号和声信号。具有这种接收和发送功能的单换能器的实施例包括动圈型扬声器-麦克风(speaker-microphone)和动芯型扬声器-麦克风。
上面描述了本发明的模拟信号处理电路、数字信号处理电路、系数更新算法、系统识别学习修正强度计算算法、误差修正检测和同时通话检测算法以及识别学习算法,但是,上面的描述是为了帮助对本发明的理解,而非限制本发明。本发明可以在不偏离其目的情况下被修改或改进。
上述系统可以使用执行这些操作中的一些或所有的专用处理器系统、微控制器、可编程逻辑器件或微处理器。上述操作中的一些可以用软件实现,另一些操作可以用硬件实现。
为了方便,这些操作被描述为按照各种互连的功能块或分立的软件模块。然而这不是必要的,而是可以存在将这些功能块或模块等价地集总到界限不明的单个逻辑器件、程序或操作中的情况。在任何情况下,这些功能块和软件模块或灵活接口的功能能够由它们自身来实现,或者与硬件或软件形式的其他操作结合来实现。
已经在优选的实施方案中描述和说明了本发明的原理,应理解,本发明可以在不偏离这些原理的情况下对布置和细节做出修改。要求保护落入下面的权利要求的精神和范围内的所有修改和变更。