CN102064113A - 功率半导体芯片的无打线封装方法及其制成品 - Google Patents

功率半导体芯片的无打线封装方法及其制成品 Download PDF

Info

Publication number
CN102064113A
CN102064113A CN2009103098424A CN200910309842A CN102064113A CN 102064113 A CN102064113 A CN 102064113A CN 2009103098424 A CN2009103098424 A CN 2009103098424A CN 200910309842 A CN200910309842 A CN 200910309842A CN 102064113 A CN102064113 A CN 102064113A
Authority
CN
China
Prior art keywords
semiconductor chip
conducting shell
power semiconductor
conducting
routing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009103098424A
Other languages
English (en)
Inventor
董林洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN2009103098424A priority Critical patent/CN102064113A/zh
Publication of CN102064113A publication Critical patent/CN102064113A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

一种功率半导体芯片的无打线封装方法及其制成品，其是先以形成第一传导层的步骤，于一载体上形成具有正、负极接合部的第一传导层，再经芯片焊接的步骤，将半导体芯片的正、负电极各经由传导件分别焊合于该正、负极接合部，并视需要以结合反射层的步骤，将一导线框架结合于该第一传导层上，该导线框架并于半导体芯片周侧形成一内周侧具反射面的腔室，再由封装塑型的步骤，以透光的封装材料填充于半导体各芯片周侧；经形成第二传导层的步骤，至少于对应各半导体芯片的部位形成一相吻合的第二传导层。从而可适用于不同排列型式的封装需求，有效简化加工程序、降低生产成本。

Description

功率半导体芯片的无打线封装方法及其制成品
技术领域：
本发明涉及一种功率半导体芯片的无打线封装方法及其制成品，尤指一种同时适用于倒置芯片(FLIP-CHIP)及打线(WIRE-BOND)等二种排列型式的芯片无打线封装方法及成品。
背景技术：
众所周知，各种芯片的封装方式对于其散热效果影响极大，传统的芯片(如：LED)封装方式，是将芯片底部以晶焊的方式焊接于一封装基座上，再利用金线将其正、负极分别连接至正、负极接脚上，此种封装结构的热传导路线较长，且金线的热传导面积有限，影响其整体的散热效果，致使其无法发挥其最大功率(发光强度)。
为此，乃有如中国台湾公告第I272731号「发光二极管无打线之封装结构」发明专利案所揭示的，其是将LED芯片以倒置芯片(FLIP-CHIP)方式焊接于一硅晶辅助框架内，形成迭置封装模块，再将此模块以倒置芯片表面封装于具有散热效果的铝制PC板上，其至少包括：一硅晶辅助框架，于其正面形成正、负电极的焊锡凸块，于其背面则蚀刻穿透硅芯片的U形腔室，以供容纳LED芯片，利用蚀刻时的自然屏蔽在腔室内蒸镀正、负电极及反射面；一发光二极管LED芯片，于其背面设有一透明基板，而其正面则分别设有一正、负电极；一PC板，具有一阳极氧化层、印刷电路及散热装置；将该LED芯片以倒置芯片方式焊接该硅晶辅助框架内，LED芯片的正、负电极形成迭置封装模块；将该迭置封装模块以倒置芯片表面封装于该PC板上，在LED芯片表面上形成一微凸透镜。
然而，上述专利案所揭示倒置芯片(FLIP-CHIP)排列的芯片封装结构其虽可改善热传导效率，获致较佳的散热效果，但其光线需穿过透明基板方得以向外发散，会影响其发光效率，形成一应用上之缺失，因此其与传统的打线(WIRE-BOND)排列型式芯片封装结构相较，二者各有其优劣，而无法完全互相取代；再者，由于该案所揭示的加工方式仅是针对倒置芯片(FLIP-CHIP)排列的芯片封装结构，并无法应用于传统打线(WIRE-BOND)排列型式的芯片封装结构，故而，就目前的芯片封装方式而言，传统的打线(WIRE-BOND)排列型式与倒置芯片(FLIP-CHIP)排列型式之芯片封装方法完全不同，其整体之制程规划与设备的设置亦不相同而无法共享，如此一来，不但造成生产上的不便，亦难以有效降低其生产成本。
有鉴于已知芯片封装方法及其结构有上述缺点，发明人乃针对该些缺点研究改进之道，终于有本发明产生。
发明内容：
本发明所要解决的技术问题是：针对上述现有技术的不足，提供一种功率半导体芯片的无打线封装方法，其以单一加工方法可同时适用于不同排列型式的封装需求，可有效简化加工程序、降低生产成本；同时还提供一种功率半导体芯片的无打线封装成品，其可提供良好的热传导效果、进而增进散热效率。
为了解决上述技术问题，本发明所采用的技术方案是：一种功率半导体芯片的无打线封装方法，其特点是：该方法包括如下顺序步骤：
形成第一传导层的步骤：是于一载体上形成各自具有正、负极接合部的数个第一传导层；
芯片焊接的步骤：将数个半导体芯片的正、负电极各经由一传导件分别焊合于该正、负极接合部；
封装塑型的步骤：以封装材料填充于各半导体芯片周侧；
切割的步骤：于移除载体后，将各封装后的半导体芯片分别切割为个别单一颗粒。
所述封装塑型步骤实施前，先经结合反射层步骤，该结合反射层步骤是将一导线框架结合于该第一传导层上，该导线框架并于半导体芯片周侧形成一腔室。所述腔室内周侧形成一光线的反射面。
所述封装塑型步骤完成后，再经由形成第二传导层步骤，该第二传导层步骤是至少于对应各半导体芯片的部位形成相吻合的第二传导层。
所述结合反射层步骤完成后，再经由形成第二传导层步骤，该第二传导层步骤是于对应各半导体芯片与导线框架的部位形成相吻合的第二传导层。
所述第一传导层为导电层。所述第一传导层利用镀层、蚀刻、机械加工或激光加工方式中的至少一种形成于该载体上。
本发明以上述方法形成的功率半导体芯片的无打线封装制成品，其至少包括半导体芯片及固封体，该半导体芯片至少具有正、负二电极；该固封体以封装材料成型于该半导体芯片周侧；其特点是：该制成品还包括第一传导层，该第一传导层至少具有正、负极接合部，该正、负极接合部分别与该半导体芯片的正、负电极形成电连接。
所述半导体芯片的正、负二电极与第一传导层的正、负极接合部之间分别设有传导件。
所述半导体芯片周侧设有一导线框架，且该导线框架于半导体芯片周侧形成一腔室。所述腔室内表侧设有反射面。所述反射面由临第一传导层的一侧向另一侧逐渐扩张或缩小延伸。
所述半导体芯片临第一传导层的反侧另设有一第二传导层。所述第一传导层为导电层。所述封装材料为透光材质。所述第二传导层为导热层。
与现有技术相比，本发明的单一加工方法可同时适用于不同排列型式的封装需求，可有效简化加工程序、降低生产成本；而制成品可提供良好的热传导效果、进而增进散热效率。
为使本发明的上述目的、功效及特征可获致更具体的暸解，兹依下列附图说明如下：
附图说明：
图1是本发明的封装方法第一实施例流程图。
图2是依图1所示流程的应用实施例图。
图3是本发明的封装方法的第二实施例流程图。
图4是依图3所示流程的应用实施例图。
图5是本发明封装方法的第三实施例流程图。
图6是依图5所示流程的应用实施例图。
图7是本发明封装方法的第四实施例流程图。
图8是依图7所示流程的应用实施例图。
标号说明：
S11...形成第一传导层        S12...芯片焊接
S13...结合反射层            S14...封装塑型
S15...形成第二传导层        S16...切割
1.....第一传导层            11....正极接合部
12....负极接合部            13....投射道
2.....半导体芯片            21、22....传导件
3、31、32....封装材料       4、40....导线框架
41、401...腔室              42、402...反射面
5、50....第二传导层         6.....载体
具体实施方式：
请参见图1所示，明显可看出，本发明的第一实施例主要包括：一「形成第一传导层」S11步骤、一「芯片焊接」S12步骤、一「封装塑型」S14步骤及一「切割」S16步骤；以下仅参照图2作一实际说明，首先该「形成第一传导层」S11步骤是于一载体6上(可利用形成镀层、蚀刻、机械加工或激光加工等方式)形成各自具有正、负极接合部11、12的数个第一传导层1，该「芯片焊接」S12步骤则是将数个半导体芯片2的正、负电极各经由一传导件21、22分别焊合于该第一传导层1的正、负极接合部11、12上，而「封装塑型」S14步骤是以封装材料30(可为具透光性的材料)填充于各半导体芯片2周侧以形成一固封体，最后「切割」S16步骤是于移除载体6之后，将各封装后的半导体芯片2分别切割为个别的单一颗粒。
依上述第一实施例方法所成型的结构，是为一般打线(WIRE-BOND)的基本排列型式的芯片封装结构，若该半导体芯片2为一发光二极管LED芯片，则其电流是由正极接合部11通过传导件21至半导体芯片2，再由半导体芯片2经传导件22至负极接合部12，其光线则可由半导体芯片2向第一传导层1的反侧直接对外发散，而该半导体芯片2所产生的热量则可由传导件21、22分别导引至第一传导层1，再由第一传导层1向外发散。
请参见图3所示，可知本发明的第二实施例包括：一「形成第一传导层」S11步骤、一「芯片焊接」S12步骤、一「结合反射层」S13步骤、一「封装塑型」S14步骤及一「切割」S16步骤；与该第一实施例的方法相比较，其仅是在「封装塑型」S14步骤之前增加了一「结合反射层」S13步骤，以下仅参照图4作一实际说明，首先该「形成第一传导层」S11步骤是于一载体6上形成各自具有正、负极接合部11、12的数个第一传导层1，该「芯片焊接」S12步骤则是将数个半导体芯片2的正、负电极各经由一传导件21、22分别焊合于该第一传导层1的正、负极接合部11、12上，该「结合反射层」S13步骤是将一导线框架4结合于该第一传导层1上，该导线框架4并可于半导体芯片2周侧形成一具反射面42的腔室41，且该反射面42由临第一传导层1的一侧向另一侧逐渐扩张延伸，而「封装塑型」S14步骤是以具透光性的封装材料31填充于各半导体芯片2周侧以形成固封体，最后「切割」S16步骤是于移除载体6之后，将各封装后的半导体芯片2分别切割为个别的单一颗粒。
依上述第二实施例方法所成型的结构，是为一具有光线反射装置的打线(WIRE-BOND)排列型式芯片封装结构，若该半导体芯片2为一发光二极管LED芯片，则其电流是由正极接合部11通过传导件21至半导体芯片2，再由半导体芯片2经传导件22至负极接合部12，其光线除可由半导体芯片2向第一传导层1的反侧直接对外发散外，亦有部份光线是由二侧经由反射面42向外反射，而该半导体芯片2所产生的热量则由传导件21、22分别导引至第一传导层1，再由该第一传导层1直接向外发散，或导引至导线框架4向外发散。
请参见图5所示，可知本发明的第三实施例包括：一「形成第一传导层」S11步骤、一「芯片焊接」S12步骤、一「结合反射层」S13步骤、一「封装塑型」S14步骤、一「形成第二传导层」S15步骤及一「切割」S16步骤；以下仅参照图6作实际说明，首先该「形成第一传导层」S11步骤是于一载体6上(可以蒸镀与蚀刻方式)形成各自具有正、负极接合部11、12的数个第一传导层1，且该第一传导层1于其正、负极接合部11、12之间并留有一镂空的投射道13，该「芯片焊接」S12步骤是将数个半导体芯片2的正、负电极各经由一传导件21、22分别焊合于该第一传导层1的正、负极接合部11、12上，该「结合反射层」S13步骤是将一导线框架40结合于该第一传导层1上，该导线框架40可于半导体芯片2周侧形成一腔室401，且于该腔室401内周侧形成一光线的反射面402，而该反射面402则由临第一传导层的一侧向另一侧逐渐缩小延伸，而该「封装塑型」S14步骤是以具透光性的封装材料32填充于各半导体芯片2周侧以形成固封体，「形成第二传导层」S15步骤是于对应各半导体芯片2(亦可依需要同时对应于各导线框架40部位)的部位形成相吻合的第二传导层5，最后「切割」S16步骤是于移除载体6之后，将各封装后的半导体芯片2分别切割为个别的单一颗粒。
依上述第三实施例方法所成型的结构，是为一倒置芯片(FLIP-CHIP)排列型式的芯片封装结构，若该半导体芯片2为一发光二极管LED芯片，则其电流由正极接合部11通过传导件21至半导体芯片2，再由半导体芯片2经传导件22至负极接合部12，其光线除可由半导体芯片2向第一传导层1的投射道13通过封装材料32直接对外发散外，亦有部份光线由二侧经由反射面402通过封装材料32向外反射，而其半导体芯片2所产生的大部份热量则可由第二传导层5向外发散。
请参见图7所示，可知本发明的第四实施例包括：一「形成第一传导层」S11步骤、一「芯片焊接」S12步骤、一「结合反射层」S13步骤、一「形成第二传导层」S15步骤、一「封装塑型」S14步骤及一「切割」S16步骤；与该第三实施例的方法相比较，其仅是将该「形成第二传导层」S15步骤移至「封装塑型」S14步骤之前，并可依需要将该「结合反射层」S13步骤与该「形成第二传导层」S15步骤相结合，以下仅参照图8作实际说明，首先该「形成第一传导层」S11步骤是于一载体6上(可以蒸镀与蚀刻方式)形成各自具有正、负极接合部11、12的数个第一传导层1，且该第一传导层1于其正、负极接合部11、12之间并留有一镂空的投射道13，该「芯片焊接」S12步骤是将数个半导体芯片2的正、负电极各经由一传导件21、22分别焊合于该第一传导层1的正、负极接合部11、12上，该「结合反射层」S13步骤是将一导线框架40结合于该第一传导层1上，该导线框架40可于半导体芯片2周侧形成一腔室401，且于该腔室401内周侧形成一光线的反射面402，而该反射面402则由临第一传导层的一侧向另一侧逐渐缩小延伸，「形成第二传导层」S15步骤是于对应各半导体芯片2、导线框架40的部位形成一相吻合的第二传导层50(于本实施例中，该第二传导层50亦可依需要而直接成型于该半导体芯片2、导线框架40上)，而该「封装塑型」S14步骤是以具透光性的封装材料32填充于各半导体芯片2周侧以形成固封体，最后「切割」S16步骤是于移除载体6之后，将各封装后的半导体芯片2分别切割为个别的单一颗粒。
依上述第四实施例方法所成型的结构，是为一与第三实施例相同的倒置芯片(FLIP-CHIP)排列型式的芯片封装结构，若该半导体芯片2为一发光二极管LED芯片，则其电流由正极接合部11通过传导件21至半导体芯片2，再由半导体芯片2经传导件22至负极接合部12，其光线除可由半导体芯片2向第一传导层1的投射道13，并通过封装材料32直接向外发散外，亦有部份光线由二侧经由反射面402通过封装材料32向外反射，而该半导体芯片2所产生的大部份热量则可由第二传导层50向外发散。
综合以上所述，本发明功率半导体芯片的无打线封装方法及其制成品确可达成适用范围广泛、降低加工成本的功效，实为具新颖性及进步性的发明，依法提出申请发明专利；惟上述说明的内容，仅为本发明的较佳实施例说明，举凡依本发明的技术手段与范畴所延伸的变化、修饰、改变或等效置换，亦皆应落入本发明的专利申请范围内。

Claims (19)

1.一种功率半导体芯片的无打线封装方法，其特征在于：该方法包括如下顺序步骤：
形成第一传导层的步骤：是于一载体上形成各自具有正、负极接合部的数个第一传导层；
芯片焊接的步骤：将数个半导体芯片的正、负电极各经由一传导件分别焊合于该正、负极接合部；
封装塑型的步骤：以封装材料填充于各半导体芯片周侧；
切割的步骤：于移除载体后，将各封装后的半导体芯片分别切割为个别单一颗粒。
2.如权利要求1所述的功率半导体芯片的无打线封装方法，其特征在于：所述封装塑型步骤实施前，先经结合反射层步骤，该结合反射层步骤是将一导线框架结合于该第一传导层上，该导线框架并于半导体芯片周侧形成一腔室。
3.如权利要求2所述的功率半导体芯片的无打线封装方法，其特征在于：所述腔室内周侧形成一光线的反射面。
4.如权利要求2所述的功率半导体芯片的无打线封装方法，其特征在于：所述封装塑型步骤完成后，再经由形成第二传导层步骤，该第二传导层步骤是至少于对应各半导体芯片的部位形成相吻合的第二传导层。
5.如权利要求3所述的功率半导体芯片的无打线封装方法，其特征在于：所述封装塑型步骤完成后，再经由形成第二传导层步骤，该第二传导层步骤是至少于对应各半导体芯片的部位形成相吻合的第二传导层。
6.如权利要求2所述的功率半导体芯片的无打线封装方法，其特征在于：所述结合反射层步骤完成后，再经由形成第二传导层步骤，该第二传导层步骤是于对应各半导体芯片与导线框架的部位形成相吻合的第二传导层。
7.如权利要求3所述的功率半导体芯片的无打线封装方法，其特征在于：所述结合反射层步骤完成后，再经由形成第二传导层步骤，该第二传导层步骤是于对应各半导体芯片与导线框架的部位形成相吻合的第二传导层。
8.如权利要求1或2或3或4或5或6或7所述的功率半导体芯片的无打线封装方法，其特征在于：所述第一传导层为导电层。
9.如权利要求1或2或3或4或5或6或7所述的功率半导体芯片的无打线封装方法，其特征在于：所述第一传导层利用镀层、蚀刻、机械加工或激光加工方式中的至少一种形成于该载体上。
10.一种功率半导体芯片的无打线封装制成品，其至少包括半导体芯片及固封体，该半导体芯片至少具有正、负二电极；该固封体以封装材料成型于该半导体芯片周侧；其特征在于：该制成品还包括第一传导层，该第一传导层至少具有正、负极接合部，该正、负极接合部分别与该半导体芯片的正、负电极形成电连接。
11.如权利要求10所述的功率半导体芯片的无打线封装制成品，其特征在于：所述半导体芯片的正、负二电极与第一传导层的正、负极接合部之间分别设有传导件。
12.如权利要求10或11所述的功率半导体芯片的无打线封装制成品，其特征在于：所述半导体芯片周侧设有一导线框架，且该导线框架于半导体芯片周侧形成一腔室。
13.如权利要求12所述的功率半导体芯片的无打线封装制成品，其特征在于：所述腔室内表侧设有反射面。
14.如权利要求13所述的功率半导体芯片的无打线封装制成品，其特征在于：所述反射面由临第一传导层的一侧向另一侧逐渐扩张延伸。
15.如权利要求13所述的功率半导体芯片的无打线封装制成品，其特征在于：所述反射面由临第一传导层的一侧向另一侧逐渐缩小延伸。
16.如权利要求10或11所述的功率半导体芯片的无打线封装制成品，其特征在于：所述半导体芯片临第一传导层的反侧另设有一第二传导层。
17.如权利要求10或11所述的功率半导体芯片的无打线封装制成品，其特征在于：所述第一传导层为导电层。
18.如权利要求10或11所述的功率半导体芯片的无打线封装制成品，其特征在于：所述封装材料为透光材质。
19.如权利要求18所述的功率半导体芯片的无打线封装制成品，其特征在于：所述第二传导层为导热层。
CN2009103098424A 2009-11-17 2009-11-17 功率半导体芯片的无打线封装方法及其制成品 Pending CN102064113A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009103098424A CN102064113A (zh) 2009-11-17 2009-11-17 功率半导体芯片的无打线封装方法及其制成品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009103098424A CN102064113A (zh) 2009-11-17 2009-11-17 功率半导体芯片的无打线封装方法及其制成品

Publications (1)

Publication Number Publication Date
CN102064113A true CN102064113A (zh) 2011-05-18

Family

ID=43999332

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009103098424A Pending CN102064113A (zh) 2009-11-17 2009-11-17 功率半导体芯片的无打线封装方法及其制成品

Country Status (1)

Country Link
CN (1) CN102064113A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527889A (zh) * 2016-06-15 2017-12-29 日月光半导体制造股份有限公司 半导体装置封装

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527889A (zh) * 2016-06-15 2017-12-29 日月光半导体制造股份有限公司 半导体装置封装
CN107527889B (zh) * 2016-06-15 2019-09-06 日月光半导体制造股份有限公司 半导体装置封装
US10707157B2 (en) 2016-06-15 2020-07-07 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US11728252B2 (en) 2016-06-15 2023-08-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package

Similar Documents

Publication Publication Date Title
TWI636589B (zh) 發光二極體模組及其製作方法
CN102832331B (zh) 一种圆片级led封装方法
CN102694102B (zh) 发光二极管封装结构及其制造方法、以及光源装置
CN103904197A (zh) 一种led灯丝片及其制造方法以及led灯丝片灯泡
CN201868429U (zh) 一种内嵌式发光二极管封装结构
CN203967110U (zh) 一种led灯丝片以及led灯丝片灯泡
CN103474551A (zh) 一种大功率led的基板及其封装方法
CN203260639U (zh) 高光效散热好的cob光源
CN105140374A (zh) 一种免打线led封装结构及其制备方法
CN100459195C (zh) 可防止静电破坏的发光器封装结构及其制造方法
CN102064113A (zh) 功率半导体芯片的无打线封装方法及其制成品
CN104979441B (zh) 一种led芯片及其制作方法及led显示装置
CN107305922A (zh) 一种带电源一体化360度立体发光光源及其制备方法
CN102280555A (zh) 一种发光二极管及其制造方法
CN104966774B (zh) 一种倒扣式小尺寸大功率led封装结构
CN102832330B (zh) 一种圆片级led封装结构
CN103855280A (zh) 一种led晶片级封装方法
CN205028918U (zh) 一种led支架及led封装体
CN104241461B (zh) 一种led封装模块制作方法
CN202695442U (zh) 高亮度的发光二极管封装装置
CN208538851U (zh) 多面键合led灯丝
CN102214652A (zh) 一种led封装结构及其制备方法
CN102226995A (zh) 一种led封装结构及其制备方法
TW201113958A (en) Non-wire-bond package for power semiconductor chip and products thereof
CN206022425U (zh) 高光效发光二极管倒装芯片封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110518