CN102044404A - 用于使经切分的半导体裸片与裸片贴胶带分离的系统 - Google Patents

用于使经切分的半导体裸片与裸片贴胶带分离的系统 Download PDF

Info

Publication number
CN102044404A
CN102044404A CN2009101798446A CN200910179844A CN102044404A CN 102044404 A CN102044404 A CN 102044404A CN 2009101798446 A CN2009101798446 A CN 2009101798446A CN 200910179844 A CN200910179844 A CN 200910179844A CN 102044404 A CN102044404 A CN 102044404A
Authority
CN
China
Prior art keywords
semiconductor die
brace table
aperture
sidewall
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009101798446A
Other languages
English (en)
Other versions
CN102044404B (zh
Inventor
张简荣杰
锦富·翁
王伟利
王丽
梁行志
马士才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delphi International Operations Luxembourg SARL
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Corp filed Critical SanDisk Corp
Priority to CN200910179844.6A priority Critical patent/CN102044404B/zh
Priority to US12/709,952 priority patent/US20110084377A1/en
Publication of CN102044404A publication Critical patent/CN102044404A/zh
Priority to US13/398,647 priority patent/US8499813B2/en
Application granted granted Critical
Publication of CN102044404B publication Critical patent/CN102044404B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1126—Using direct fluid current against work during delaminating
    • Y10T156/1132—Using vacuum directly against work during delaminating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168—Gripping and pulling work apart during delaminating
    • Y10T156/1179—Gripping and pulling work apart during delaminating with poking during delaminating [e.g., jabbing, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1928—Differential fluid pressure delaminating means
    • Y10T156/1944—Vacuum delaminating means [e.g., vacuum chamber, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1978—Delaminating bending means
    • Y10T156/1983—Poking delaminating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明揭示一种用于将半导体裸片从所述裸片在晶片切分过程中所附着到的带顶出的系统。在实施例中，所述系统包含顶出机床，所述顶出机床包含支撑台、顶针和拾取臂。所述支撑台连接到真空源，用于在所述带与支撑台之间的界面处形成负压。所述支撑台进一步包含具有一个或一个以上经削角侧壁的小孔。所述真空源连接到所述小孔，使得在将所述带放置在所述支撑台上且裸片的中心在所述小孔上后，所述真空源将所述带的在所述半导体裸片的边缘周围的部分从所述裸片拉开并拉入由所述削边形成的空间中。

Description

用于使经切分的半导体裸片与裸片贴胶带分离的系统
技术领域
实施例涉及一种用于使切分的半导体裸片与裸片贴胶带分离的系统。
背景技术
对便携式消费型电子器件的需求的迅猛增长正在驱动对高容量存储装置的需要。例如快闪存储器存储卡等非易失性半导体存储器装置正变得广泛用于满足对数字信息存储和交换的不断增长的需求。非易失性半导体存储器装置的便携性、通用性和坚固的设计以及其高可靠性和大容量已使得此些存储器装置在各种各样的电子装置(包含例如数码相机、数字音乐播放器、视频游戏控制台、PDA和蜂窝式电话)中使用是理想的。
虽然已知各种各样的封装配置，但一般可将快闪存储器存储卡制造成封装内系统(SiP)或多芯片模块(MCM)，其中将多个裸片以所谓的三维堆叠配置安装在衬底上。现有技术图1中展示常规半导体封装20(无模制化合物)的边缘图。典型的封装包含安装到衬底26的多个半导体裸片22、24。尽管图1中未展示，但所述半导体裸片形成有位于裸片的上表面上的裸片接合垫。衬底26可由夹在上部导电层与下部导电层之间的电绝缘核心形成。所述上部和/或下部导电层可经蚀刻以形成包含电引线和接触垫的传导图案。接合线30焊接在半导体裸片22、24的裸片接合垫与衬底26的接触垫之间，以便将半导体裸片电耦合到衬底。衬底上的电引线又提供裸片与主机装置之间的电路径。一旦形成裸片与衬底之间的电连接，接着通常就将组合件装入模制化合物中以提供保护性封装。
为了形成半导体封装，执行裸片接合工艺，其中从晶片切分半导体裸片、从粘附带拾取半导体裸片并将其接合到衬底。现有技术图2展示晶片40，其包含多个半导体裸片(例如裸片22)(图2中仅对其中的一些半导体裸片进行编号)。晶片40上的每一半导体裸片22已经过处理而包含此项技术中已知的能够执行指定电子功能的集成电路。在测试裸片22以找出不良裸片之后，可将晶片放置在粘附膜(称为裸片贴附膜(DAF)带)上，且接着用锯或激光对其进行切分。切分工艺将晶片分离成个别半导体裸片22，其仍然附着到DAF带。图2展示附着到DAF带44的晶片40。
为了将个别裸片分开，将晶片和DAF带定位在加工机床中，现有技术图3中展示了所述加工机床的若干部分。图3展示裸片顶出机床50，其包含真空卡盘52，在其上支撑着晶片40和DAF带44。卡盘52包含中央小孔54，待顶出的裸片22定位在所述中央小孔54上。机床50进一步包含顶针组合件56，用于促使许多顶针58向上穿过小孔54并与DAF带44的背侧接触。如下文所阐释，针58将裸片22向上推动，使得其与DAF带分开。DAF带可由粘附到带的裸片贴附膜形成，且在使裸片与带分离后，所述膜可仍附着到裸片的底面。进一步提供拾取臂60以抓紧裸片22并完成裸片22的分开。所述拾取机床接着输送裸片22以贴附到衬底或将其输送到其它位置。
现有技术中已实施了各种卡盘与针组合件来使裸片与粘附带分开。现有技术图4中展示一种此配置，现有技术图4展示真空卡盘52的俯视图。真空卡盘52包含多个开口62(图4中仅对其中的一些开口进行编号)。开口62连接到负压以将真空传送到卡盘52的上表面，以便将DAF带44牢固地固持在卡盘52上。图4的俯视图还展示小孔54，可通过其看到顶针58。现有技术图5是穿过图4的线A-A的横截面图，且现有技术图6是穿过图4的线B-B的横截而图。提供图5和图6是为了展示，在常规裸片顶出机床中，小孔54由垂直边缘界定。即，小孔54的侧壁64垂直于真空卡盘52的上表面66。
现有技术图7到图9说明在机床50中使半导体裸片22从DAF带44分开的过程。卡盘平移，直到给定裸片22位于小孔54上为止。接着针组合件56促使顶针58向上，使得针将带44和裸片22向上推动。针在带的背侧上的占用面积小于半导体裸片的长度和宽度，使得当针将带和裸片向上推动时，裸片和膜与带分层。当裸片22大部分从带44分开时，拾取臂60可(例如)通过其表面处的真空来抓住裸片并携带裸片离开。
顶针58可全部一齐上升。或者，已知提供(例如)在标题为“预剥离裸片顶出设备”(“Pre-Peel Die Ejector Apparatus”)的第4,850,780号美国专利中说明的多级顶出。如所述专利中所示，卡盘可包含伸缩式顶出器，使得外部顶出器将DAF带和裸片向上推动以开始分开过程。接下来，外部顶出器保持固定，而从外部顶出器径向向内定位的内部顶出器继续向上，以进一步使裸片与DAF带分开。
虽然上述顶出器方法在过去足够有效，但裸片厚度现在已减小到100μm和更薄。在这些厚度下，上述工艺施加在裸片上的相反的力可能使裸片断裂。举例来说，如现有技术图8所示，当裸片22被向上推动时，DAF带44的粘附力在裸片的边缘上施加向下的力。对于薄裸片，这些相反的力可能足以如图所示致使裸片22的边缘22a破裂或断裂。此外或替代地，如现有技术图9所示，相反的力类似地被施加在邻近于正被顶出的裸片的半导体裸片上。位于邻近裸片下方的带44被固持在真空卡盘52上，而正被向上推动的带在邻近裸片的边缘上施加向上的力。对于薄裸片，这些相反的力可能足以如图所示致使邻近裸片22的边缘22a破裂或断裂。
附图说明
图1是常规半导体装置的现有技术端视图。
图2是安装在DAF带上的半导体晶片的现有技术视图。
图3是用于使晶片上的半导体裸片与DAF带分离的常规顶出机床的现有技术侧视图。
图4是图3的顶出机床中的常规真空卡盘的现有技术俯视图。
图5是穿过图4的线A-A的横截面图。
图6是穿过图4的线B-B的横截面图。
图7是展示正通过常规顶出机床与DAF带分离的半导体裸片的放大现有技术视图。
图8是展示在正通过常规顶出机床与DAF带分离时裂开的半导体裸片的边缘的放大现有技术视图。
图9是展示在半导体裸片正通过常规顶出机床与DAF带分离时裂开的邻近半导体裸片的边缘的放大现有技术视图。
图10是根据本发明的系统的实施例的顶出机床的支撑台的俯视图。
图11是图10所示的支撑台的一部分的俯视图。
图12是穿过图11的线C-C的横截面图。
图13是穿过图11的线D-D的横截面图。
图14是展示本发明的系统的替代实施例的穿过图11的线D-D的横截面图。
图15是根据本发明的系统的实施例的用于使半导体裸片与DAF带分离的流程图。
图16是根据本发明的系统的实施例的位于顶出机床上的晶片和DAF带的侧视图。
图17是正通过根据本发明的系统的实施例的顶出机床与DAF带分离的半导体裸片的侧视图。
图18是包含通过本发明的系统的方法形成的半导体裸片的完成的半导体封装的侧视图。
具体实施方式
现在将参看图10到图18描述实施例，所述图涉及使半导体裸片与粘附带分离的系统和方法，以及用此分离裸片形成的半导体封装。应理解，本发明的半导体装置可以许多不同形式体现，且不应被解释为限于本文所陈述的实施例。术语“顶部”和“底部”以及“上部”和“下部”以及这些术语的派生词在本文中仅出于方便和说明性目的而使用，且无意限制对半导体装置的描述，因为所参考的项目在位置上可调换。
一般来说，实施例涉及用于将半导体裸片从粘附带顶出的顶出机床。实施例特别涉及顶出机床的支撑台中的小孔的配置，粘附带和晶片支撑在所述支撑台上。虽然下文中描述特定的支撑台，但应理解，本发明的系统的小孔可用于各种各样的卡盘、台、套爪和顶出机床中所使用的其它支撑台中。类似地，虽然下文中描述特定的粘附带，但应理解，任何用于将经切分的半导体晶片一起固持在顶出机床中的带均可使用。
图10是根据本发明的系统的实施例的支撑台100的俯视图。所述支撑台100可为背景技术部分中所描述的顶出机床的真空卡盘，区别在于支撑台100包含如下所述具有削边的小孔102。图11是图10所示的支撑台100的一部分，且图12和图13是穿过图11中的线C-C和D-D的横截面。如图所示，支撑台100包含由削边104到110界定的小孔102。支撑台100可包含如下文所阐释用于支撑带和晶片的上表面112。在支撑台100的围绕小孔102的区域中，支撑台可具有0.2mm与0.6mm之间且更确切地说是0.4mm的厚度，但在进一步实施例中小孔周围的支撑台厚度可在此范围之外变动。
在实施例中，小孔102可为具有半导体裸片122的相同纵横比的矩形。应理解，小孔的形状无需是矩形，且长度与宽度的纵横比可不同于半导体裸片122的纵横比。虽然图10和图11中将小孔展示为完全敞开的孔，但应理解，小孔102可部分地填充有材料，前提是所述材料具有允许顶针130(下文所述)向上延伸穿过小孔而与带124接触的开口，且前提是小孔中的任何此材料不会阻止带124如下所述围绕削边从半导体裸片的一个或一个以上边缘被吸掉。
在实施例中，每一削角面104到110可与上表面112形成角θ，其在10°与60°之间，且在进一步实施例中，在30°与45°之间。这些角范围是作为实例的，且在进一步实施例中与上表面112形成的角可在这些范围以外变动。相应边缘104到110每一者可被削去相同的角度，但在进一步实施例中，边缘104到110中的一者或一者以上可被削去不同的角度。进一步预期，小孔周围的边缘中的一者、两者或三者可不具有削角面，以便与上表面112形成直角。此外，削角面可如图所示沿整个边缘(即，在上表面112与相对的表面之间)延伸。然而，在图14所示的替代实施例中，边缘中的一者或一者以上可仅包含局部削角面(图14的实例中的边缘104和/或108)。此实施例中的削角面将如图所示从上表面局部地向下到达相对的表面。
现在将参看图15的流程图以及图16和图17的侧视图来描述本发明的系统的实施例的操作。在步骤200中在晶片上形成半导体裸片并对其进行测试。接着在步骤202中将晶片安装在粘附带(例如具有已知设计的DAF带)上，且接着将晶片切分成个别半导体裸片。在一个实例中，可从晶片120切分裸片122以便具有12.96mm的长度、9.28mm的宽度和56μm的厚度。应理解，这些尺寸只是作为实例，且在替代实施例中可变动。
DAF带可具有已知构造，且可含有(例如)由与粘附裸片贴附膜层压的聚酯或类似材料形成的带层。可使用的DAF带的一个实例是总部设在日本大阪的日东电工公司(Nitto Denko Corporation)出品的EM-310VJ-P WEF。在将晶片附着到DAF带之后，可使用各种已知的切分技术(例如锯切或激光切割)将晶片切割成个别半导体裸片。典型的切分工艺会在邻近的裸片安装在带上之后在所述裸片之间留下小切口。
接着在步骤204中将带和晶片转移到顶出机床以移除个别裸片。所述顶出机床可类似于背景技术部分中所描述的顶出机床，或类似于任何其它已知的用于将切分的半导体裸片从粘附带移除的机床，区别在于所述机床包含如上所述具有经削角的小孔的支撑台100。图16展示包含贴附到粘附带124的多个半导体裸片122的晶片120的侧视图。带124包含基底层124a和裸片贴附膜层124b。裸片122和带124位于支撑台100上，其中基底层124a抵靠着支撑台100的上表面112。尽管未图示，但顶出机床可进一步包含如上所述且如此项技术中已知的拾取臂，用于如下文所阐释完成半导体裸片122与带124的分开，且携带半导体裸片离开。
如所指示，支撑台100可为包含开口128的真空卡盘，其连接到真空源126以将带124稳固地固持到上表面112。用于在上表面112处形成负压的开口的数目和配置在不同实施例中可变动。所述机床可进一步包含顶针组合件，其包含多个顶针130。所述顶针可为任何已知类型的顶针，其可全部一起延伸或以多个级延伸。可替代地使用以不同级延伸的伸缩型顶出器。针130可首先缩回，且接着其可在带124和晶片120支撑在支撑台100上之后在步骤208中由顶针组合件移动以与基底层124a的背侧啮合(或接近啮合)。
顶表面112处的小孔102的长度和宽度的大小经设计以大于中心在小孔102上的裸片122的长度和宽度。在裸片122的大小如上文所指示而设计的一个实施例中，顶表面112处的小孔的长度和宽度可分别为13.31mm和9.63mm。这些数字只是作为实例，且在替代实施例中可与彼此和/或半导体裸片122成比例或不成比例地变动。在实施例中，可将顶表面112处的小孔102的长度和宽度提供为大于中心在小孔102上的半导体裸片122的长度和宽度。上表面112处的小孔102的边界可下伏在半导体裸片下，在中心位于小孔102上的裸片上方、下方、左方和/或右方。在进一步实施例中，可将小孔102的长度和宽度提供为下伏在中心裸片与邻近于其的裸片之间的切口缝隙下。
在裸片122的大小如上文所指示而设计的一个实施例中，台100的底表面(相对表面112)处的小孔的长度和宽度可分别为12.51mm和8.83mm。这些数字只是作为实例，且在替代实施例中可与彼此和/或半导体裸片122成比例或不成比例地变动。在实施例中，可将底表面处的小孔102的长度和宽度提供为小于中心在小孔102上的半导体裸片122的长度和宽度。在实施例中，支撑台100的厚度可为0.4mm，但在进一步实施例中，台100可比这厚或薄。
在步骤210中，激活支撑台100下方的负压源，使得负压形成于开口128内以将带124固定到支撑台100。根据本发明的系统，还将负压传送到小孔102以在小孔102内形成低压区域。相对于带和晶片上方的压力来控制小孔102内的低压区域，使得超过基底层124a与裸片贴附膜124b之间的力(剥离强度)但小于裸片贴附膜124b与半导体120的背侧之间的剥离强度的力被施加在基底层124a上。结果是基底层124a在削边104到110的区域中被从粘附膜124b拉开。如图17所示，基底层124a被拉到由削边104到110形成的空间中。膜124b保留在裸片122上。
在具有上文所陈述的尺寸的一个实施例中，真空可沿基底层124a的长度侧形成0.32N的吸力。基底层124a与膜124b之间沿带124的长度维度的剥离强度可为0.033N。且膜124b与半导体裸片122之间沿带124的长度的剥离强度可为12.25N。因此，通过这些相应的力，一旦支撑台100中的真空源被激活，基底层124a便将被从裸片贴附膜124b拉开，裸片贴附膜124b保留在裸片122的背侧。应理解，上文所论述的力可在替代实施例中变动，前提是真空力至少像将基底层124a从薄膜124b拉开或将基底层124a和薄膜124b两者从半导体裸片122的背部拉开所必要的力的一样大。
在上述实施例中，带124包含两个层。在进一步实施例中，带124可为能够直接粘附到半导体裸片122的单个层。在此实施例中，支撑台的真空力将超过带对裸片的剥离强度，使得在激活真空源126后，带将如上所述在削边周围被从裸片拉开。
再次参看图16和图17的实施例，在给定削角面相对于中心在小孔102上的半导体裸片122的尺寸的尺寸的情况下，在所述削角面周围将基底层124a从膜124b拉开会将基底层从居中的半导体裸片的边缘拉开。因此，有效地将基底层从待顶出的居中半导体裸片122的边缘拉开，而无需在半导体裸片的下表面上施加向上的机械力的针。此后，针130可在步骤214中使居中半导体裸片122升高。在此点或在裸片定位在支撑台100上之后的任何时间，拾取臂可下降而与待顶出的半导体裸片的上表面接触。一旦针已使半导体裸片升高，拾取臂便可抓紧居中半导体裸片122。一旦顶针已到达其上限，裸片122便被拾取臂固持，同时仅被支撑在顶针130的尖端上。在此位置，裸片122大体上与带124分离。拾取臂接着可向上抬升以完成半导体裸片的分开，并将裸片携带到下一加工台。
在裸片122与切分带124完全分开之后，顶针130下降回支撑台100下面(步骤216)，且切断施加到真空开口128的真空吸力(步骤220)。接着带124可在步骤222中重新定位以将下一裸片移动到小孔102上，使得所述过程可重复。
使用此在使裸片升高之前首先将带从半导体裸片边缘拉开的方法，裸片边缘破裂或断裂的危险大幅降低。在实际生产试验中，使用上述方法使合格率提高1％到3％。还预期，可使用如图17所示的上述方法来将带124从邻近于正被顶出的裸片的一个或一个以上裸片的边缘拉开。然而，在实施例中，在裸片的中心位于经削角的小孔102上之前，无需将带从裸片拉开。
图18说明使用通过上述方法顶出的半导体裸片组装的半导体封装170。半导体封装170包含多个半导体裸片，其包含一个或一个以上裸片122。这些裸片可为(例如)与控制器裸片174(例如ASIC)耦合的非易失性存储器。预期其它类型的裸片。裸片(例如)经由接合线178电耦合到衬底176。无源组件(未图示)可进一步安装在衬底176上。封装170可(例如)为接点栅格阵列(LGA)封装，其可以可移除的方式插入到主机装置中和从主机装置中移除。在此实施例中，衬底可包含位于封装的下表面上以用于与主机装置中的端子配合的接触指180。可将封装囊封在模制化合物182中以保护半导体裸片和其它组件免受冲击和湿气的损害。
总的来说，本发明的技术可涉及用于使半导体裸片与具有第一和第二层的带的至少一个层分离的机床。以特定剥离强度将第一和第二层固持在一起。所述机床包含具有用于支撑带和半导体裸片的上表面的支撑台。所述支撑台进一步包含位于上表面中的具有至少一个经削角侧壁的小孔，提供所述至少一个经削角侧壁以使得与所述支撑台的与所述上表面相对的下表面处的相同尺寸相比，所述至少一个经削角侧壁与同所述至少一个经削角侧壁相对的壁之间的距离在所述支撑台的上表面处较大。所述机床进一步包含用于将带的第一层固持到支撑台的真空源。将真空源传送到小孔，且真空源在带的第一层上施加超过将带的第一和第二层固持在一起的剥离强度的力。这导致带的第一层被从第二层拉开，并拉入由削角面形成的空间中。
本发明的技术还涉及使半导体裸片与具有第一和第二层的带的至少一个层分离的方法，其中以给定的剥离强度将第一和第二层固持在一起。所述方法包含第一步骤：将带和半导体裸片定位在支撑台上，其中待分离的参考半导体裸片的中心在包含至少一个经削角侧壁的小孔上。所述方法进一步包含第二步骤：在支撑台的上表面与支撑在支撑台上的带的第一层之间的界面处产生吸力，所述吸力超过剥离强度，以将带的第一层从参考半导体裸片的位于至少一个经削角侧壁上的至少一个边缘拉开。
本发明的技术进一步涉及包含衬底和至少一个半导体裸片的半导体封装，其中所述至少一个半导体裸片通过特定方法与晶片分离。此方法包含第一步骤：将至少一个半导体裸片连同晶片上的其它半导体裸片安装在带上。所述带包含以特定剥离强度附着到彼此的第一和第二层。所述方法包含第二步骤：将至少一个半导体裸片从其它半导体裸片切分。所述方法进一步包含第三步骤：将带和晶片的至少一个半导体裸片定位在支撑台上，其中所述至少一个半导体裸片的中心在包含至少一个经削角侧壁的小孔上。而且所述方法包含第四步骤：在支撑台的上表面与支撑在支撑台上的带的第一层之间的界面处产生吸力。第四步骤中所产生的吸力超过第一层与第二层之间的剥离强度，以将带的第一层从至少一个半导体裸片的位于至少一个经削角侧壁上的至少一个边缘拉开。
已出于说明和描述的目的而呈现了前面的详细描述。并不希望前面的详细描述是无遗漏的或将所述描述限制于所揭示的精确形式。鉴于以上教示，许多修改和变动是可能的。选择所描述的实施例是为了最好地阐释所主张系统的原理及其实际应用，从而使所属领域的技术人员能够在各种实施例中且用适合于所预期的特定用途的各种修改来最好地利用所主张的系统。希望本发明的范围由所附权利要求书界定。

Claims (20)

1.一种用于使半导体裸片与具有第一和第二层的带的至少一个层分离的机床，所述第一和第二层以剥离强度固持在一起，所述机床包括：
支撑台，其包含用于支撑所述带和半导体裸片的上表面，所述支撑台进一步包含位于所述上表面中的具有至少一个经削角侧壁的小孔，提供所述至少一个经削角侧壁以使得与所述支撑台的与所述上表面相对的下表面处的相同尺寸相比，所述至少一个经削角侧壁与同所述至少一个经削角侧壁相对的壁之间的距离在所述支撑台的所述上表面处较大；以及
真空源，其用于将所述带的所述第一层固持到所述支撑台，所述真空源被传送到所述小孔，且在所述带的所述第一层上施加超过所述剥离强度的力。
2.根据权利要求1所述的机床，所述小孔是矩形的，且包含四个经削角侧壁。
3.根据权利要求1所述的机床，所述小孔是矩形的，且包含两个彼此相对的经削角侧壁。
4.根据权利要求1所述的机床，所述至少一个经削角侧壁具有相对于所述支撑台的所述上表面以10°与60°之间的角度倾斜的侧壁。
5.根据权利要求1所述的机床，所述至少一个经削角侧壁界定所述第一层可被从所述半导体裸片的至少一个边缘吸开并吸入的空间。
6.根据权利要求1所述的机床，其进一步包括至少一个顶出器，用于从所述支撑台的所述下表面延伸穿过所述小孔，所述顶出器能够在所述第一层已被从所述半导体裸片的至少一个边缘吸开后将所述半导体裸片向上抬升。
7.根据权利要求1所述的机床，其中所述小孔是矩形的，且其大小经设计以在所述上表面处具有比所述半导体裸片的长度和宽度大的长度和宽度，且其中所述小孔的大小经设计以在所述下表面处具有比所述半导体裸片的所述长度和宽度小的长度和宽度。
8.根据权利要求7所述的机床，其中所述带的所述第一层在所述真空源激活后被从所述半导体裸片的至少一个边缘且抵靠着所述至少一个经削角侧壁吸开。
9.一种使半导体裸片与具有第一和第二层的带的至少一个层分离的方法，以剥离强度将所述第一和第二层固持在一起，所述方法包括以下步骤：
(a)将所述带和半导体裸片定位在支撑台上，其中待分离的参考半导体裸片的中心在包含至少一个经削角侧壁的小孔上；以及
(b)在所述支撑台的上表面与支撑在所述支撑台上的带的所述第一层之间的界面处产生吸力，所述吸力超过所述剥离强度，以将带的所述第一层从所述参考半导体裸片的位于所述至少一个经削角侧壁上的至少一个边缘拉开。
10.根据权利要求9所述的方法，其进一步包括以下步骤：(c)在所述将带的所述第一层从所述参考半导体裸片的至少一个边缘拉开的步骤(b)期间，使所述参考半导体裸片的一部分支撑在从所述支撑台下方延伸穿过所述小孔的顶针上。
11.根据权利要求9所述的方法，其进一步包括以下步骤：(d)在所述将带的所述第一层从所述参考半导体裸片的至少一个边缘拉开的步骤(b)之后，向上推动所述参考半导体裸片。
12.根据权利要求11所述的方法，其进一步包括以下步骤：(e)抓取在所述步骤(c)中升高的所述参考半导体裸片并携带其离开所述支撑台。
13.根据权利要求9所述的方法，所述步骤(b)进一步包括以下步骤：在所述至少一个经削角侧壁处将带的所述第一层从邻近于所述参考半导体裸片的至少一个半导体裸片拉开。
14.根据权利要求9所述的方法，所述步骤(a)包括以下步骤：将所述小孔和至少一个经削角侧壁的大小定为在所述上表面处具有比所述参考半导体裸片的长度和宽度大的长度和宽度，且将所述小孔和至少一个经削角侧壁的大小定为在所述下表面处具有比所述半导体裸片的所述长度和宽度小的长度和宽度。
15.根据权利要求9所述的方法，所述步骤(b)包括以下步骤：将所述吸力传送到所述小孔且传送到所述支撑台上的围绕所述小孔的区域。
16.一种半导体封装，其包括：
衬底；以及
至少一个半导体裸片，其附着到所述衬底或所述至少一个半导体裸片中的另一者，所述至少一个半导体裸片通过以下步骤与晶片分离：
(a)将所述至少一个半导体裸片连同所述晶片上的所述另一半导体裸片安装在带上，所述带包含以剥离强度附着到彼此的第一和第二层；
(b)将所述至少一个半导体裸片从所述另一半导体裸片切分；
(c)将所述带和所述晶片的至少一个半导体裸片定位在支撑台上，其中所述至少一个半导体裸片的中心在包含至少一个经削角侧壁的小孔上；以及
(d)在所述支撑台的上表面与支撑在所述支撑台上的带的所述第一层之间的界面处产生吸力，所述吸力超过所述剥离强度，以将带的所述第一层从所述至少一个半导体裸片的位于所述至少一个经削角侧壁上的至少一个边缘拉开。
17.根据权利要求16所述的半导体封装，其中所述封装包括接点栅格阵列半导体封装。
18.根据权利要求16所述的半导体封装，其中所述封装包括快闪存储器。
19.根据权利要求16所述的半导体封装，所述至少一个裸片通过以下进一步步骤与所述晶片分离：
(d)在所述将带的所述第一层从所述参考半导体裸片的至少一个边缘拉开的步骤
(d)之后，向上推动所述参考半导体裸片；以及
(e)抓取在所述步骤(c)中升高的所述参考半导体裸片并携带其离开所述支撑台。
20.根据权利要求16所述的半导体封装，所述步骤(d)进一步包括以下步骤：使所述带的所述第二层保持附着到所述至少一个半导体裸片。
CN200910179844.6A 2009-10-12 2009-10-12 用于使经切分的半导体裸片与裸片贴胶带分离的系统 Expired - Fee Related CN102044404B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN200910179844.6A CN102044404B (zh) 2009-10-12 2009-10-12 用于使经切分的半导体裸片与裸片贴胶带分离的系统
US12/709,952 US20110084377A1 (en) 2009-10-12 2010-02-22 System for separating a diced semiconductor die from a die attach tape
US13/398,647 US8499813B2 (en) 2009-10-12 2012-02-16 System for separating a diced semiconductor die from a die attach tape

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910179844.6A CN102044404B (zh) 2009-10-12 2009-10-12 用于使经切分的半导体裸片与裸片贴胶带分离的系统

Publications (2)

Publication Number Publication Date
CN102044404A true CN102044404A (zh) 2011-05-04
CN102044404B CN102044404B (zh) 2015-12-09

Family

ID=43854170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910179844.6A Expired - Fee Related CN102044404B (zh) 2009-10-12 2009-10-12 用于使经切分的半导体裸片与裸片贴胶带分离的系统

Country Status (2)

Country Link
US (2) US20110084377A1 (zh)
CN (1) CN102044404B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107221510A (zh) * 2016-03-22 2017-09-29 晟碟信息科技（上海）有限公司 从裸芯附接膜带分离半导体裸芯的系统和方法
CN111009487A (zh) * 2018-10-04 2020-04-14 三星电子株式会社 裸芯片分离器和包括该裸芯片分离器的裸芯片供应设备
CN112447574A (zh) * 2019-08-27 2021-03-05 细美事有限公司 裸片拾取模块和包括其的裸片接合装置
TWI785459B (zh) * 2021-01-08 2022-12-01 斯託克精密科技股份有限公司 轉移設備及轉移電子元件之方法
TWI800060B (zh) * 2021-07-30 2023-04-21 斯託克精密科技股份有限公司 電子元件轉移裝置、電子元件轉移方法以及發光二極體面板的製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2359398B1 (de) * 2008-11-12 2017-05-10 Besi Switzerland AG Verfahren zum ablösen und entnehmen eines halbleiterchips von einer folie
JP5649125B2 (ja) * 2011-07-01 2015-01-07 Ｎｅｃエンジニアリング株式会社 テープ貼付装置
KR102087124B1 (ko) * 2013-05-31 2020-03-11 삼성디스플레이 주식회사 기판 분리 장치 및 기판 분리 방법
US9111984B2 (en) * 2013-10-28 2015-08-18 Freescale Semiconductor Inc. Devices and methods of operation for separating semiconductor die from adhesive tape
KR102322479B1 (ko) * 2015-02-25 2021-11-05 삼성디스플레이 주식회사 기판 분리장치
KR102405122B1 (ko) * 2015-09-10 2022-06-08 삼성디스플레이 주식회사 기판 분리 장치 및 이를 이용한 기판 분리 방법
US10090177B1 (en) * 2017-08-25 2018-10-02 Micron Technology, Inc. Cold fluid semiconductor device release during pick and place operations, and associated systems and methods
CN111592832B (zh) * 2020-05-29 2022-06-07 南通通富微电子有限公司 Daf膜及其制备方法、芯片封装结构
US11889742B2 (en) * 2020-11-04 2024-01-30 Samsung Display Co., Ltd. Apparatus of manufacturing display device and method of manufacturing display device
TWI728947B (zh) * 2021-01-29 2021-05-21 梭特科技股份有限公司 晶粒距離調整方法
TWI753825B (zh) * 2021-05-11 2022-01-21 財團法人工業技術研究院 微型元件結構及顯示裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181150A (ja) * 1995-12-25 1997-07-11 Rohm Co Ltd 半導体チップのピックアップ装置及びこれを用いたピックアップ方法
US20030154597A1 (en) * 2002-02-15 2003-08-21 Yee Lup Kweun Process and apparatus for disengaging semiconductor die from an adhesive film
US20050255673A1 (en) * 2004-05-11 2005-11-17 Asm Assembly Automation Ltd. Apparatus and method for semicondutor chip detachment
CN1707750A (zh) * 2004-05-28 2005-12-14 先进自动器材有限公司 用于晶片分离的剥离装置
CN1716523A (zh) * 2004-04-13 2006-01-04 优利讯国际贸易有限责任公司 从箔片分离半导体芯片的方法和用于安装半导体芯片的设备
CN101075580A (zh) * 2007-06-01 2007-11-21 日月光半导体制造股份有限公司 切割晶圆的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI225279B (en) * 2002-03-11 2004-12-11 Hitachi Ltd Semiconductor device and its manufacturing method
JP2004111601A (ja) * 2002-09-18 2004-04-08 Tokyo Seimitsu Co Ltd ダイボンダ
US7470120B2 (en) * 2005-12-01 2008-12-30 Asm Assembly Automation, Ltd. Configurable die detachment apparatus
US20080157322A1 (en) * 2006-12-27 2008-07-03 Jia Miao Tang Double side stacked die package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181150A (ja) * 1995-12-25 1997-07-11 Rohm Co Ltd 半導体チップのピックアップ装置及びこれを用いたピックアップ方法
US20030154597A1 (en) * 2002-02-15 2003-08-21 Yee Lup Kweun Process and apparatus for disengaging semiconductor die from an adhesive film
CN1716523A (zh) * 2004-04-13 2006-01-04 优利讯国际贸易有限责任公司 从箔片分离半导体芯片的方法和用于安装半导体芯片的设备
US20050255673A1 (en) * 2004-05-11 2005-11-17 Asm Assembly Automation Ltd. Apparatus and method for semicondutor chip detachment
CN1707750A (zh) * 2004-05-28 2005-12-14 先进自动器材有限公司 用于晶片分离的剥离装置
CN101075580A (zh) * 2007-06-01 2007-11-21 日月光半导体制造股份有限公司 切割晶圆的方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107221510A (zh) * 2016-03-22 2017-09-29 晟碟信息科技（上海）有限公司 从裸芯附接膜带分离半导体裸芯的系统和方法
CN107221510B (zh) * 2016-03-22 2020-09-15 晟碟信息科技（上海）有限公司 从裸芯附接膜带分离半导体裸芯的系统和方法
CN111009487A (zh) * 2018-10-04 2020-04-14 三星电子株式会社 裸芯片分离器和包括该裸芯片分离器的裸芯片供应设备
CN111009487B (zh) * 2018-10-04 2024-03-15 三星电子株式会社 裸芯片分离器和包括该裸芯片分离器的裸芯片供应设备
CN112447574A (zh) * 2019-08-27 2021-03-05 细美事有限公司 裸片拾取模块和包括其的裸片接合装置
CN112447574B (zh) * 2019-08-27 2024-05-24 细美事有限公司 裸片拾取模块和包括其的裸片接合装置
TWI785459B (zh) * 2021-01-08 2022-12-01 斯託克精密科技股份有限公司 轉移設備及轉移電子元件之方法
TWI800060B (zh) * 2021-07-30 2023-04-21 斯託克精密科技股份有限公司 電子元件轉移裝置、電子元件轉移方法以及發光二極體面板的製造方法

Also Published As

Publication number Publication date
US20110084377A1 (en) 2011-04-14
US20120145332A1 (en) 2012-06-14
US8499813B2 (en) 2013-08-06
CN102044404B (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
CN102044404A (zh) 用于使经切分的半导体裸片与裸片贴胶带分离的系统
TWI257651B (en) Peeling device for chip detachment
KR100609806B1 (ko) 반도체 장치의 제조 방법
KR101135903B1 (ko) 박형 다이 분리 및 픽업 장치
US6979593B2 (en) Method of manufacturing a semiconductor device
US8587130B2 (en) Die-sorting sheet and method for transporting chips having adhesive layer
US20080000804A1 (en) Carrier tape with integrated cover tape
WO2010024678A1 (en) Chip die clamping device and transfer method
KR101612730B1 (ko) 반도체 패키지의 클립 부착 방법 및 이를 위한 다중 클립 부착 장치
KR20180056698A (ko) 캐리어 초박형 기판
CN104347435A (zh) 吸附筒夹和芯片接合器
US11764133B2 (en) Tape carrier assemblies having an integrated adhesive film
CN101621012B (zh) 具有用于线接合的局部化空腔的堆叠式半导体封装及其制造方法
US9038264B2 (en) Non-uniform vacuum profile die attach tip
US20080092360A1 (en) Thin semiconductor chip pickup apparatus and method
JP5160135B2 (ja) 半導体装置の製造装置及び製造方法
JP2005045023A (ja) 半導体装置の製造方法および半導体製造装置
CN107221510B (zh) 从裸芯附接膜带分离半导体裸芯的系统和方法
US7655540B2 (en) Method and jig structure for positioning bare dice
JP2007149832A (ja) ダイボンディング方法
CN100383939C (zh) 晶圆级堆叠多芯片的封装方法
JP2008085354A (ja) 半導体製造装置
JP3498205B2 (ja) セラミックグリーンシートの取扱装置および取扱方法ならびに積層セラミック電子部品の製造方法
CN112530834B (zh) 芯片贴装装置、剥离单元、筒夹及半导体器件的制造方法
JP4440455B2 (ja) バンプボンド装置及びフリップチップボンド装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SANDISK TECHNOLOGIES, INC.

Free format text: FORMER OWNER: SANDISK CORPORATION

Effective date: 20121018

C10 Entry into substantive examination
C41 Transfer of patent application or patent right or utility model
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20121018

Address after: American Texas

Applicant after: Sandisk Corp.

Address before: American California

Applicant before: Sandisk Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: texas

Patentee after: DELPHI INT OPERATIONS LUX SRL

Address before: American Texas

Patentee before: Sandisk Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151209

Termination date: 20201012