CN102034540A - 压摆率控制装置及其控制方法 - Google Patents

压摆率控制装置及其控制方法 Download PDF

Info

Publication number
CN102034540A
CN102034540A CN2009101968678A CN200910196867A CN102034540A CN 102034540 A CN102034540 A CN 102034540A CN 2009101968678 A CN2009101968678 A CN 2009101968678A CN 200910196867 A CN200910196867 A CN 200910196867A CN 102034540 A CN102034540 A CN 102034540A
Authority
CN
China
Prior art keywords
module
back level
slew rate
npn
transistor npn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009101968678A
Other languages
English (en)
Other versions
CN102034540B (zh
Inventor
杨光军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN 200910196867 priority Critical patent/CN102034540B/zh
Publication of CN102034540A publication Critical patent/CN102034540A/zh
Application granted granted Critical
Publication of CN102034540B publication Critical patent/CN102034540B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供一种压摆率控制装置和控制方法，所述压摆率控制装置包括：预驱动模块，工艺跟踪补偿模块，电流镜模块，以及，后级驱动模块；其中，所述预驱动模块，用于向所述工艺跟踪补偿模块施加预驱动电压；所述工艺跟踪补偿模块，用于在预驱动电压的控制下根据所述后级驱动模块的工艺状况而补偿压摆率；电流镜模块，用于保持对所述后级驱动模块恒定的充电和放电速度；后级驱动模块，用于产生输出电压并向所述预驱动模块反馈而产生预驱动电压。采用上述压摆率控制装置和控制方法能够较好的控制压摆率，避免工艺、输入电压和温度对压摆率的影响，而且不增加电路所占面积。

Description

压摆率控制装置及其控制方法
技术领域
本发明涉及半导体存储技术领域，特别涉及一种压摆率控制装置及其控制方法。
背景技术
随着手机、掌上电脑、GPS等便携式电子设备的广泛应用，闪速存储器(Flash Memory)技术快速发展。这种新型半导体存储器的主要特点是在不加电的情况下能长期保持存储的信息。就其本质而言，Flash Memory属于EEPROM(电擦除可编程只读存储器)类型。它既有ROM的特点，又有很高的存取速度，而且易于擦除和重写，功耗也很小。
压摆率(slew rate，SR)也称转换速率，表示运放对信号变化速度的适应能力。压摆率是闪速存储器(以下简称闪存)输入输出设计时需要考虑的一个重要参数，因为它决定了闪存系统并发开关噪声，而且对闪存系统的访问速度有相当大的影响。所以，压摆率需要进行精确的控制。
图1所示为传统技术中一种单域压摆率控制电路，由于制作工艺的不一致会影响其中晶体管的稳定性，而且输入电压的波动也会对压摆率造成影响，因此这种电路缺点是压摆率随着制造工艺、输入电压及温度的波动而变化很大。
图2所示为传统技术中一种多域压摆率控制电路，这种电路通过相互耦合的多对PMOS晶体管和NMOS晶体管来实现对压摆率的控制，但是其缺点是需要元器件较多，会占有很大的面积，不满足电路高集成度的技术发展趋势。
可见，由于传统技术中存在的以上问题，在闪存输入输出设计时不仅需要避免工艺、输入电压和温度对压摆率的影响，而且也不能够使电路过于复杂而导致面积增大。
发明内容
本发明解决的目的是提供一种压摆率控制装置，能够较好的控制压摆率而且不增加电路所占面积。
本发明解决的目的是提供另一种控制方法，能够避免工艺、输入电压和温度对压摆率的影响。
为此本发明提供一种压摆率控制装置，包括：预驱动模块，工艺跟踪补偿模块，电流镜模块，以及，后级驱动模块；其中，
所述预驱动模块，用于向所述工艺跟踪补偿模块施加预驱动电压；
所述工艺跟踪补偿模块，用于在预驱动电压的控制下根据所述后级驱动模块的工艺状况而补偿压摆率；
电流镜模块，用于保持对所述后级驱动模块恒定的充电和放电速度；
后级驱动模块，用于产生输出电压并向所述预驱动模块反馈而产生预驱动电压。
所述工艺跟踪补偿模块包括：跟踪补偿P型晶体管和跟踪补偿N型晶体管，其中，
所述跟踪补偿P型晶体管的栅极连接所述预驱动模块，漏极连接所述后级驱动模块，源极连接VDD；
所述跟踪补偿N型晶体管的栅极连接所述预驱动模块，源极接地，漏极与所述后级驱动模块相连。
所述电流镜模块包括：第一电流源和第二电流源，其中，所述第一电流源连接所述跟踪补偿P型晶体管的漏极，所述第二电流源连接所述跟踪补偿N型晶体管的漏极。
所述第一电流源为直流源或交流源，和/或，所述第二电流源为直流源或交流源。
所述后级驱动模块包括：后级P型晶体管和后级N型晶体管，其中，
所述后级P型晶体管的栅极连接所述跟踪补偿P型晶体管的漏极，源极连接VDD，漏极连接所述后级驱动模块的输出端；
所述后级N型晶体管的栅极连接所述跟踪补偿N型晶体管的漏极，源极接地，漏极连接所述后级驱动模块的输出端。
后级驱动模块还包括电阻，连接于所述后级驱动模块的输出端与所述后级P型晶体管和后级N型晶体管的漏极之间。
所述跟踪补偿P型晶体管与所述后级P型晶体管采用同样的工艺制成，和/或，所述跟踪补偿N型晶体管与所述后级N型晶体管采用同样的工艺制成。
所述电流镜模块对所述后级P型晶体管提供上拉电流，对所述后级N型晶体管提供下拉电流。
相应的，还提供一种压摆率的控制方法，包括以下步骤：
提供一电流镜模块和工艺跟踪补偿模块；
利用所述电流镜对后级驱动模块分别输入上拉电流和下拉电流；
在后级补偿模块的输出电压的控制下，所述工艺跟踪补偿模块根据后级驱动模块的工艺状况而补偿压摆率。
所述工艺跟踪补偿模块根据后级驱动模块的工艺状况而补偿压摆率，包括：后级驱动模块为快工艺制成，则所述工艺跟踪补偿模块减小自身的压摆率；或者，
后级驱动模块为典型工艺制成，则所述工艺跟踪补偿模块增加自身的压摆率。
与现有技术相比，上述技术方案具有以下优点：
所述的压摆率控制装置，采用电流镜模块及工艺跟踪补偿模块结合的方法，实现对压摆率的控制。电流镜模块对最后一级驱动模块分别提供上拉和下拉电流，用来保持预驱动恒定的充电和放电速度，使得最后一级驱动模块的输入的速率是一定的，受工艺、电压及温度的变化很小。
而工艺跟踪补偿模块由最后一驱动模块的输出控制，用来跟踪最后一级驱动模块的工艺变化。例如，如果后级P型晶体管和后级N型晶体管是快工艺，那么最后一级驱动模块本身将会增加压摆率，而这对跟踪补偿P型晶体管和跟踪补偿N型晶体管将会在前一级减小压摆率，从而在整体上达到保持压摆率恒定的效果。这样一来，使得闪存输入输出电路的压摆率受工艺、温度及电压的影响很小。
由于没有较大的延时电容和电阻，因此元器件所占面积很小。而且因为闪存系统中本身就有参考电流，所以引入的电流镜模块不会增加额外的设计工作。
此外，由于在后级驱动模块的输入端没有额外引入电容，所需的电流镜模块的电流又很小，因此相对于传统技术，本实施例额外增加的功耗很小。
附图说明
通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1为传统技术中一种单域压摆率控制电路的示意图；
图2为传统技术中一种多域压摆率控制电路的示意图；
图3为本发明实施例中压摆率控制装置的示意图；
图4为本发明实施例中压摆率控制装置的电路图；
图5为本发明实施例中压摆率控制方法的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示装置结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为突出本发明的特点，附图中没有给出与本发明的发明点必然直接相关的部分。
在闪存系统的输入输出电路设计时，本领域技术人员通常要考虑对压摆率的精确控制。传统技术中的单域压摆率控制电路，由于制作工艺的不一致会影响其中晶体管的稳定性，从而会对压摆率造成影响，加之输入电压的波动，导致压摆率随着制造工艺、输入电压及温度的波动而变化很大。而传统技术中的多域压摆率控制电路，通过相互耦合的多对PMOS晶体管和NMOS晶体管来实现对压摆率较好的控制，但是需要元器件较多，会占有很大的面积。
可见，设计电路时需要兼顾元器件所占面积和压摆率的稳定性两个方面。基于此，发明人研究后提出了一种新型的压摆率控制装置及控制方法。通过将电流镜模块及工艺跟踪补偿模块结合起来，以实现压摆率的稳定，同时器件所占面积较小。
下面结合附图详细说明所述压摆率控制装置的一个具体的实施例。
图3为本发明实施例中所述压摆率控制装置的示意图，图4为本发明实施例中所述压摆率控制装置的电路图。
如图3所示，压摆率控制装置100包括：预驱动模块101，工艺跟踪补偿模块102，电流镜模块103，以及，后级驱动模块104；其中，
所述预驱动模块101，用于向所述工艺跟踪补偿模块102施加预驱动电压，以控制所述工艺跟踪补偿模块102的输出；
所述工艺跟踪补偿模块102，用于在所述预驱动电压的控制下根据所述后级驱动模块104的工艺状况而补偿压摆率；
电流镜模块103，与所述后级驱动模块104连接，用于保持对所述后级驱动模块104恒定的充电和放电速度；
后级驱动模块104，用于产生输出电压并向所述预驱动模块101反馈而产生所述预驱动电压。
上述压摆率控制装置100中，电流镜模块103可以保持预驱动模块101恒定的充电和放电速度，这样一来，能够保证后级驱动模块104的输入速率是一定的，使其受工艺，电压及温度的变化很小，进而提高后级驱动模块104压摆率的稳定性。
而且，通常不同工艺制作的后级驱动模块104压摆率会有差异，例如，快工艺和典型工艺制造出的驱动模块压摆率不同，为避免这种情况，本实施例中所述工艺跟踪补偿模块102可以跟踪后级驱动模块104的工艺变化。例如，后级驱动模块104是快工艺，那么该后级驱动模块104本身的压摆率将增加，此时，所述工艺跟踪补偿模块102会在前一级减小自身的压摆率，反之，后级驱动模块104本身的压摆率将减小，则所述工艺跟踪补偿模块102会在前一级增加自身的压摆率，这样一来，从而达到保持整体上压摆率恒定的目的。
本实施例中，所述后级驱动模块104例如为最后一级的驱动模块。
具体的，如图4所示的电路示意图，所述工艺跟踪补偿模块102(见图3)包括：跟踪补偿P型晶体管102a和跟踪补偿N型晶体管102b，所述后级驱动模块104(见图3)包括：后级P型晶体管104a和后级N型晶体管104b，其中：
所述跟踪补偿P型晶体管102a的栅极连接所述预驱动模块101(见图3)，漏极连接所述后级驱动模块104，源极连接VDD；
所述跟踪补偿N型晶体管102b的栅极连接所述预驱动模块101(图4中未示出)，源极接地，漏极与所述后级驱动模块104相连，即连接后级P型晶体管104a的栅极。
所述后级P型晶体管104a的栅极连接所述跟踪补偿P型晶体管102a的漏极，源极连接VDD，漏极连接所述后级驱动模块104的输出端DQ；
所述后级N型晶体管104b的栅极连接所述跟踪补偿N型晶体管102b的漏极，源极接地，漏极也连接所述后级驱动模块104的输出端DQ。
所述电流镜模块103(见图3)包括：第一电流源103a和第二电流源103b，其中，所述第一电流源103a一端连接所述跟踪补偿P型晶体管102a的漏极，另一端接地，所述第二电流103b源的一端连接所述跟踪补偿N型晶体管102b的漏极，另一端连接VDD。
本实施例中，所述第一电流源为103a直流源，所述第二电流源103b也为直流源。但并不限于此种情况，在本发明的其他实施例中，所述第一电流源为103a和/或所述第二电流源103b也可以为其他类型电流源，例如交流源、脉冲源。
另外，所示后级驱动模块104还可以包括电阻104c，该电阻104c连接于所述后级驱动模块104的输出端DQ与所述后级P型晶体管104a和后级N型晶体管104b的漏极之间。电源106连接晶体管的源极。
优选的，所述跟踪补偿P型晶体管与所述后级P型晶体管采用同样的工艺制成，和/或，所述跟踪补偿N型晶体管与所述后级N型晶体管采用同样的工艺制成。当然，本发明的其他实施例中，工艺也可以不相同。
以上所述的压摆率控制装置100，采用电流镜模块103及工艺跟踪补偿模块102结合的方法，实现对压摆率的控制。电流镜模块103对最后一级驱动模块104的后级P型晶体管104a和后级N型晶体管104b分别提供上拉和下拉电流，用来保持预驱动恒定的充电和放电速度，使得最后一级驱动模块104的输入的速率是一定的，受工艺、电压及温度的变化很小。
而工艺跟踪补偿模块102中的跟踪补偿P型晶体管102a和跟踪补偿N型晶体管102b是由最后一驱动模块104的输出控制，用来跟踪最后一级驱动模块104的工艺变化。如果后级P型晶体管104a和后级N型晶体管104b是快工艺，那么最后一级驱动模块104本身将会增加压摆率，而这对跟踪补偿P型晶体管102a和跟踪补偿N型晶体管102b将会在前一级减小压摆率，从而在整体上达到保持压摆率恒定的效果。这样一来，使得闪存输入输出电路的压摆率受工艺、温度及电压的影响很小。
由于没有较大的延时电容和电阻，因此元器件所占面积很小。而且因为闪存系统中本身就有参考电流，所以引入的电流镜模块不会增加额外的设计工作。
此外，由于在后级驱动模块的输入端没有额外引入电容，所需的电流镜模块的电流又很小，因此相对于传统技术，本实施例额外增加的功耗很小。
本实施例的预驱动模块可以是传统技术中的驱动电路组成和连接方式。
下面结合附图详细说明本发明压摆率控制方法的一个具体的实施例。
图5为本实施例中控制方法的流程图。如图所示，所述控制方法具体包括以下步骤：
步骤S1：提供电流镜模块和工艺跟踪补偿模块；
步骤S2：利用所述电流镜对后级驱动模块分别输入上拉电流和下拉电流；
步骤S3：在后级补偿模块的输出电压的控制下，所述工艺跟踪补偿模块根据后级驱动模块的工艺状况而补偿压摆率。
所述步骤S3包括：
当后级驱动模块为快工艺制成时，则所述工艺跟踪补偿模块减小自身的压摆率；或者，当后级驱动模块为典型工艺制成时，则所述工艺跟踪补偿模块增加自身的压摆率。
采用上述控制方法，能够避免工艺、输入电压和温度对压摆率的影响，保证压摆率的稳定性，实现对其的较精确控制。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种压摆率控制装置，其特征在于，包括：预驱动模块，工艺跟踪补偿模块，电流镜模块，以及，后级驱动模块；其中，
所述预驱动模块，用于向所述工艺跟踪补偿模块施加预驱动电压；
所述工艺跟踪补偿模块，用于在预驱动电压的控制下根据所述后级驱动模块的工艺状况而补偿压摆率；
电流镜模块，用于保持对所述后级驱动模块恒定的充电和放电速度；
后级驱动模块，用于产生输出电压并向所述预驱动模块反馈而产生预驱动电压。
2.根据权利要求1所述的压摆率控制装置，其特征在于，所述工艺跟踪补偿模块包括：跟踪补偿P型晶体管和跟踪补偿N型晶体管，其中，
所述跟踪补偿P型晶体管的栅极连接所述预驱动模块，漏极连接所述后级驱动模块，源极连接VDD；
所述跟踪补偿N型晶体管的栅极连接所述预驱动模块，源极接地，漏极与所述后级驱动模块相连。
3.根据权利要求2所述的压摆率控制装置，其特征在于，所述电流镜模块包括：第一电流源和第二电流源，其中，所述第一电流源连接所述跟踪补偿P型晶体管的漏极，所述第二电流源连接所述跟踪补偿N型晶体管的漏极。
4.根据权利要求3所述的压摆率控制装置，其特征在于，所述第一电流源为直流源或交流源，和/或，所述第二电流源为直流源或交流源。
5.根据权利要求2所述的压摆率控制装置，其特征在于，所述后级驱动模块包括：后级P型晶体管和后级N型晶体管，其中，
所述后级P型晶体管的栅极连接所述跟踪补偿P型晶体管的漏极，源极连接VDD，漏极连接所述后级驱动模块的输出端；
所述后级N型晶体管的栅极连接所述跟踪补偿N型晶体管的漏极，源极接地，漏极连接所述后级驱动模块的输出端。
6.根据权利要求5所述的压摆率控制装置，其特征在于，后级驱动模块还包括电阻，连接于所述后级驱动模块的输出端与所述后级P型晶体管和后级N型晶体管的漏极之间。
7.根据权利要求5所述的压摆率控制装置，其特征在于，所述跟踪补偿P型晶体管与所述后级P型晶体管采用同样的工艺制成，和/或，所述跟踪补偿N型晶体管与所述后级N型晶体管采用同样的工艺制成。
8.根据权利要求5所述的压摆率控制装置，其特征在于，所述电流镜模块对所述后级P型晶体管提供上拉电流，对所述后级N型晶体管提供下拉电流。
9.一种压摆率的控制方法，其特征在于，包括：
提供一电流镜模块和工艺跟踪补偿模块；
利用所述电流镜对后级驱动模块分别输入上拉电流和下拉电流；
在后级补偿模块的输出电压的控制下，所述工艺跟踪补偿模块根据后级驱动模块的工艺状况而补偿压摆率。
10.根据权利要求9所述的压摆率控制方法，其特征在于，所述工艺跟踪补偿模块根据后级驱动模块的工艺状况而补偿压摆率，包括：
后级驱动模块为快工艺制成，则所述工艺跟踪补偿模块减小自身的压摆率；
或者，
后级驱动模块为典型工艺制成，则所述工艺跟踪补偿模块增加自身的压摆率。
CN 200910196867 2009-09-27 2009-09-27 压摆率控制装置及其控制方法 Active CN102034540B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910196867 CN102034540B (zh) 2009-09-27 2009-09-27 压摆率控制装置及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910196867 CN102034540B (zh) 2009-09-27 2009-09-27 压摆率控制装置及其控制方法

Publications (2)

Publication Number Publication Date
CN102034540A true CN102034540A (zh) 2011-04-27
CN102034540B CN102034540B (zh) 2013-09-18

Family

ID=43887308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910196867 Active CN102034540B (zh) 2009-09-27 2009-09-27 压摆率控制装置及其控制方法

Country Status (1)

Country Link
CN (1) CN102034540B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066988A (zh) * 2012-12-18 2013-04-24 深圳国微技术有限公司 一种限制输出端电压摆率的接口电路及其实现方法
CN106205689A (zh) * 2014-12-17 2016-12-07 联发科技股份有限公司 单端位线存储器的具有动态参考电压的差动传感电路
CN107852154A (zh) * 2015-07-13 2018-03-27 赛灵思公司 在发射器中产生调制信号的电路和方法
CN108074594A (zh) * 2016-11-07 2018-05-25 三星电子株式会社 存储设备、包括其的存储系统及其压摆率校准方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5623216A (en) * 1994-04-22 1997-04-22 Sgs-Thomson Microelectronics S.R.L. Output buffer current slew rate control integrated circuit
US6437622B1 (en) * 2001-03-27 2002-08-20 Texas Instruments Incorporated Temperature compensated slew rate control circuit
US6535020B1 (en) * 2001-12-18 2003-03-18 Sun Microsystems, Inc. Output buffer with compensated slew rate and delay control
US20030122617A1 (en) * 2002-01-03 2003-07-03 Johnston Robert James Capacitor current multiplier capacitive feedback circuit
US20050162191A1 (en) * 2003-04-15 2005-07-28 Broadcom Corporation Slew rate controlled output buffer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5623216A (en) * 1994-04-22 1997-04-22 Sgs-Thomson Microelectronics S.R.L. Output buffer current slew rate control integrated circuit
US6437622B1 (en) * 2001-03-27 2002-08-20 Texas Instruments Incorporated Temperature compensated slew rate control circuit
US6535020B1 (en) * 2001-12-18 2003-03-18 Sun Microsystems, Inc. Output buffer with compensated slew rate and delay control
US20030122617A1 (en) * 2002-01-03 2003-07-03 Johnston Robert James Capacitor current multiplier capacitive feedback circuit
US20050162191A1 (en) * 2003-04-15 2005-07-28 Broadcom Corporation Slew rate controlled output buffer

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066988A (zh) * 2012-12-18 2013-04-24 深圳国微技术有限公司 一种限制输出端电压摆率的接口电路及其实现方法
CN103066988B (zh) * 2012-12-18 2015-07-01 深圳国微技术有限公司 一种限制输出端电压摆率的接口电路及其实现方法
CN106205689A (zh) * 2014-12-17 2016-12-07 联发科技股份有限公司 单端位线存储器的具有动态参考电压的差动传感电路
US10325634B2 (en) 2014-12-17 2019-06-18 Mediatek Inc. Differential sensing circuit with dynamic voltage reference for single-ended bit line memory
CN106205689B (zh) * 2014-12-17 2019-08-13 联发科技股份有限公司 单端位线存储器的具有动态参考电压的差动传感电路
CN107852154A (zh) * 2015-07-13 2018-03-27 赛灵思公司 在发射器中产生调制信号的电路和方法
CN108074594A (zh) * 2016-11-07 2018-05-25 三星电子株式会社 存储设备、包括其的存储系统及其压摆率校准方法
CN108074594B (zh) * 2016-11-07 2021-12-07 三星电子株式会社 存储设备、包括其的存储系统及其压摆率校准方法

Also Published As

Publication number Publication date
CN102034540B (zh) 2013-09-18

Similar Documents

Publication Publication Date Title
US6765429B2 (en) Semiconductor integrated circuit with leak current cut-off circuit
KR930003926B1 (ko) 반도체집적회로
US6445226B2 (en) Output circuit converting an internal power supply potential into an external supply potential in a semiconductor apparatus
US8581630B2 (en) Signal driver circuit having adjustable output voltage for a high logic level output signal
US20140368237A1 (en) Driving device
KR20100097891A (ko) 비휘발성 메모리 장치 및 이를 위한 바이어스 생성 회로
US20090302924A1 (en) Level shifter capable of improving current drivability
CN102034540B (zh) 压摆率控制装置及其控制方法
CN102855931A (zh) 存储器及其读取电路
US7868667B2 (en) Output driving device
JP2003249088A (ja) チャージポンプ回路
US8736346B2 (en) Level shift circuit
TWI290319B (en) High-voltage switching circuit of nonvolatile memory device
US7417903B2 (en) Core voltage generator and method for generating core voltage in semiconductor memory device
US6388924B1 (en) Semiconductor integrated device and electronic apparatus mounted with the device
KR20090104362A (ko) 인버터 회로
US9830959B2 (en) Precharge circuitry for semiconductor memory device
JP6538629B2 (ja) 半導体記憶装置
US7881128B2 (en) Negative word line voltage generator for semiconductor memory device
US8736311B2 (en) Semiconductor integrated circuit
US11688434B2 (en) Internal voltage generation circuit and semiconductor memory apparatus including the same
US8897054B2 (en) ROM device with keepers
US8988153B1 (en) Ring oscillator with NMOS or PMOS variation insensitivity
KR100850276B1 (ko) 반도체 장치에 적합한 내부전원전압 발생회로
CN111524542B (zh) 缓冲输出电路及其驱动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140325

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140325

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai city Zuchongzhi road Pudong Zhangjiang hi tech Park No. 1399

Patentee before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai