CN102034524B - 片上系统及其设计方法 - Google Patents

片上系统及其设计方法 Download PDF

Info

Publication number
CN102034524B
CN102034524B CN201010519476.8A CN201010519476A CN102034524B CN 102034524 B CN102034524 B CN 102034524B CN 201010519476 A CN201010519476 A CN 201010519476A CN 102034524 B CN102034524 B CN 102034524B
Authority
CN
China
Prior art keywords
chip
random access
flash memory
dynamic random
soc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010519476.8A
Other languages
English (en)
Other versions
CN102034524A (zh
Inventor
杨光军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201010519476.8A priority Critical patent/CN102034524B/zh
Publication of CN102034524A publication Critical patent/CN102034524A/zh
Application granted granted Critical
Publication of CN102034524B publication Critical patent/CN102034524B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种片上系统及其设计方法。根据本发明的片上系统包含布置在同一衬底上的嵌入式闪存以及嵌入式动态随机存取存储器，其中，所述片上系统包括被所述嵌入式闪存以及所述嵌入式动态随机存取存储器共用的共用装置。通过提供被嵌入式闪存以及嵌入式动态随机存取存储器共用的共用装置，减小了片上系统的芯片面积以及功耗，从而降低了片上系统的成本。

Description

片上系统及其设计方法
技术领域
本发明涉及芯片设计领域，具体涉及一种包含嵌入式闪存以及嵌入式动态随机存取存储器的片上系统及其设计方法。
背景技术
随着电子产品的更新换代，在某些情况下，期望芯片中能嵌入多个类型的存储器组件，例如静态随机存储器(SRAM)、动态随机存取存储器(DRAM)以及闪存(flash)。其中，具有不同特性的存储装置可用来对不同数据进行存储。
具体地说，闪存是一种非易失性(在断电情况下仍能保持所存储的数据信息)存储器，通常被用来例如保存设置信息。对于静态随机存储器，只要电源不撤除，写入其中的信息就不会消失，并且静态随机存储器不需要刷新电路，同时在读出时不破坏原来存放的信息，一经写入可多次读出，但集成度较低，功耗较大，但是静态随机存储器不需要刷新电路；所以，例如静态随机存储器一般用来作为高速缓冲。此外，对于动态随机存取存储器，其中的数据要不断刷新，因为保存在动态随机存取存储器中的信息会随着电容器的漏电而会逐渐消失，所以其中信息保存时间有限；因此，动态随机存取存储器例如一般用作主存储器。
美国专利申请No.20020172074A1公开了一种将静态随机存储器、动态随机存取存储器以及闪存集成在一个半导体芯片中的技术方案，其中静态随机存储器、动态随机存取存储器以及闪存位于同一半导体衬底上。
但是，美国专利申请No.20020172074A1仅仅公开了一种如何在单个衬底上制造出包括例如静态随机存储器、动态随机存取存储器以及闪存在内的多种存储器的技术方案。实际上，当将多种类型存储器集成在一个芯片衬底上时，芯片会存在多个限制。
因此，系统提出一种能够对具有这些不同类型的存储器的芯片作出进一步的改进的技术方案。
发明内容
根据本发明的第一方面，提供了一种片上系统，包含布置在同一衬底上的嵌入式闪存以及嵌入式动态随机存取存储器，其中所述片上系统包括被所述嵌入式闪存以及所述嵌入式动态随机存取存储器共用的共用装置。
通过提供被嵌入式闪存以及嵌入式动态随机存取存储器共用的共用装置，减小了片上系统的芯片面积以及功耗，从而降低了片上系统的成本。
在上述片上系统中，所述共用装置包括共用振荡器，用于为所述嵌入式闪存的内部写计时器以及所述嵌入式动态随机存取存储器的刷新计时器提供时钟信号。
在上述片上系统中，所述共用装置还包括共用泵以及共用调节器。由于动态随机存取存储器需要很高的速度以及等待(待机)模式，所以需要泵以及调节器。由此，通过提供共用泵以及共用调节器，能够进一步降低芯片面积以及片上系统中的待机电流。
在上述片上系统中，所述共用装置还包括共用温度感应器，用于调节所述嵌入式动态随机存取存储器的刷新计时器和/或字线有效电压，并且还用于调节所述嵌入式闪存的内部写计时器。此外，共用温度感应器还可例如用于调节所述嵌入式闪存的内部电压。
由于嵌入式动态随机存取存储器和嵌入式闪存布置在同一衬底上，所以嵌入式动态随机存取存储器和嵌入式闪存实际上受到基本相同的温度的影响，因此实际上可以用一个共同的温度感应器来感应片上系统的温度，并根据所感应到的温度来适当地调节各自的工作状态。
在上述片上系统中，所述共用装置还包括共用寄存器，用于接收来自所述嵌入式闪存的信号以存储用于所述嵌入式动态随机存取存储器的冗余信息。
也就是说，共用寄存器从嵌入式闪存接收信号，并向嵌入式动态随机存取存储器发出信息，这样可以将与嵌入式闪存相关的信息提供给嵌入式动态随机存取存储器以改善嵌入式动态随机存取存储器的存储。这样，可以更有效地利用嵌入式动态随机存取存储器和嵌入式闪存的存储空间，提高存储效率。
根据本发明的第二方面，提供了一种片上系统设计方法，所述片上系统包含布置在同一衬底上的嵌入式闪存以及嵌入式动态随机存取存储器，其中，所述片上系统设计方法包括提供被所述嵌入式闪存以及所述嵌入式动态随机存取存储器共用的共用装置。
同样，通过提供被嵌入式闪存以及嵌入式动态随机存取存储器共用的共用装置，减小了片上系统的芯片面积以及功耗，从而降低了片上系统的成本。并且，针对本发明第一方面的片上系统的改进同样适合于根据本发明第二方面的片上系统设计方法。
附图说明
图1是根据本发明实施例的片上系统的示意图。
需要说明的是，附图用于说明本发明，而非限制本发明。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
现在参考附图1来详细描述本发明的实施例，图1是根据本发明实施例的片上系统的示意图。其中，片上系统(SOC)是指在单芯片上集成微电子应用产品所需的全部功能系统。
如图1所示，根据本发明实施例的片上系统包括：闪存、寄存器、动态随机存取存储器、振荡器、温度传感器、泵以及调节器。
其中，振荡器为闪存(在本实施例中为一个嵌入式闪存)的内部写计时器(未示出)提供时钟信号CF，并且振荡器为动态随机存取存储器(在本实施例中为一个嵌入式动态随机存取存储器)的刷新计时器(未示出)提供时钟信号CD。
温度传感器向闪存提供控制信号TF以调节嵌入式闪存的内部写计时器，此外，温度传感器向嵌入式动态随机存取存储器提供控制信号TD从而调节嵌入式动态随机存取存储器的刷新计时器和/或字线有效电压。此外，共用温度感应器还可例如用于调节所述嵌入式闪存的内部电压。
图1中，出于简洁的目的而将泵以及调节器图示在一个模块中，实际上，泵以及调节器的功能可以在一个模块(下文将包含两者的模块称为泵以及调节器模块)中实现，也可以由两个模块分别实现各自的功能，本发明并不对此进行具体限定。
泵以及调节器模块向嵌入式闪存提供信号PF，并向嵌入式动态随机存取存储器提供信号PD，从而为嵌入式闪存以及嵌入式动态随机存取存储器实现等待(待机)模式提供可能。
并且，温度传感器可向泵以及调节器提供信号A，从而调节泵以及调节器模块模块的温度。
寄存器接收来自所述嵌入式闪存的信号B以存储用于所述嵌入式动态随机存取存储器的冗余信息。并且，在需要时，寄存器可以将与所述冗余信息相对应的信号C提供给动态随机存取存储器。这样，可以更有效地利用嵌入式动态随机存取存储器和嵌入式闪存的存储空间，提高存储效率。
从对上述实施例的描述可以看出，本发明通过提供被嵌入式闪存以及嵌入式动态随机存取存储器共用的共用装置(例如，振荡器、温度传感器、泵以及调节器等)，减小了片上系统的芯片面积以及功耗，从而，降低了片上系统的成本。
虽然在一个实施例中例举了被嵌入式闪存以及嵌入式动态随机存取存储器共用的多个共用装置或模块，但是，本领域技术人员可以理解的是，即使只共用所描述的多个多个共用装置中的一个，也能带来良好的技术效果，即减小了片上系统的芯片面积以及功耗，从而降低了片上系统的成本。
此外，本领域技术人员可以理解的是，根据上述实施例的设计方法也包含在本发明的保护范围内。
对于本领域技术人员来说明显的是，可在不脱离本发明的范围的情况下对本发明进行各种改变和变形。所描述的实施例仅用于说明本发明，而不是限制本发明；本发明并不限于所述实施例，而是仅由所附权利要求限定。

Claims (8)

1.一种片上系统，包含布置在同一衬底上的嵌入式闪存以及嵌入式动态随机存取存储器，其特征在于,所述片上系统包括被所述嵌入式闪存以及所述嵌入式动态随机存取存储器共用的共用装置,所述共用装置包括共用温度感应器，用于调节所述嵌入式动态随机存取存储器的刷新计时器和/或字线有效电压，并且还用于调节所述嵌入式闪存的内部写计时器。
2.根据权利要求1所述的片上系统，其特征在于,其中所述共用装置包括共用振荡器，用于为所述嵌入式闪存的内部写计时器以及所述嵌入式动态随机存取存储器的刷新计时器提供时钟信号。
3.根据权利要求1或2所述的片上系统，其特征在于,其中所述共用装置还包括共用泵以及共用调节器。
4.根据权利要求1或2所述的片上系统，其特征在于,其中所述共用装置还包括共用寄存器，用于接收来自所述嵌入式闪存的信号以存储用于所述嵌入式动态随机存取存储器的冗余信息。
5.一种片上系统设计方法，所述片上系统包含嵌入式闪存以及嵌入式动态随机存取存储器，其特征在于，所述片上系统设计方法包括提供被所述嵌入式闪存以及所述嵌入式动态随机存取存储器共用的共用装置，所述共用装置包括共用温度感应器，用于调节所述嵌入式动态随机存取存储器的刷新计时器和/或字线有效电压，并且还用于调节所述嵌入式闪存的内部写计时器。
6.根据权利要求5所述的片上系统设计方法，其特征在于，所述共用装置包括共用振荡器，用于为所述嵌入式闪存的内部写计时器以及所述嵌入式动态随机存取存储器的刷新计时器提供时钟信号。
7.根据权利要求5或6所述的片上系统设计方法，其特征在于，所述共用装置还包括共用泵以及共用调节器。
8.根据权利要求5或6所述的片上系统设计方法，其特征在于，所述共用装置还包括共用寄存器，用于接收来自所述嵌入式闪存的信号以存储用于所述嵌入式动态随机存取存储器的冗余信息。
CN201010519476.8A 2010-10-25 2010-10-25 片上系统及其设计方法 Active CN102034524B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010519476.8A CN102034524B (zh) 2010-10-25 2010-10-25 片上系统及其设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010519476.8A CN102034524B (zh) 2010-10-25 2010-10-25 片上系统及其设计方法

Publications (2)

Publication Number Publication Date
CN102034524A CN102034524A (zh) 2011-04-27
CN102034524B true CN102034524B (zh) 2015-09-16

Family

ID=43887297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010519476.8A Active CN102034524B (zh) 2010-10-25 2010-10-25 片上系统及其设计方法

Country Status (1)

Country Link
CN (1) CN102034524B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1495899A (zh) * 2002-07-15 2004-05-12 ��������˹�����տ����� 共享的易失和非易失存储器
CN1938853A (zh) * 2004-04-02 2007-03-28 株式会社半导体能源研究所 半导体器件及其驱动方法
CN101060007A (zh) * 2006-04-17 2007-10-24 科统科技股份有限公司 复合存储器芯片
CN101246736A (zh) * 2007-02-13 2008-08-20 三星电子株式会社 存储器系统及其数据读取方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI381385B (zh) * 2007-05-04 2013-01-01 Macronix Int Co Ltd 具有嵌入式多類型記憶體的記憶體結構

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1495899A (zh) * 2002-07-15 2004-05-12 ��������˹�����տ����� 共享的易失和非易失存储器
CN1938853A (zh) * 2004-04-02 2007-03-28 株式会社半导体能源研究所 半导体器件及其驱动方法
CN101060007A (zh) * 2006-04-17 2007-10-24 科统科技股份有限公司 复合存储器芯片
CN101246736A (zh) * 2007-02-13 2008-08-20 三星电子株式会社 存储器系统及其数据读取方法

Also Published As

Publication number Publication date
CN102034524A (zh) 2011-04-27

Similar Documents

Publication Publication Date Title
US10665273B2 (en) Semiconductor memory devices, memory systems and refresh methods of the same
US9418723B2 (en) Techniques to reduce memory cell refreshes for a memory device
US20220139428A1 (en) Memory module with battery and electronic system having the memory module
JP4908560B2 (ja) 強誘電体メモリ及びメモリシステム
CN100555204C (zh) 存储器装置及其相关的存储器模块、存储器控制器和方法
KR101692128B1 (ko) 리프레시 모드들 동안의 메모리 디바이스들에서의 전력 소비의 감소
US9202555B2 (en) Write word-line assist circuitry for a byte-writeable memory
US9076548B1 (en) Semiconductor memory device including refresh control circuit and method of refreshing the same
JP2006338759A (ja) 半導体装置
KR102376650B1 (ko) 메모리 디바이스
CN101131864A (zh) 用于传送存储器时钟信号的方法和电路
JP2011165306A (ja) セルフリフレッシュ動作モードで内部の高電源電圧を使用する半導体メモリ装置及びその高電源電圧印加方法
KR20070112018A (ko) 반도체 기억 장치
US8811111B2 (en) Memory controller with reduced power consumption, memory device, and memory system
WO2014051815A1 (en) Method and apparatus for efficient store/restore of state information during a power state transition
CN102034524B (zh) 片上系统及其设计方法
CN102651232B (zh) 半导体存储装置
KR100702124B1 (ko) 내부전압 공급회로
JP2005302196A (ja) 半導体記憶装置及び半導体記憶システム
JP5315739B2 (ja) メモリ装置、メモリ制御方法
KR20180060091A (ko) 메모리 장치의 구동 방법 및 메모리 시스템의 구동 방법
CN107799137B (zh) 存储器存储装置及其操作方法
US20140181567A1 (en) Command control circuit for memory device and memory device including the same
CN100452239C (zh) 半导体存储器
US20100309742A1 (en) Method controlling deep power down mode in multi-port semiconductor memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140509

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140509

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant