CN102023946B - Usb1.1总线与高速智能统一总线的接口方法 - Google Patents

Usb1.1总线与高速智能统一总线的接口方法 Download PDF

Info

Publication number
CN102023946B
CN102023946B CN201010577952A CN201010577952A CN102023946B CN 102023946 B CN102023946 B CN 102023946B CN 201010577952 A CN201010577952 A CN 201010577952A CN 201010577952 A CN201010577952 A CN 201010577952A CN 102023946 B CN102023946 B CN 102023946B
Authority
CN
China
Prior art keywords
bus
data
speed
speed intelligent
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010577952A
Other languages
English (en)
Other versions
CN102023946A (zh
Inventor
史忠科
王闯
贺莹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northwestern Polytechnical University
Original Assignee
Northwestern Polytechnical University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northwestern Polytechnical University filed Critical Northwestern Polytechnical University
Priority to CN201010577952A priority Critical patent/CN102023946B/zh
Publication of CN102023946A publication Critical patent/CN102023946A/zh
Application granted granted Critical
Publication of CN102023946B publication Critical patent/CN102023946B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种USB1.1总线与高速智能统一总线的接口方法，用于解决现有的USB1.1总线与其他总线互联时速率低的技术问题。技术方案是通过设计USB控制器实现对USB标准的解析，正确完整的接收USB1.1总线上的有效数据，通过高速收发器SerDes利用光纤通道实现对智能总线数据的高速收发；通过高速缓冲存储器实现双向数据的缓冲存储；通过时钟控制模块实现不同速率总线的时钟切换，实现了两种总线数据的高速可靠有效传输。

Description

USB1.1总线与高速智能统一总线的接口方法
技术领域
本发明涉及一种总线接口方法，特别涉及一种USB1.1总线与高速智能统一总线的接口方法。
背景技术
通用串行总线(USB)是一种快速、灵活的串行通信标准，它具有传输速率高、方便易用、价格低廉、易于扩展、可靠性高、功耗小的特点；USB技术从USB1.1发展到USB2.0，再到最近出现的USB3.0，其传输速率越来越高，应用领域越来越多。虽然现在USB1.1总线已经越来越少的被使用，但是作为一种曾经普遍使用的串行总线标准，其在实时数据采集，工业现场控制等领域仍具有广泛的应用。因此，仍然迫切要求建立最高传输速率12Mbps的USB1.1总线与万兆位的高速智能统一总线的数据传输接口，实现两者信息的共享，而目前USB1.1总线本身无法直接与高速统一智能总线相连接。
参照图7。文献“基于LPC2292的CAN总线USB接口适配器的设计，化工自动化及仪表，2007，第34卷第4期，p49-52”公开了一种CAN总线与USB1.1总线的接口方法。该方法在设计时利用了LPC2292自带的CAN控制器，并将符合USB1.1协议的PDIUSBD12芯片当作LPC2292的一片外部RAM芯片来进行访问；PDIUSBD12的数据和地址总线分别与LPC2292的数据和地址总线相连。在设计时，LPC2292通过调用PDIUSBD12硬件驱动层的功能函数实现USB接口控制驱动，并提供给USB1.1协议层和USB应用层使用，通过调用中断服务程序实现与USB控制器数据发送和接收的交互。微控制器在接收时，将USB总线送来的数据转换为符合CAN发送帧格式的数据，通过调用CAN发送数据函数将该数据从CAN控制器转发；当CAN控制器将缓冲区内的数据发送完毕后，返回发送成功的状态。发送时，LPC2292接收来自CAN总线的数据，并将数据转换为符合USB发送帧格式的数据，将该数据通过PDIUSBD12进行转发。该设计解决了USB1.1总线与CAN总线的双向通信，但是由于CAN的通信速率较低，USB1.1总线与其互联时其数据传输速率也必定较低；另外，该设计只实现了USB1.1总线与CAN一种总线形式的互联，当与其他总线形式进行连接时仍会由于传输介质和速度的差异而难以实现数据交互，因此仍然没有解决USB1.1总线与其他总线形式自动互联的问题。
发明内容
为了克服现有的USB1.1总线与其他总线互联时速率低的不足，本发明提供一种USB1.1总线与高速智能统一总线的接口方法，通过设计USB控制器实现对USB标准的解析，正确完整的接收USB1.1总线上的有效数据，通过高速收发器SerDes利用光纤通道实现对智能总线数据的高速收发；通过高速缓冲存储器实现双向数据的缓冲存储；通过时钟控制模块实现不同速率总线的时钟切换，可以实现两种总线数据的高速可靠有效传输。
本发明解决其技术问题所采用的技术方案：一种USB1.1总线与高速智能统一总线的接口方法，其特点是包括以下步骤：
(a)以存储转发机制为基础，通过缓冲区的读写时钟切换实现两种不同传输速率总线的互联。在高速逻辑阵列内部开辟收发缓存，根据数据来源自动切换收发缓存的读写时钟；通过设置不同优先级对USB 1.1和高速智能总线资源进行管理，规定从总线接收数据的优先级高于写数据的优先级，当USB1.1总线有数据到达时，总线调度器中状态寄存器USB1.1标志位置位，屏蔽对该端总线的发送数据请求；此时，从高速收发器SerDes接收到的数据将全部存入USB1.1发送缓冲区，USB1.1总线空闲，标志位清零。
(b)USB1.1单元向智能总线发送时，通过智能总线编码单元将本部件地址及待发送的信号按照总线编码规则进行编码，然后在低频同步信号控制下将发送信息送入双向存贮器等待发送；接收到向总线发送指令后通过选择开关关闭低频同步信号而开通高频同步信号，通过数据并转串及控制向智能总线发送地址和信号。
(c)USB1.1单元通过高速逻辑阵列连续自动接收并判断来自智能总线的允许发送信号和来至其它单元的地址信号，以判定向总线发送信号或者从总线读取USB1.1所需的信息；若向总线发送信号，则按照步骤(b)的流程发送；若需要读取总线信号，则在总线同步信号控制下写入双向存贮器，保存所需总线信号；接收完后，通过选择开关关闭总线同步信号而开通低频同步信号，将读取的总线信号送入智能解码单元进行解码，存贮数据以备使用。
(d)设计帧格式实现总线ID识别、数据路由、屏蔽接收。
(e)采用大容量双端口高速存储器以避免高速智能总线向USB1.1总线传输数据量大数据丢失的情况，并实现对存储器的读写双工操作；高速逻辑阵列内部模块采用并行块、流水线设计，使得USB1.1总线与智能总线的数据传输的延时最小化。
本发明的有益效果是：实现了USB1.1总线与智能总线的接口，通过智能总线接口可以实现USB1.1总线与其他总线形式的有效可靠互联；采用时钟切换和数据接收发送的优先级设置，并充分利用了高速逻辑阵列并行性可重构性的特点，实现了低速USB1.1总线和高速智能总线的双向数据交互，提高了USB1.1总线的数据传输速度；只是在与总线相接的存贮单元、并转串、选择开关和高速逻辑阵列使用甚高频器件，而其余部分只需要能满足本单元要求的器件即可，从而降低了对接口硬件性能的要求，增加了数据传输的可靠度，并且降低了成本。
下面结合附图和实施例对本发明作详细说明。
附图说明
图1是本发明USB1.1总线与智能总线接口图。
图2是本发明总线仲裁机构通信控制图。
图3是本发明双端总线双向通信的状态机原理图。
图4是本发明USB1.1数据发送流程图。
图5是本发明USB1.1数据接收流程图。
图6是本发明智能总线数据帧格式图。
图7是现有技术的USB1.1总线数据传输接口转换图。
具体实施方式
参照图1～6，详细说明本发明。
本实施例为一种USB1.1总线与智能总线的接口方法，实现了USB1.1设备通过高速智能总线进行高速光纤发送和高速光纤数据基于USB1.1总线进行数据接收。本实施例的硬件结构包括USB1.1总线控制器、智能总线控制器、中央总线仲裁控制器和高速大容量存储器。
本实施例中两种总线的调度和接口控制主要在高速逻辑阵列FPGA中完成，FPGA采用美国Altera公司的Cyclone系列的EP1C12芯片。该芯片密集度达12060个LE单元，完全能够满足图像处理算法和系统逻辑控制的需要；169个用户可用I/O端口满足系统实现图像采集和存储的多个芯片连接要求。USB1.1接口控制采用PHILIPS公司的PDIUSBD12芯片，该芯片符合USB1.1规范，内部集成了SIE、FIFO存储器，可完全自动完成DMA操作；高速收发器SerDes采用BCM8152，可实现10Gbps的数据收发速度；高速双口RAM采用型号为IDT70V3079的芯片，其读写速度最快可达到4ns；FPGA主要进行数据的双向缓冲和调度、总线仲裁和时钟切换的工作，以实现两种总线的双工通信，最大化利用总线的通信能力并避免数据的丢失。
USB1.1总线的传输速率低于高速智能总线，从USB1.1发送的数据，首先在高速缓冲区中缓存，当缓冲到一定量时，总线调度器向高速智能总线发送请求数据发送信号，并分配发送数据的时间片，同时控制时钟切换模块切换存储器同步时钟；此时，高速智能总线控制器发出读缓冲区信号，并对从缓冲区读取的信号以智能总线数据帧编码，编码后数据帧投递到高速收发器SerDes的发送缓存，并在时钟沿到来时高速发送出去。经光纤通道传入高速收发器SerDes的数据，同样在智能总线接收缓冲区中缓存，总线调度器检测到有数据到达时进行总线仲裁，当USB1.1总线空闲时立即向其发送请求发送信号，分配发送数据的时间片，同时控制时钟切换模块将存储器读写切换到低速模式；此时，USB1.1控制器发出读缓冲区信号，读出的数据经过USB1.1编码后发出。
本实例在总线管理上采用基于优先级的控制管理的方法。当缓冲区中有数据等待发送，同时也有数据到达，此时总线仲裁机构让数据发送进入等待状态，让出总线进行数据的接收工作，当接收完毕后唤醒数据发送进程，恢复数据的发送。
USB1.1总线与智能总线的接口的实现，使得每个挂接在智能总线上低速总线独享该总线最大带宽。基于本实施例可实现USB1.1总线与其他总线的互联，且总线数据的路由具有智能性。智能总线上具有多个低速总线接口，因此基于智能总线实现的USB1.1与其他总线的互联具有体积小、成本低、功耗小，传输高速可靠等优点。

Claims (1)

1.一种USB1.1总线与高速智能统一总线的接口方法，其特征在于包括以下步骤：
(a)以存储转发机制为基础，通过缓冲区的读写时钟切换实现USB 1.1总线与高速智能统一总线的互联；在高速逻辑阵列内部开辟收发缓存，根据数据来源自动切换收发缓存的读写时钟；通过设置不同优先级对USB 1.1总线和高速智能统一总线资源进行管理，规定从高速智能统一总线接收数据的优先级高于写数据的优先级，当USB 1.1总线有数据到达时，高速智能统一总线调度器中状态寄存器USB1.1总线标志位置位，屏蔽对高速智能统一总线的发送数据请求；此时，从高速收发器SerDes接收到的数据将全部存入USB1.1总线发送缓冲区，USB1.1总线空闲，标志位清零；
(b)USB1.1总线单元向高速智能统一总线发送时，通过高速智能统一总线编码单元将本部件地址及待发送的信号按照总线编码规则进行编码，然后在低频同步信号控制下将发送信息送入双向存贮器等待发送；接收到向高速智能统一总线发送指令后通过选择开关关闭低频同步信号而开通高频同步信号，通过数据并转串及控制模块向高速智能统一总线发送地址和信号；
(c)USB1.1总线单元通过高速逻辑阵列连续自动接收并判断来自高速智能统一总线的允许发送信号和来自总线ID的信号，以判定向高速智能统一总线发送信号或者从高速智能统一总线读取USB1.1总线所需的信息；若向高速智能统一总线发送信号，则按照步骤(b)的流程发送；若需要读取高速智能统一总线信号，则在高速智能统一总线同步信号控制下写入双向存贮器，保存所需高速智能统一总线信号；接收完后，通过选择开关关闭高速智能统一总线同步信号而开通低频同步信号，将读取的高速智能统一总线信号送入智能解码单元进行解码，存贮数据以备使用；
(d)设计帧格式实现总线ID识别、数据路由、屏蔽接收；
(e)采用大容量双端口高速存储器以避免高速智能统一总线向USB1.1总线传输数据时，因传输的数据量大而导致有效数据丢失的情况，并实现对存储器的读写双工操作；高速逻辑阵列内部模块采用并行块、流水线设计，使得USB1.1总线与高速智能统一总线的数据传输的延时最小化。
CN201010577952A 2010-12-02 2010-12-02 Usb1.1总线与高速智能统一总线的接口方法 Expired - Fee Related CN102023946B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010577952A CN102023946B (zh) 2010-12-02 2010-12-02 Usb1.1总线与高速智能统一总线的接口方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010577952A CN102023946B (zh) 2010-12-02 2010-12-02 Usb1.1总线与高速智能统一总线的接口方法

Publications (2)

Publication Number Publication Date
CN102023946A CN102023946A (zh) 2011-04-20
CN102023946B true CN102023946B (zh) 2012-10-10

Family

ID=43865258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010577952A Expired - Fee Related CN102023946B (zh) 2010-12-02 2010-12-02 Usb1.1总线与高速智能统一总线的接口方法

Country Status (1)

Country Link
CN (1) CN102023946B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108932208A (zh) * 2017-05-25 2018-12-04 中兴通讯股份有限公司 一种数据处理的方法和设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101008929A (zh) * 2006-01-27 2007-08-01 中国科学院空间科学与应用研究中心 非标准总线接插件系统与标准总线接插件系统的连接设备
CN101345629A (zh) * 2008-08-21 2009-01-14 武汉科技大学 一种双现场总线接口转换器
CN101587462A (zh) * 2008-05-21 2009-11-25 上海摩波彼克半导体有限公司 高速数据通信链路中的usb数据传输装置及其数据传输方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7581041B1 (en) * 2003-12-29 2009-08-25 Apple Inc. Methods and apparatus for high-speed serialized data transfer over network infrastructure using a different protocol

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101008929A (zh) * 2006-01-27 2007-08-01 中国科学院空间科学与应用研究中心 非标准总线接插件系统与标准总线接插件系统的连接设备
CN101587462A (zh) * 2008-05-21 2009-11-25 上海摩波彼克半导体有限公司 高速数据通信链路中的usb数据传输装置及其数据传输方法
CN101345629A (zh) * 2008-08-21 2009-01-14 武汉科技大学 一种双现场总线接口转换器

Also Published As

Publication number Publication date
CN102023946A (zh) 2011-04-20

Similar Documents

Publication Publication Date Title
CN102023947B (zh) Ieee1394总线与高速智能统一总线的直接接口方法
CN102420877B (zh) 一种多模式高速智能异步串口通信模块及实现方法
CN102647320A (zh) 适用于高速1553总线协议控制的集成电路
CN105281783A (zh) 基于fpga和dsp平台的信号解码单元及其实现方法
CN110311697B (zh) 远程数据集中器
CN102075397B (zh) Arinc429总线与高速智能统一总线的直接接口方法
CN102253916B (zh) 同异步转换的双端双通道fifo
CN102033841B (zh) Usb2.0总线与高速智能统一总线的直接接口方法
CN203434983U (zh) 可配置fpga的光纤通道数据接口卡
CN102033843B (zh) Rs485总线与高速智能统一总线的直接接口方法
CN201378851Y (zh) 一种ccd图像数据采集装置
CN102023946B (zh) Usb1.1总线与高速智能统一总线的接口方法
CN102023948B (zh) Usb3.0总线与高速智能统一总线的直接接口方法
CN101464844B (zh) 一种ram使用权的控制方法及总线接口
CN102169471B (zh) Arinc629总线与高速智能统一总线的直接接口方法
CN102147784B (zh) 塔康接收系统与高速智能统一总线接口方法
CN201503585U (zh) 基于cpci总线的多串口数据通信卡设备
CN102033842B (zh) S模式应答机与高速智能统一总线接口方法
CN102053942B (zh) Mil-std-1553b总线与高速智能统一总线的直接接口方法
CN114338837A (zh) 一种基于zynq的hdlc通讯转换控制器
CN102081589B (zh) 甚高频全向信标接收系统与高速智能统一总线接口方法
CN102023951B (zh) Can总线与高速智能统一总线的直接接口方法
CN102033844B (zh) LonWorks总线与高速智能统一总线的直接接口方法
CN102023949B (zh) 测距仪接收系统与高速智能统一总线接口方法
CN103475413A (zh) Fpga可配置的光纤网络数据卡

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121010

Termination date: 20191202

CF01 Termination of patent right due to non-payment of annual fee