CN102053942B - Mil-std-1553b总线与高速智能统一总线的直接接口方法 - Google Patents
Mil-std-1553b总线与高速智能统一总线的直接接口方法 Download PDFInfo
- Publication number
- CN102053942B CN102053942B CN201010578009A CN201010578009A CN102053942B CN 102053942 B CN102053942 B CN 102053942B CN 201010578009 A CN201010578009 A CN 201010578009A CN 201010578009 A CN201010578009 A CN 201010578009A CN 102053942 B CN102053942 B CN 102053942B
- Authority
- CN
- China
- Prior art keywords
- std
- mil
- data
- bus
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Communication Control (AREA)
Abstract
本发明公开了一种MIL-STD-1553B总线与高速智能统一总线的直接接口方法,用于解决现有的MIL-STD-1553B总线无法直接接入高速智能统一总线的技术问题。技术方案是采用高速串并转换实现高速智能统一总线数据的高速串并转换,采用低速逻辑器件配置高速智能统一总线协议,采用高速双端口SRAM进行数据缓存,采用高速监视单元对高速双端口SRAM的读写时钟进行智能切换,采用MIL-STD-1553B控制器的数据端口和高速智能统一总线的数据端口直接相接的方法与MIL-STD-1553B总线直接交互数据,以此为基础实现MIL-STD-1553B与高速智能统一总线的直接接口。同时,实现了MIL-STD-1553B总线方便灵活地与其他总线之间的互联,减少了系统互联的总线介质数量和系统功耗。
Description
技术领域
本发明涉及一种总线接口方法,特别涉及一种MIL-STD-1553B总线与高速智能统一总线的直接接口方法。
背景技术
MIL-STD-1553B把军事航空电子学、车辆电于学、舰船电子学从硬连线点对点联邦式结构转化为连网设计,在网络中,传感器、武器、车辆控制子系统共享和分配关键信息。M1L-STD-1553B因它的鲁棒性、确定性,能从巨大的噪声环境中抽出信号而广泛用于指挥控制。MIL-STD-1553B是军用飞机上应用最为广泛的总线标准,美国的F-16、我国的枭龙战机都基于该总线设计。随着航空电子系统的发展,系统的集成规模越来越大,各子系统的分工协作集中体现在总线接口通信和功能运算上,从而要求海量传感器信息、图像信息能够通过高速智能统一总线实现信息的高速共享,则迫切要求传输速度最高1Mbps的MIL-STD-1553B总线与万兆位的高速智能统一总线能够实现信息共享,而目前MIL-STD-1553B总线本身无法直接与高速统一智能总线相连接。
文献“1553B-USB转换器驱动程序开发,海军航空工程学院学报,2005年7月,第20卷,第4期”公开了一种MIL-STD-1553B总线与USB的接口方法,该方法首先采用AN2131QC器件实现USB控制器,USB控制器接收USB数据,将接收的结果经过电平转换后交给MIL-STD-1553B收发器BU-61580,基于此即可实现MIL-STD-1553B总线与USB的互联。该方法实现了MIL-STD-1553B总线数据接入USB总线的问题,但该方案的对象USB属于近距离传输对象,难以解决MIL-STD-1553B的远距离高速传输,即没有解决MIL-STD-1553B总线与高速智能统一总线的直接接口问题。
发明内容
为了克服现有的MIL-STD-1553B总线无法直接接入高速智能统一总线的问题,本发明提供一种MIL-STD-1553B总线与高速智能统一总线的直接接口方法。该方法采用高速串并转换实现高速智能统一总线数据的高速串并转换,采用低速逻辑器件配置高速智能统一总线协议,采用高速双端口SRAM进行数据缓存,采用高速监视单元对高速双端口SRAM的读写时钟进行智能切换,采用MIL-STD-1553B控制器的数据端口和高速智能统一总线的数据端口直接相接的方法与MIL-STD-1553B总线直接交互数据,以此为基础实现MIL-STD-1553B总线与高速智能统一总线的直接接口。
本发明解决其技术问题采用的技术方案是,一种MIL-STD-1553B总线与高速智能统一总线的直接接口方法,其特点包括以下步骤:
1)MIL-STD-1553B总线数据转化为高速智能统一总线数据。
采用变压器耦合器将MIL-STD-1553B总线网络上的信号传递到MIL-STD-1553B总线控制器,MIL-STD-1553B总线控制器对输入进行接收,并将接收的信号按MIL-STD-1553B总线协议进行数据接收进行协议解析和数据提取,并将提取的数据通过数据端口传递给高速智能统一总线协议单元。高速智能统一总线协议单元对MIL-STD-1553B总线提取的数据按照预先配置的总线协议进行编码,并将编码后的数据以低速时钟写入高速双端口SRAM中的固定区域,并通知高速监视单元。高速监视单元在智能总线停止向高速双端口SRAM中写数据时,首先将高速双端口SRAM的读写时钟切换成高速时钟,然后触发高速串并转换单元读取高速双端口SRAM中的数据。高速串并转换单元读取数据后,对数据进行并串转换,之后将数据耦合到光纤上直接发送。
2)高速智能统一总线数据转化为MIL-STD-1553B总线数据。
采用高速串并转换单元对高速智能统一总线网络上的信号进行串并转换,然后以高速时钟将接收到的数据写入双端口SRAM中的固定区域,并通知高速监视单元。高速监视单元在高速串并转换停止向高速双端口SRAM中写数据时,将高速双端口SRAM的时钟切换到低速时钟,并触发高速智能统一总线协议单元对数据的读取。高速智能统一总线协议单元接收到触发之后,将高速双端口SRAM中的数据读出,并按照预先配置的总线协议进行数据帧解码和有效数据提取,然后将提取的数据交付MIL-STD-1553B总线控制器。MIL-STD-1553B总线控制器首先侦听总线状态,在空闲时,将交付的数据按照MIL-STD-1553B总线协议编码后传递给MIL-STD-1553B收发器。MIL-STD-1553B收发器对数据进行电平格式调整之后,将数据耦合到MIL-STD-1553B网络上进行发送。
本发明的有益效果是:由于采用高速串并转换实现高速智能统一总线数据的高速串并转换,采用低速逻辑器件配置高速智能统一总线协议,采用高速双端口SRAM进行数据缓存,采用高速监视单元对高速双端口SRAM的读写时钟进行智能切换,采用MIL-STD-1553B控制器的数据端口和高速智能统一总线的数据端口直接相接的方法与MIL-STD-1553B总线直接交互数据,以此为基础实现MIL-STD-1553B总线与高速智能统一总线的直接接口。本发明在解决其问题的同时,首先基于高速智能统一总线协议的灵活配置特性,实现了MIL-STD-1553B与其他总线的方便互联;再次减少了总线大规模互联的总线介质的数量;由于只在与高速智能统一总线相接的高速双端口SRAM、高速串并转换单元、高速监视单元采用甚高频器件,而其余部分可采用常规器件,从而减少了系统的功耗、代价开销。
下面结合附图和实施例对本发明作详细说明。
附图说明
图1是MIL-STD-1553B总线与高速智能统一总线的直接接口结构图。
图2是MIL-STD-1553B总线转高速智能统一总线图。
图3是高速智能统一总线转MIL-STD-1553B总线图。
具体实施方式
参照图1~3,详细说明本发明。
本发明的MIL-STD-1553B总线耦合变压器可采用B-3226,MIL-STD-1553B总线控制器采用BU-61688;高速双端口RAM采用IDT70V3079;高速智能统一总线协议单元基于低速逻辑器件实现,如EP1C12系列FPGA;高速监视单元采用高速逻辑器件实现,如Hittite公司的高速逻辑器件;高速串并转换单元可采用BCM8152实现10Gbps的数据收发速度。通过编写MIL-STD-1553B控制器配置程序、高速串并转换单元配置程序使得MIL-STD-1553B总线和高速串并转换单元可独立工作;通过在高速逻辑器件内实现时钟切换单元、高速监视单元使得双端口SRAM的时钟可智能切换。
本发明主要包括MIL-STD-1553B总线接收数据,将数据交付高速智能统一总线的发送过程;高速智能统一总线接收数据,将数据交付MIL-STD-1553B总线的接收过程。
发送过程:采用MIL-STD-1553B总线收发器对MIL-STD-1553B网络上的信号进行电平格式调整,然后将结果输入给MIL-STD-1553B控制器。MIL-STD-1553B控制器将输入按照MIL-STD-1553B总线协议进行数据解码,并将接收到的数据传递给高速智能统一总线协议单元。高速智能统一总线协议单元对MIL-STD-1553B总线解码后的数据按照预先配置的总线协议进行编码,并将编码后的数据以低速时钟写入高速双端口SRAM中的固定区域,并通知高速监视单元。高速监视单元在智能总线停止向高速双端口SRAM中写数据时,首先将高速双端口SRAM的读写时钟切换成高速时钟,然后触发高速串并转换单元读取高速双端口SRAM中的数据。高速串并转换单元读取数据后,对数据进行并串转换,之后将数据耦合到光纤上进行发送。
接收过程:采用高速串并转换单元对高速智能统一总线网络上的信号进行串并转换,然后以高速时钟将接收到的数据写入双端口SRAM中的固定区域,并通知高速监视单元。高速监视单元在高速串并转换停止向高速双端口SRAM中写数据时,将高速双端口SRAM的时钟切换到低速时钟,并触发高速智能统一总线协议单元对数据的读取。高速智能统一总线协议单元接收到触发之后,将高速双端口SRAM中的数据读出,并按照预先配置的总线协议进行数据帧解码和载荷数据提取,然后将提取的数据交付MIL-STD-1553B总线控制器。MIL-STD-1553B总线将交付的数据按照MIL-STD-1553B总线协议编码后传递给MIL-STD-1553B收发器。MIL-STD-1553B收发器对数据进行电平格式调整之后,将数据耦合到MIL-STD-1553B网络上进行发送。
本发明在解决其问题的同时,首先基于高速智能统一总线协议的灵活配置特性,实现了MIL-STD-1553B与其他总线的方便互联;再次将多种总线介质合并成为一束光纤,减少了总线大规模互联的总线介质的数量;再次由于只在与高速智能统一总线相接的高速双端口SRAM、高速串并转换单元、高速监视单元采用甚高频器件,而其余部分可采用常规器件,从而减少了系统的功耗、代价开销。
Claims (1)
1.一种MIL-STD-1553B总线与高速智能统一总线的直接接口方法,其特征在于包括MIL-STD-1553B总线接收数据,将数据交付高速智能统一总线的发送步骤;高速智能统一总线接收数据,将数据交付MIL-STD-1553B总线的接收步骤:
(a)发送步骤:采用变压器耦合器将MIL-STD-1553B总线网络上的信号传递到MIL-STD-1553B总线控制器,MIL-STD-1553B总线控制器对输入进行接收,MIL-STD-1553B控制器将输入按照MIL-STD-1553B总线协议进行数据解码,并将接收到的数据传递给高速智能统一总线协议单元;高速智能统一总线协议单元对MIL-STD-1553B总线提取的数据按照预先配置的总线协议进行编码,并将编码后的数据以低速时钟写入高速双端口SRAM中的固定区域,并通知高速监视单元;高速监视单元在高速智能统一总线协议单元停止向高速双端口SRAM中写数据时,首先将高速双端口SRAM的读写时钟切换成高速时钟,然后触发高速串并转换单元读取高速双端口SRAM中的数据;高速串并转换单元读取数据后,对数据进行并串转换,之后将数据耦合到光纤上直接发送;
(b)接收步骤:采用高速串并转换单元对高速智能统一总线网络上的信号进行串并转换,然后以高速时钟将接收到的数据写入双端口SRAM中的固定区域,并通知高速监视单元;高速监视单元在高速串并转换单元停止向高速双端口SRAM中写数据时,将高速双端口SRAM的时钟切换到低速时钟,并触发高速智能统一总线协议单元对数据的读取;高速智能统一总线协议单元接收到触发之后,将高速双端口SRAM中的数据读出,并按照预先配置的总线协议进行数据帧解码和有效数据提取,然后将提取的数据交付MIL-STD-1553B总线控制器;MIL-STD-1553B总线控制器首先侦听总线状态,在空闲时,将交付的数据按照MIL-STD-1553B总线协议编码后传递给MIL-STD-1553B收发器;MIL-STD-1553B收发器对数据进行电平格式调整之后,将数据耦合到MIL-STD-1553B网络上进行发送。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010578009A CN102053942B (zh) | 2010-12-02 | 2010-12-02 | Mil-std-1553b总线与高速智能统一总线的直接接口方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010578009A CN102053942B (zh) | 2010-12-02 | 2010-12-02 | Mil-std-1553b总线与高速智能统一总线的直接接口方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102053942A CN102053942A (zh) | 2011-05-11 |
CN102053942B true CN102053942B (zh) | 2012-09-26 |
Family
ID=43958284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010578009A Expired - Fee Related CN102053942B (zh) | 2010-12-02 | 2010-12-02 | Mil-std-1553b总线与高速智能统一总线的直接接口方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102053942B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103036873A (zh) * | 2012-11-29 | 2013-04-10 | 北京无线电测量研究所 | 一种太空总线和1553b总线的协议转换装置 |
CN103439906B (zh) * | 2013-08-29 | 2015-10-21 | 金博尔节能环保科技(北京)有限公司 | 一种信号转换发送设备 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101800600A (zh) * | 2009-12-30 | 2010-08-11 | 航天时代电子技术股份有限公司 | 一种基于1553b总线的光电转换电路及其实现方法 |
-
2010
- 2010-12-02 CN CN201010578009A patent/CN102053942B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101800600A (zh) * | 2009-12-30 | 2010-08-11 | 航天时代电子技术股份有限公司 | 一种基于1553b总线的光电转换电路及其实现方法 |
Non-Patent Citations (3)
Title |
---|
刘金龙等.基于FPGA的以太网与1553B网络接口设计.《测控技术》.2010,第29卷(第10期),84-87. * |
姚通等.基于FPGA多串口到以太网网桥的设计与实现.《计算机测量与控制》.2010,第18卷(第4期),865-867,877. * |
陈卫涛等.基于FPGA的1553B总线系统设计与实现.《测控技术》.2008,第27卷(第8期),74-76. * |
Also Published As
Publication number | Publication date |
---|---|
CN102053942A (zh) | 2011-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102253913B (zh) | 一种对多板卡端口进行状态获取和输出控制的装置 | |
CN111510456B (zh) | 一种fc-ae-1553转can/rs422的双冗余通信协议转换器 | |
CN102075397B (zh) | Arinc429总线与高速智能统一总线的直接接口方法 | |
CN102023947B (zh) | Ieee1394总线与高速智能统一总线的直接接口方法 | |
CN202190284U (zh) | 一种CAN总线与SpaceWire总线的协议转换器 | |
CN104798003A (zh) | 转接驱动器功率管理 | |
CN104991880A (zh) | 一种基于pci-e接口的fc-ae-asm通讯板卡 | |
CN102033843B (zh) | Rs485总线与高速智能统一总线的直接接口方法 | |
CN102799558B (zh) | 基于cpci总线的rs422通讯模块 | |
CN204178172U (zh) | 一种基于dsp和fpga的嵌入式通用总线控制设备 | |
CN102053942B (zh) | Mil-std-1553b总线与高速智能统一总线的直接接口方法 | |
CN102098103B (zh) | 光纤通道总线与高速智能统一总线的直接接口方法 | |
CN102023950B (zh) | Mil-std-1773总线与高速智能统一总线的直接接口方法 | |
CN102169471B (zh) | Arinc629总线与高速智能统一总线的直接接口方法 | |
CN102088385B (zh) | Loytec模块总线与高速智能统一总线的直接接口方法 | |
CN102033841B (zh) | Usb2.0总线与高速智能统一总线的直接接口方法 | |
CN102033844B (zh) | LonWorks总线与高速智能统一总线的直接接口方法 | |
CN102147784B (zh) | 塔康接收系统与高速智能统一总线接口方法 | |
CN102023951B (zh) | Can总线与高速智能统一总线的直接接口方法 | |
CN101662405B (zh) | Can总线的通信电路 | |
CN204695304U (zh) | 一种1553b总线pc104接口板 | |
CN102023948B (zh) | Usb3.0总线与高速智能统一总线的直接接口方法 | |
CN102033842B (zh) | S模式应答机与高速智能统一总线接口方法 | |
CN103064360A (zh) | 一种基于双口ram的数据传输远程控制系统 | |
CN102081589B (zh) | 甚高频全向信标接收系统与高速智能统一总线接口方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120926 Termination date: 20191202 |
|
CF01 | Termination of patent right due to non-payment of annual fee |