CN102023670B - 一种基准电流产生电路 - Google Patents

Abstract

本发明公开了一种基准电流产生电路。通过在该电路的C、D两点增加一个单位增益放大器，使得电流I4不随温度变化；通过调整PMOS管第三PMOS管(407)与第一PMOS管(408)的比例关系，使得第一PNP晶体管(403)与第三PNP晶体管(409)的集电极电流相等。通过这两处的改进，使得电流I3可以完全抵消基准电流中的高阶项。通过仿真验证，改进后的电路可以得到温度特性达到0.5ppm/℃的基准电流。

Description

一种基准电流产生电路

技术领域

本发明涉及电路技术领域，应用于对基准源有较高精度要求的场合，尤其涉及一种可以提供较低温度系数基准电流的高精度低压基准电流产生电路。

背景技术

基准源通常是指在电路中做电压基准和电流基准的精准、稳定的信号源。随着集成电路规模的不断增加，尤其是系统集成技术(SOC)的不断发展，基准源成为大规模集成电路和几乎所有数字模拟系统中不可缺少的基本电路模块。

衡量基准源的一个重要指标是温度系数TC(Temperature Coefficient)，它反映了基准电压源在整个工作温度范围[T_MIN，T_MAX]内输出基准电压的最大值V_MAX与最小值V_MIN相对于常温下输出基准电压V_nominal的变化程度，其单位一般为ppm/℃，表示式为：

$\mathrm{TC}=\left[\frac{V_{\mathrm{MAX}}-V_{\mathrm{MIN}}}{V_{\mathrm{no}\min \mathrm{al}}\×(T_{\mathrm{MAX}}-T_{\mathrm{MIN}})}\right]\×{10}^6---\left(1\right)$

同理，基准电流的温度系数表达式为：

$\mathrm{TC}=\left[\frac{I_{\mathrm{MAX}}-I_{\mathrm{MIN}}}{I_{\mathrm{no}\min \mathrm{al}}\×(T_{\mathrm{MAX}}-T_{\mathrm{MIN}})}\right]\×{10}^6---\left(2\right)$

带隙基准源的基本设计思路如图1所示。利用晶体管发射结电压V_EB具有的负温度系数和不同电流密度下两个晶体管发射结电压之差ΔV_EB具有的正温度系数进行线性叠加，从而得到近似零温度系数的基准电压。

V_REF＝V_EB+KV_T    (3)

在室温下，

因此实现零温度系数的基准电压，需要K＝23，如果V_EB＝700mV，那么输出的基准电压为1.3V。

随着工艺水平的提高，器件的最小尺寸在不断减小，电源电压也随之不断减小，当电源电压接近1V时，这种产生带隙基准电压的方法已经无法实现。

Hironori等人在1999年提出了一种可以工作在1V电源电压下的带隙基准电路，其基本思路：将具有温度特性的电压通过电阻转换为具有温度特性的电流，通过将具有相反温度特性的电流进行叠加，得到不随温度变化的基准电流，最后再通过电阻将基准电流转化为基准电压。

如图2所示：运算放大器201与PMOS管207组成反馈回路使A，B两点电压相同，电阻202将PNP晶体管203，204的V_EB之差ΔV_EB转化为与绝对温度成正比(PTAT：proportional to absolute temperature)的电流I1；电阻205将具有负温度系数的V_EB转化为具有负温度系数的电流I2。通过调整电阻202和205的比例关系，可以得到近似不随温度变化的电流I3。由于PMOS管207，208具有相同的尺寸和偏置条件，因此I3＝I4，这种结构的输出参考电压为：

$V_{\mathrm{ref}}=R_{206}\×(\frac{V_{\mathrm{EB}}}{R_{205}}+\frac{\mathrm{\Δ}{V}_{\mathrm{EB}}}{R_{202}})---\left(4\right)$

P.Malcovati等人在Hironori等人的工作基础上，于2001年提出了一种曲率补偿带隙基准电路，可以消除基准电流中的高阶项，得到更加精准的电流。如图3所示：运算放大器301与PMOS管307组成反馈回路使A，B两点电压相等，PNP晶体管302，303的V_EB之差ΔV_EB通过电阻304转化为PTAT电流I1，具有负温度系数的V_EB通过电阻305转化为具有负温度系数的电流I2。通过调整电阻304，305的比例关系，可以使流过PMOS管306，307，308的电流近似不随温度变化。这时晶体管303的电流是PTAT电流，晶体管309的电流是近似恒定不变的电流。

根据Y.P.Tsividis于1980年提出的关于晶体管电流与电压的关系式：

$V_{\mathrm{EB}}=V_G\left(T_r\right)+\frac{T}{T_r}[V_{\mathrm{EB}}\left(T_r\right)-V_G\left(T_r\right)]+(\mathrm{\η}-\mathrm{\δ})V_T\ln \frac{T_r}{T}---\left(5\right)$

具有PTAT电流偏置的晶体管303的V_EB为：

$V_{\mathrm{EB}303}=V_G\left(T_r\right)+\frac{T}{T_r}[V_{\mathrm{EB}}\left(T_r\right)-V_G\left(T_r\right)]+(\mathrm{\η}-1)V_T\ln \frac{T_r}{T}---\left(6\right)$

具有恒定电流偏置的晶体管309的V_EB为：

$V_{\mathrm{EB}309}=V_G\left(T_r\right)+\frac{T}{T_r}[V_{\mathrm{EB}}\left(T_r\right)-V_G\left(T_r\right)]+{\mathrm{\ηV}}_T\ln \frac{T_r}{T}---\left(7\right)$

因此流过电阻310的电流I3可以表示为：

$I3=(V_{\mathrm{EB}303}-V_{\mathrm{EB}309})/R_{310}=-V_T\ln \left(\frac{T_r}{T}\right)/R_{310}---\left(8\right)$

从式(8)可以发现，电流I3的表达式与式(5)中V_EB的高阶项成正比，因此基准电流中的高阶项可以通过电流I3抵消。

这种结构的输出参考电压为：

$V_{\mathrm{REF}}=(I1+I2+I3)R_{311}=[\frac{V_T\ln \left(N\right)}{R_{304}}+\frac{V_{\mathrm{EB}303}}{R_{305}}-\frac{V_T\ln \left(\frac{T_r}{T}\right)}{R_{310}}]R_{311}---\left(9\right)$

这种结构从理论上讲，可以完全消除基准电流中的高阶项，得到一个理想的基准电流。但是该电路结构，与理论推导存在着偏差，这就导致了无法实现很高精度的基准电流。

Song Ying等人于2006年对于该电路提出过类似的问题，但没有给出解决方案。本发明的目的就在于，对于图3基准电流产生电路中存在的问题，提出改进方案，使得理论推导与实际电路相吻合，最终得到高精度的基准电流。

发明内容

(一)要解决的技术问题

本发明的主要目的在于提供一种基准电流产生电路，以实现对现有的曲率补偿基准电流产生电路进行改进，进而得到高精度的基准电流。

(二)技术方案

为达到上述目的，本发明提供了一种基准电流产生电路，包括：

第一PNP晶体管403、第二PNP晶体管404和第三PNP晶体管409，其中，该三个晶体管的基极和集电极均分别相连接后再接地，第一PNP晶体管403的发射极接A点，第二PNP晶体管404的发射极接第一电阻405，第三PNP晶体管409的发射极接C点；

第一电阻405、第二电阻406、第三电阻411、第四电阻412和第五电阻413，其中，第一电阻405一端接第二PNP晶体管404的发射极，另一端接B点；第二电阻406一端接地，另一端接B点；第三电阻411一端接地，另一端接A点；第四电阻412一端接B点，另一端接D点；第五电阻413一端接A点，另一端接D点；

第一PMOS管408、第二PMOS管402、第三PMOS管407和第四PMOS管414，其中，该四个晶体管的源极和衬底均分别相连接后再接电源，栅极接第一运算放大器401的输出端；第一PMOS管408的漏极接A点，第二PMOS管402的漏极接B点，第三PMOS管407的漏极接C点，第四PMOS管414的漏极接输出电阻；

第一运算放大器401和第二运算放大器410，其中，第一运算放大器401的同相输入端接B点，反相输入端接A点，输出端接第一PMOS管408的栅极；第二运算放大器410的同相输入端接C点，反相输入端和输出端接D点。

上述方案中，所述第二运算放大器410通过反馈机制，令D点的电压等于C点的电压，使第三PNP晶体管409中的电流不随温度变化。

上述方案中，所述第一运算放大器401通过反馈机制，令B点的电压等于A点的电压，使第一电阻405上的电压降为第一PNP晶体管403的V_EB与第二PNP晶体管404的V_EB之差ΔV_EB。

上述方案中，所述第三PMOS管407与第一PMOS管408的W/L之比，使得第一PNP晶体管403与第三PNP晶体管409的发射极电流相等。

(三)有益效果

从上述技术方案可以看出，本发明具有以下有益效果：

本发明提出的这种基准电流产生电路，通过对传统基准电流产生电路的改进，使得理论分析与实际电路完全吻合，消除了基准电流中的高阶项，得到温度特性达到0.5ppm/℃的基准电流。

附图说明

结合相应的附图，下文对典型实施例的描述将使本发明的优点显而易见。

图1是带隙基准源的设计思路的示意图；

图2是低压带隙基准电路的示意图；

图3是曲率补偿带隙基准电路的示意图；

图4是本发明提供的基准电流产生电路的示意图；

图5是仿真得到的温度特性曲线。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

P.Malcovati等人在2001年提出的曲率补偿基准电流产生电路，在理论上分析了其基本思想：通过将两个分别偏置在恒定电流和PTAT电流条件下的晶体管V_EB电压差，得到一个与V_EB表达式中的高阶项成比例的电压项，利用该电压来进行曲率的高阶补偿，但是图3中的电路存在两个问题。问题一：公式(6)-(8)成立的条件是I1＝I4，但通常PMOS管306，307，308会选取相同的尺寸，使得三个PMOS管的电流相等，这就造成了I1＜I4。因此(6)，(7)两式中的前两项并不是完全相等的，因此(8)式并不成立。问题二：公式(7)成立的条件是，流过晶体管309的电流是不随温度变化的。但如果输出电流I5＝I1+I2+I3不随温度变化，那么I4＝I1+I2+3×I3，就会随温度变化，因此公式(7)也就不再成立。

本发明提出一种新的结构，可以解决该电路存在的这两个问题，实现高精度的基准电流。电路图如图4所示图4是本发明提供的基准电流产生电路的示意图，该电路包括：

第一PNP晶体管403、第二PNP晶体管404和第三PNP晶体管409，其中，该三个晶体管的基极和集电极均分别相连接后再接地，第一PNP晶体管403的发射极接A点，第二PNP晶体管404的发射极接第一电阻405，第三PNP晶体管409的发射极接C点；

第一电阻405、第二电阻406、第三电阻411、第四电阻412和第五电阻413，其中，第一电阻405一端接第二PNP晶体管404的发射极，另一端接B点；第二电阻406一端接地，另一端接B点；第三电阻411一端接地，另一端接A点；第四电阻412一端接B点，另一端接D点；第五电阻413一端接A点，另一端接D点；

第一PMOS管408、第二PMOS管402、第三PMOS管407和第四PMOS管414，其中，该四个晶体管的源极和衬底均分别相连接后再接电源，栅极接第一运算放大器401的输出端；第一PMOS管408的漏极接A点，第二PMOS管402的漏极接B点，第三PMOS管407的漏极接C点，第四PMOS管414的漏极接输出电阻；

第一运算放大器401和第二运算放大器410，其中，第一运算放大器401的同相输入端接B点，反相输入端接A点，输出端接第一PMOS管408的栅极；第二运算放大器410的同相输入端接C点，反相输入端和输出端接D点。

所述第二运算放大器410通过反馈机制，令D点的电压等于C点的电压，使第三PNP晶体管409中的电流不随温度变化。

所述第一运算放大器401通过反馈机制，令B点的电压等于A点的电压，使第一电阻405上的电压降为第一PNP晶体管403的V_EB与第二PNP晶体管404的V_EB之差ΔV_EB。

所述第三PMOS管407与第一PMOS管408的W/L之比，使得第一PNP晶体管403与第三PNP晶体管409的发射极电流相等。

再参照图4，第一放大器401与第二PMOS管402一起组成反馈回路，使A，B两点电压相等。第一PNP晶体管403的V_EB与第二PNP晶体管404的V_EB之差ΔV_EB通过第一电阻405转化为PTAT电流I1，第一PNP晶体管403的V_EB通过第二电阻406转化为电流I2。I1是与温度成正比关系的电流，I2是与温度成反比关系的电流，这两个电流相叠加，适当调整第一电阻405与第二电阻406的比例关系，可以消除基准电流中的一次项。

为了解决电路图3中存在的第一个问题，可以适当调整第二PMOS管402与第三PMOS管407的比例关系，使得第二PNP晶体管404与第三PNP晶体管409的电流相等。

为了解决电路图3中存在的第二个问题，利用第二运算放大器410通过反馈机制使D点的电压等于C点的电压，同时C点又不会有多余的电流I3流入，因此第三PNP晶体管409中的电流I4与输出电流I5一样，都是不随温度变化的电流。

通过对电路图3的这两点改进，可以使得理论分析与实际电路相符合，消除之前存在的偏差，得到高精度的基准电流。

如图5所示，通过仿真验证，改进后的电路，输出的基准电流在温度-40-85℃的范围内，电流偏差为628pA，此时的输出电流为10uA，根据公式(2)可以得出温度系数为0.5ppm/℃。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (1)

1.一种基准电流产生电路，其特征在于，包括：

第一PNP晶体管(403)、第二PNP晶体管(404)和第三PNP晶体管(409)，其中，该三个晶体管的基极和集电极均分别相连接后再接地，第一PNP晶体管(403)的发射极接A点，第二PNP晶体管(404)的发射极接第一电阻(405)，第三PNP晶体管(409)的发射极接C点；

第一电阻(405)、第二电阻(406)、第三电阻(411)、第四电阻(412)和第五电阻(413)，其中，第一电阻(405)一端接第二PNP晶体管(404)的发射极，另一端接B点；第二电阻(406)一端接地，另一端接B点；第三电阻(411)一端接地，另一端接A点；第四电阻(412)一端接B点，另一端接D点；第五电阻(413)一端接A点，另一端接D点；

第一PMOS管(408)、第二PMOS管(402)、第三PMOS管(407)和第四PMOS管(414)，其中，该四个PMOS晶体管的源极和衬底均分别相连接后再接电源，该四个PMOS晶体管的栅极接第一运算放大器(401)的输出端；第一PMOS管(408)的漏极接A点，第二PMOS管(402)的漏极接B点，第三PMOS管(407)的漏极接C点，第四PMOS管(414)的漏极接输出电阻；

第一运算放大器(401)和第二运算放大器(410)，其中，第一运算放大器(401)的同相输入端接B点，反相输入端接A点；第二运算放大器(410)的同相输入端接C点，反相输入端和输出端接D点；

其中，所述第二运算放大器(410)通过反馈机制，令D点的电压等于C点的电压，使第三PNP晶体管(409)中的电流不随温度变化；

所述第一运算放大器(401)通过反馈机制，令B点的电压等于A点的电压，使第一电阻(405)上的电压降为第一PNP晶体管(403)的V_EB与第二PNP晶体管(404)的V_EB之差ΔV_EB；

所述第三PMOS管(407)与第一PMOS管(408)的W/L之比，使得第一PNP晶体管(403)与第三PNP晶体管(409)的发射极电流相等。

Images