CN102006078A - 时间交错型数模转换器 - Google Patents
时间交错型数模转换器 Download PDFInfo
- Publication number
- CN102006078A CN102006078A CN 201010596294 CN201010596294A CN102006078A CN 102006078 A CN102006078 A CN 102006078A CN 201010596294 CN201010596294 CN 201010596294 CN 201010596294 A CN201010596294 A CN 201010596294A CN 102006078 A CN102006078 A CN 102006078A
- Authority
- CN
- China
- Prior art keywords
- digital
- analog converter
- analog
- way
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 4
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000010295 mobile communication Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明属于微电子技术领域，具体为一种时间交错型数模转换器。该数模转换器，包含输入选通器、两路数模转换器、输出选通器等。其中，输入选通器，用于将输入码流转换为两路码流，每路码流速率为输入码流速率的一半；两路数模转换器，由两个数模转换器并联而成；输出选通器，用于选通输出每路数模转换器的模拟信号。本发明通过两路数模转换器交替输出，降低每路数模转换器的工作频率，减小了数模转换器的动态误差的影响，提高数模转换器的性能。
Description
技术领域
本发明属于微电子技术领域，具体涉及一种时间交错型数模转换器结构。
背景技术
随着无线通信技术的快速发展，特别是3G/4G、家庭基站等技术的不断涌现，对模拟器件的性能提出了更高的要求。宽带、高速、高精度的数模转换器（DAC）是实现新一代宽带无线移动通信基站系统的核心技术。
高速高精度数模转换器在工作中较易受到电源线和地线，以及时钟线的分布的影响，这些动态误差都会大大地降低DAC动态性能SFDR（spurious-free dynamic range）。在时钟频率较高的情况下，动态误差会更加明显。
因此，本发明的DAC采用时间交错型结构，用以降低每一路DAC的工作频率，优化DAC的动态性能。本发明的时间交错型DAC结构可以工作在较高的采样速率下，能够应用于宽带无线移动通信基站、显示面板、消费类电子等等。
发明内容
本发明的目的在于提供一种改进的数模转换器，其结构具有在较高的采样速率下工作的特点。
本发明提供的时间交错型数模转换器（Time-Interleaved DAC），包含输入选通器、两路数模转换器、输出选通器。其中，输入选通器，用于将输入码流转换为两路码流，每路码流速率为输入码流速率的一半；两路数模转换器，由两个数模转换器并联而成；输出选通器，用于选通输出每路数模转换器的模拟信号。
进一步的，输入选通器工作在整体采样速率的一半，由两组锁存器组成，一组锁存器在时钟上升沿采样输入码流，一组锁存器在时钟下降沿采样输入码流。
进一步的，输出选通器工作在整体采样速率的一半，由开关组成，开关在时钟高电平时输出一路数模转换器的模拟信号，在时钟低电平时输出另一路数模转换器的模拟信号。
本发明通过两路数模转换器交替输出，降低每路数模转换器的工作频率，减小了数模转换器的动态误差的影响，提高数模转换器的性能。
由于每路数模转换器都工作在较低的采样速率下，因而，本发明可以实现高速高精度DAC。
附图说明
图1为本发明的两路时间交错型DAC结构示意图。
图2为输入选通器示意图。
图3为输入选通器时序示意图。
图4为输出选通器示意图。
图5为输出选通器输出模拟信号示意图。
图6为本发明的多路时间交错型DAC结构示意图。
具体实施方式
以下将配合附图详细说明本发明的数模转换器。然而，应该想到，本发明提供了可以在多种特定环境中被具体化的多种可应用发明思想。所述的实施例仅示出了制造和使用本发明的特定方式，而不限制本发明的范围。
如图1所示，为本发明的时间交错型数模转换器(DAC)。主要由三部分组成：输入选通器 200，数模转换器组 100和输出选通器 300。其中，数模转换器组 100由两个单路数模转换器 101和102组成。单路数模转换器 101和102可以由任意类型的DAC组成，如电流舵型DAC（current-steering DAC）、电阻型DAC或电容型DAC。所选取的DAC类型需由应用的环境来决定。
时间交错型数模转换器结构的工作原理：输入选通器 200工作在整体采样速率的一半，由两组锁存器组成，一组锁存器在时钟上升沿采样输入码流，一组锁存器在时钟下降沿采样输入码流，输入选通器 200输出两组码流，分别流入单路数模转换器 101和102中，产生模拟信号，再经输出选通器对模拟信号选通输出。
如图2所示，为输入选通器示意图。输入由两组锁存器组成，一组锁存器组 210在采样时钟的上升沿或下降沿采样输入码流，另一组锁存器组 220在时钟控制端加入反相器，所以相对于锁存器组 210采样沿相反。
如图3所示，输入选通器时序示意图。时序线 231为采样时钟频率的一半速率，时序线 232为输入码流的某一位输入，时序线 233为上升沿采样的锁存器组的某一位输出，时序线 234为下降沿采样的锁存器组的某一位输出。
输入选通器 200将两路数字码流送入数模转换器组 100。产生的两路模拟信号输出。
如图4所示，为输出选通器示意图。输出选通器 300由开关组 310组成。在时钟的控制下选通两路数模转换器 101或102的模拟信号进行输出。例如，在Φ1为低电平，Φ2为高电平时，数模转换器 101的模拟信号输出的电阻 320上产生模拟输出。在Φ1为高电平，Φ2为低电平时，数模转换器 102的模拟信号输出的电阻 320上产生模拟输出。
如图5所示，输出选通器输出模拟信号示意图。输出选通器 300将两路数模转换器的输出通过时钟的控制输出，转化为最终的模拟信号输出，其采样频率相当于整体的采样速率，也就是单路数模转换器 101或102工作频率的2倍。
可见，时间交错型数模转换器相对于传统的数模转换器做了如下的改变：通过输入选通器将输入码流降频，在较低频率工作下的多路数模转换器转换为模拟信号，再通过输出选通器提高采样率，最终形成高采样率的模拟信号输出。
本发明的数模转换器通过多路数模转换器同时工作，有效降低了每一个数模转换器的工作频率，提高了整体的动态性能。
本发明可以将两路时间交错数模转换器扩展成多路时间交错数模转换器。如图6所示，包括：多路（N路） 输入选通器 400，多路（N路）数模转换器 600，多路（N路）输出选通器 500。即所述时间交错型数模转换器通过输入选通器将单路的输入码流转换成N路码流，每路码流速率降为输入码流速率的1/N，N路码流相互交错，N路码流分别流入N路数模转换器转换成模拟信号，再通过输出选通器选通输出模拟信号，N为自然数。
该N路时间交错型数模转换器，每路数模转换器工作在整体采样速率的1/N；每路的数模转换器结构类型，是电流舵型数模转换器、电容型数模转换器或电阻型数模转换器。
虽然已经详细描述了本发明及其优点，但是，在不脱离所附权利要求限定的本发明的精神和范围的情况下，在此可以做出多种改变、替换和修改。例如，可以以软件、硬件或固件或其结合来实现上述多个特征和功能。而且，本发明的范围不限于在说明书中描述的处理、机器、制造、物质成分、装置、方法和步骤的特定实施例。如本领域技术人员根据本发明的公开内容、现有或后来开发的处理、机器、制造、物质成分、装置、方法和步骤能够容易地想到的，可以根据本公开利用执行基本上与本文中所描述的对应实施例相同的功能或者基本实现与本文所描述的对应实施例相同的结果。因此，所附权利要求包括在这样的处理、机器、制造、物质成分、装置、方法或步骤的范围内。
Claims (6)
1.一种时间交错型数模转换器，包含：
输入选通器，用于将输入码流转换为两路码流；
两路数模转换器，由两个数模转换器并联而成；
输出选通器，用于选通输出每路数模转换器的模拟信号；
其特征在于，所述时间交错型数模转换器通过输入选通器将单路的输入码流转换成两路码流，每路码流速率降为输入码流速率的一半，两路码流相互交错，两路码流分别流入两路数模转换器转换成模拟信号，再通过输出选通器选通输出模拟信号。
2.如权利要求1所述的时间交错型数模转换器，其特征在于，是一种两路时间交错型数模转换器，每路数模转换器工作在整体采样速率的一半；每路的数模转换器结构类型，是电流舵型数模转换器、电容型数模转换器或电阻型数模转换器。
3.如权利要求1或2所述的时间交错型数模转换器，其特征在于，所述输入选通器由两组锁存器组成，每组锁存器在时钟控制下采样输入码流。
4.如权利要求1或2所述的时间交错型数模转换器，其中，所述输出选通器由开关组成，开关在时钟控制下选通输出数模转换器的模拟信号。
5.一种时间交错型数模转换器，包含：
输入选通器，用于将输入码流转换为两路码流；
两路数模转换器，由两个数模转换器并联而成；
输出选通器，用于选通输出每路数模转换器的模拟信号；
其特征在于，所述时间交错型数模转换器通过输入选通器将单路的输入码流转换成N路码流，每路码流速率降为输入码流速率的1/N，N路码流相互交错，N路码流分别流入N路数模转换器转换成模拟信号，再通过输出选通器选通输出模拟信号，N为自然数。
6.如权利要求5所述的时间交错型数模转换器，其特征在于，是一种N路时间交错型数模转换器，每路数模转换器工作在整体采样速率的1/N；每路的数模转换器结构类型，是电流舵型数模转换器、电容型数模转换器或电阻型数模转换器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105962940A CN102006078B (zh) | 2010-12-20 | 2010-12-20 | 时间交错型数模转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105962940A CN102006078B (zh) | 2010-12-20 | 2010-12-20 | 时间交错型数模转换器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102006078A true CN102006078A (zh) | 2011-04-06 |
| CN102006078B CN102006078B (zh) | 2012-07-18 |
Family
ID=43813194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010105962940A Expired - Fee Related CN102006078B (zh) | 2010-12-20 | 2010-12-20 | 时间交错型数模转换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102006078B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109639276A (zh) * | 2018-11-23 | 2019-04-16 | 华中科技大学 | 具有ddrz校正功能的双倍时间交织电流舵型dac |
| CN111884727A (zh) * | 2020-07-15 | 2020-11-03 | 杭州电子科技大学 | 一种基于数字映射的高速光子数模转换方法及系统 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9966969B1 (en) | 2017-04-18 | 2018-05-08 | Analog Devices, Inc. | Randomized time-interleaved digital-to-analog converters |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6356224B1 (en) * | 1999-10-21 | 2002-03-12 | Credence Systems Corporation | Arbitrary waveform generator having programmably configurable architecture |
| US20050258992A1 (en) * | 2004-05-21 | 2005-11-24 | Fontaine Paul A | Digital-to-analog converter data rate reduction by interleaving and recombination through mixer switching |
-
2010
- 2010-12-20 CN CN2010105962940A patent/CN102006078B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6356224B1 (en) * | 1999-10-21 | 2002-03-12 | Credence Systems Corporation | Arbitrary waveform generator having programmably configurable architecture |
| US20050258992A1 (en) * | 2004-05-21 | 2005-11-24 | Fontaine Paul A | Digital-to-analog converter data rate reduction by interleaving and recombination through mixer switching |
Non-Patent Citations (1)
| Title |
|---|
| 《2005 IEEE International Solid-State Circuits Conference》 20050228 Martin Clara,Wolfgang Klatzer A 350MHz low-OSR ⊿∑ Current-Steering DAC with Active Termination in 0.13mum CMOS Pages 118-119 1-2,4-6 , 2 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109639276A (zh) * | 2018-11-23 | 2019-04-16 | 华中科技大学 | 具有ddrz校正功能的双倍时间交织电流舵型dac |
| CN109639276B (zh) * | 2018-11-23 | 2022-12-02 | 华中科技大学 | 具有drrz校正功能的双倍时间交织电流舵型dac |
| CN111884727A (zh) * | 2020-07-15 | 2020-11-03 | 杭州电子科技大学 | 一种基于数字映射的高速光子数模转换方法及系统 |
| CN111884727B (zh) * | 2020-07-15 | 2021-11-16 | 杭州电子科技大学 | 一种基于数字映射的高速光子数模转换方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102006078B (zh) | 2012-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2383894B1 (en) | Current switch cell and digital/analog converter | |
| CN102006079B (zh) | 数模转换器 | |
| CN101471669A (zh) | 数模转换器和数模转换方法 | |
| CN103095303B (zh) | 一种电流型与电压型组合数模转换器 | |
| CN102006078B (zh) | 时间交错型数模转换器 | |
| CN104993831A (zh) | 时间交织Pipeline-SAR型ADC电路 | |
| CN111900990A (zh) | 一种基于混合编码的电流舵型数模转换器 | |
| CN102118169B (zh) | 一种数模转换器 | |
| CN104348486A (zh) | 一种带冗余位单级折叠内插流水线型模数转换器 | |
| CN101425805A (zh) | 高分辨率小面积数模转换电路 | |
| CN101980446B (zh) | 一种高性能低功耗流水线模数转换器 | |
| CN102075192A (zh) | 一种高速数字模拟转换电路及其工作方法 | |
| CN104333384A (zh) | 一种采用失调平均和内插共享电阻网络的折叠内插模数转换器 | |
| CN104779957B (zh) | 高速逐次逼近模数转换器 | |
| CN109921798A (zh) | 分段式电流舵数模转换器电路及校准方法 | |
| CN104753533A (zh) | 一种分级共享式双通道流水线型模数转换器 | |
| CN105245231A (zh) | 一种流水线型逐次逼近模数转换器的前后级交换方法 | |
| CN102025375A (zh) | 模数转换器及其数字校准电路 | |
| CN107579738A (zh) | 模拟至数字转换装置 | |
| CN202261243U (zh) | 一种应用于dds芯片的10位高速dac电路 | |
| CN104852734A (zh) | 时间松弛交织的归零动态元件匹配编码器 | |
| CN104158547A (zh) | 一种温度计码到n位二进制码的并行转换装置及转换方法 | |
| CN109639276B (zh) | 具有drrz校正功能的双倍时间交织电流舵型dac | |
| ATE242563T1 (de) | Hybrid verschachteler für turbo-kodierer | |
| CN103095304B (zh) | 一种同向正交信号模数转换器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120718 |