CN102005168B

CN102005168B - 移位单元、移位装置和液晶显示器

Info

Publication number: CN102005168B
Application number: CN 200910195102
Authority: CN
Inventors: 郑泰宝; 陈飞
Original assignee: Shanghai Tianma Microelectronics Co Ltd
Current assignee: Shanghai Tianma Microelectronics Co Ltd
Priority date: 2009-08-31
Filing date: 2009-08-31
Publication date: 2013-04-03
Anticipated expiration: 2029-08-31
Also published as: CN102005168A

Abstract

一种移位单元、移位装置和液晶显示器。所述移位单元包括：上拉驱动单元，由第一输入控制信号控制，将中间控制信号上拉至第一电平；下拉驱动单元，由第一时钟信号和第二输入控制信号控制，产生控制信号，所述控制信号为与第二时钟信号关联的脉冲信号；上拉复位单元，由第二输入控制信号和控制信号控制，第一时钟信号和第二时钟信号将中间控制信号复位；下拉复位单元，由中间控制信号控制，将控制信号下拉至第二电平；上拉单元，由中间控制信号控制，输出与第二时钟信号关联的栅驱动信号；下拉单元，由控制信号和第一时钟信号控制，第一时钟信号和第二时钟信号将栅驱动信号复位。所述移位单元、移位装置和液晶显示器可以降低功耗和提高稳定性。

Description

移位单元、移位装置和液晶显示器

技术领域

本发明涉及液晶显示领域，特别涉及移位单元、移位装置和应用该移位装置的液晶显示器。

背景技术

在液晶显示器(LCD)中，或者在结构与之相似的其他平板显示器比如电子书、有机发光二极管柔性显示器等，栅金属线作为液晶像素阵列布局中的行驱动线是横向布置的。但是在显示器内像素显示区之外的周边布线区域，这些横向布置的栅金属线需要并行地沿一定方向排布以便于与驱动集成电路(IC)芯片的引脚相连，获得显示驱动信号。通常的液晶显示器都有数百行甚至上千行的像素，因此周边布线区域也就有数量极为可观的栅金属线，在现今的非晶硅器件生产工艺条件下，每条栅金属线宽度以及其与相邻栅线之间必要距离之和为10μm，因此这些并行排布的栅线将在周边布线区域占据非常大的面积，由此严重影响显示器件的小型化和可集成性。

非晶硅栅驱动(ASG，Amorphous Silicon Gate)技术解决了上述问题，其利用在每一行像素旁单独制作产生栅驱动信号的电路结构，摆脱了对驱动IC的依赖，也就省去了在周边布线区域数量众多的并行排布栅线。集成ASG技术可以使液晶显示器实现窄边框，并且结构稳定，可以缩短制造周期和降低成本。

每一行像素旁的单独产生栅驱动信号的电路结构称为ASG单元，通常的ASG单元具有一个移位寄存器的结构，一个整体的ASG驱动电路是ASG单元在所有行的重复，或者是奇偶行ASG单元的隔行重复。栅驱动信号与液晶像素阵列中的像素单元的开关元件(例如薄膜晶体管TFT)耦接，控制所述开关元件的导通和断开。

图1显示了一种液晶显示器的行驱动电路，包括n级移位单元，其中，n为液晶像素阵列的行数。行驱动电路输出栅驱动信号gate(1)、gate(2)、gate(3)、......、gate(n-2)、gate(n-1)、gate(n)。各级移位单元的结构相同，其可以是如图2所示的一个ASG单元。

请参考图2，ASG单元包括缓冲单元12和栅驱动信号产生单元14。

缓冲单元12，包括6个薄膜晶体管B1、B2、B3、B4、B5和B6，接收第一时钟信号CK1和互为反相的正输入控制信号QN-1、负输入控制信号QN-1b，产生互为反相的正输出控制信号QN和负输出控制信号QNb。

栅驱动信号产生单元14，包括4个薄膜晶体管G1、G2、G3和G4，接收互为反相的第一时钟信号CK1、第二时钟信号CK2和缓冲单元12产生的正输出控制信号QN、负输出控制信号QNb，产生栅驱动信号gateN。栅驱动信号gateN用于驱动液晶像素阵列对应行的像素单元的开关元件。

结合图1和2，外部正时钟信号CK输入端耦接奇数级移位单元的第一时钟信号CK1输入端、偶数级移位单元的第二时钟信号CK2输入端；外部负时钟信号CKb输入端耦接奇数级移位单元的第二时钟信号CK2输入端、偶数级移位单元的第一时钟信号CK1输入端。第一电压VGH由高电压电源提供、第二电压VGL由低电压电源提供。

第1级移位单元的正输入控制信号QN-1、负输入控制信号QN-1b分别由外部正输入控制信号STV1、外部负输入控制信号STVB1提供；除第1级以外的其它各级移位单元的正输入控制信号QN-1、负输入控制信号QN-1b分别由前一级移位单元的正输出控制信号QN、负输出控制信号QNb提供。

图3给出了图1所示的行驱动电路的部分输入、输出信号的时序关系。外部正时钟信号CK和外部负时钟信号CKb是一对互为反相的信号，外部正输入控制信号STV1和外部负输入控制信号STVB1是一对互为反相的信号。除第1级移位单元以外，其它各级移位单元的正输出控制信号QN、负输出控制信号QNb和栅驱动信号gateN分别为前一级移位单元的正输出控制信号QN、负输出控制信号QNb和栅驱动信号gateN的移位信号，如图3的信号Q(2)、Q(2)b、gate(2)分别为信号Q(1)、Q(1)b、gate(1)的移位信号。

从图3可以看到，行驱动电路的各级移位单元的负输入控制信号QN-1b(包括外部负输入控制信号STVB1、前一级移位单元的负输出控制信号QNb)在大部分时间处于高电平状态，从而导致电路功耗过高；并且，各级移位单元中的一些晶体管(例如，薄膜晶体管B4、B5、G2)长时间处于正偏压状态，导致所述晶体管的阈值电压发生偏移，从而降低了电路的稳定性，甚至影响电路的寿命。

发明内容

本发明解决现有技术液晶显示器的驱动电路功耗高、稳定性差的问题。

为解决上述问题，本发明实施例提供一种移位单元，包括：

上拉驱动单元，由第一输入控制信号控制，将中间控制信号上拉至第一电平；

下拉驱动单元，由第一时钟信号和第二输入控制信号控制，产生控制信号，所述控制信号为与第二时钟信号关联的脉冲信号；

上拉复位单元，由所述第二输入控制信号和控制信号控制，所述第一时钟信号和第二时钟信号将所述中间控制信号复位；

下拉复位单元，由所述中间控制信号控制，将所述控制信号下拉至第二电平；

上拉单元，由所述中间控制信号控制，输出与所述第二时钟信号关联的栅驱动信号；

下拉单元，由所述控制信号和第一时钟信号控制，所述第一时钟信号和第二时钟信号将所述栅驱动信号复位。

为解决上述问题，本发明实施例还提供一种移位装置，包括n级上述的移位单元，其中，第1级移位单元的第一输入控制信号由外部第一输入控制信号提供，第二输入控制信号由外部第二输入控制信号提供；除第1级以外的其它各级移位单元的第一输入控制信号为前一级移位单元的栅驱动信号，第二输入控制信号为前一级移位单元的控制信号。

为解决上述问题，本发明实施例还提供一种液晶显示器，包括液晶像素阵列、行驱动电路和列驱动电路，所述行驱动电路包括上述的移位装置。

对于上述结构的移位单元，提供给移位单元的第二输入控制信号及产生的控制信号为脉冲信号，无需一直提供高电平电压，相比于现有的移位单元的负输入控制信号及产生的负输出控制信号大部分时间处于高电平状态而言，第二输入控制信号及控制信号处于高电平状态的时间减少了，从而使得电路的功耗降低了；并且，移位单元中由第二输入控制信号控制的晶体管不会长时间处于正偏压状态，使得所述晶体管可以实现阈值电压漂移的恢复，从而提高了电路稳定性。

应用上述移位单元的移位装置，移位单元的第二输入控制信号由前一级移位单元的控制信号提供，由于控制信号为脉冲信号，因此，各级移位单元中由第二输入控制信号控制的晶体管不会长时间处于正偏压状态，使得所述晶体管可以实现阈值电压漂移的恢复，从而提高了电路稳定性。

附图说明

图1是现有技术液晶显示器的行驱动电路的一个实例电路图；

图2是图1所示的行驱动电路的移位单元的一个实例电路图；

图3是图1所示行驱动电路的部分输入、输出信号的时序图；

图4是本发明实施例的移位单元的电路图；

图5是图4所示移位单元的各输入、输出信号的一个时序实例图；

图6是图4所示移位单元的各输入、输出信号的另一个时序实例图；

图7是本发明实施例的移位装置的电路图。

具体实施方式

本发明实施方式的移位单元的第二输入控制信号及产生的控制信号为脉冲信号，减少了信号处于高电平状态的时间，从而降低了电路功耗；所述控制信号提供给下一级移位单元作为第二输入控制信号，使得移位单元中由所述第二输入控制信号控制的晶体管不会长时间处于正偏压状态，从而抑制了所述晶体管的阈值电压漂移，提高了电路稳定性。

图4为本实施例移位单元的电路图，所示移位单元包括：上拉驱动单元21、下拉驱动单元22、上拉复位单元23、下拉复位单元24、上拉单元25和下拉单元26。本实施例中，各单元的晶体管都为N型薄膜晶体管，各个晶体管分别具有栅极、第一极(源极或漏极)和第二极(漏极或源极)。当薄膜晶体管的栅极输入高电平时，所述薄膜晶体管打开(导通)。

下面结合附图和实施例对移位单元的各部分单元进行详细的说明。

上拉驱动单元21，由第一输入控制信号gate(N-1)控制，将中间控制信号Q(N)上拉至第一电平VGH。上拉驱动单元21包括第四晶体管T4。第四晶体管T4的栅极输入第一输入控制信号gate(N-1)，第一极输入第一电平VGH，第二极输出中间控制信号Q(N)。

下拉驱动单元22，由第一时钟信号CK1和第二输入控制信号Q(N-1)b控制，产生控制信号Q(N)b，所述控制信号Q(N)b为与第二时钟信号CK2关联的脉冲信号。下拉驱动单元22包括第一晶体管T1、第二晶体管T2和第三晶体管T3。第一晶体管T1的栅极输入第一时钟信号CK1，第一极输入第二输入控制信号Q(N-1)b；第一晶体管T1的第二极与第二晶体管T2的栅极耦接；第三晶体管T3的栅极输入第一时钟信号CK1；第二晶体管T2和第三晶体管T3的第一极输入第二时钟信号CK2，第二极输出控制信号Q(N)b。

上拉复位单元23，由所述第二输入控制信号Q(N-1)b和控制信号Q(N)b控制，所述第一时钟信号CK1和第二时钟信号CK2将所述中间控制信号Q(N)复位。上拉复位单元23包括第五晶体管T5和第六晶体管T6。第五晶体管T5的栅极输入第二输入控制信号Q(N-1)b，第六晶体管T6的栅极输入控制信号Q(N)b；第五晶体管T5的第一极输入第二时钟信号CK2，第六晶体管T6的第一极输入第一时钟信号CK1；第五晶体管T5和第六晶体管T6的第二极输出中间控制信号Q(N)，即第五晶体管T5和第六晶体管T6的第二极耦接第四晶体管T4的第二极。

下拉复位单元24，由所述中间控制信号Q(N)控制，将所述控制信号Q(N)b下拉至第二电平VGL。下拉复位单元24包括第七晶体管T7。第七晶体管T7的栅极输入中间控制信号Q(N)，即第七晶体管T7的栅极耦接第四晶体管T4、第五晶体管T5和第六晶体管T6的第二极；第七晶体管T7的第一极输入第二电平VGL；第七晶体管T7的第二极输出控制信号Q(N)b，即第七晶体管T7的第二极耦接第二晶体管T2和第三晶体管T3的第二极、以及第六晶体管T6的栅极。

上拉单元25，由所述中间控制信号Q(N)控制，输出与所述第二时钟信号CK2关联的栅驱动信号gate(N)。上拉单元25包括第八晶体管T8。第八晶体管T8的栅极输入中间控制信号Q(N)，即第八晶体管T8的栅极耦接第四晶体管T4、第五晶体管T5和第六晶体管T6的第二极、以及第七晶体管T7的栅极；第八晶体管T8的第一极输入第二时钟信号CK2，第二极输出栅驱动信号gate(N)。

下拉单元26，由所述控制信号Q(N)b和第一时钟信号CK1控制，所述第一时钟信号CK1和第二时钟信号CK2将所述栅驱动信号gate(N)复位。下拉单元26包括第九晶体管T9和第十晶体管T10。第九晶体管T9的栅极输入控制信号Q(N)b，即第九晶体管T9的栅极耦接第二晶体管T2、第三晶体管T3和第七晶体管T7的第二极、以及第六晶体管T6的栅极；第十晶体管T10的栅极输入第一时钟信号CK1；第九晶体管T9的第一极输入第一时钟信号CK1，第十晶体管T10的第一极输入第二时钟信号CK2；第九晶体管T9和第十晶体管T10的第二极输出栅驱动信号gate(N)，即第九晶体管T9和第十晶体管T10的第二极耦接第八晶体管T8的第二极。

图5是图4所示移位单元的各输入、输出信号的一个时序实例图。本实施例中，第一电平VGH为高电平，第二电平VGL为低电平。第一时钟信号CK1和第二时钟信号CK2是一对互为反相的信号。当第一输入控制信号gate(N-1)为脉冲信号时，第二输入控制信号Q(N-1)b为低电平状态；当第一输入控制信号gate(N-1)为低电平状态时，第二输入控制信号Q(N-1)b为脉冲信号；第一输入控制信号gate(N-1)和第二输入控制信号Q(N-1)b的高脉冲宽度与第一时钟信号CK1的高脉冲宽度相同。栅驱动信号gate(N)为第一输入控制信号gate(N-1)的移位信号；控制信号Q(N)b为第二输入控制信号Q(N-1)b的移位信号；栅驱动信号gate(N)和控制信号Q(N)b的高脉冲宽度与第二时钟信号CK2的高脉冲宽度相同。

结合图4和图5说明本实施例移位单元的工作原理：

当第一输入控制信号gate(N-1)为高电平状态时，上拉驱动单元21将中间控制信号Q(N)逐渐上拉至高电平。当中间控制信号Q(N)上拉至高电平，由中间控制信号Q(N)控制的上拉单元25在第二时钟信号CK2达到高电平时，输出高电平脉冲的栅驱动信号gate(N)。

当中间控制信号Q(N)上拉至高电平，由中间控制信号Q(N)控制的下拉复位单元24将控制信号Q(N)b下拉至低电平。

当第一输入控制信号gate(N-1)为低电平状态时，上拉复位单元23在第二输入控制信号Q(N-1)b为高电平时，通过第二时钟信号CK2将中间控制信号Q(N)复位至低电平；上拉复位单元23在控制信号Q(N)b为高电平时，通过第一时钟信号CK1将中间控制信号Q(N)复位至低电平。

当中间控制信号Q(N)复位至低电平，由中间控制信号Q(N)控制的下拉单元24不输出，此时控制信号Q(N)b由下拉驱动单元22输出。下拉驱动单元22在第一时钟信号CK1为高电平时，通过第二时钟信号CK2使控制信号Q(N)b输出低电平；下拉驱动单元22在第一时钟信号CK1为低电平时，通过第二输入控制信号Q(N-1)b和第二时钟信号CK2使控制信号Q(N)b输出高电平。也就是说，当中间控制信号Q(N)为低电平时，控制信号Q(N)b输出脉冲信号。

当中间控制信号Q(N)复位至低电平，由中间控制信号Q(N)控制的上拉单元25在栅驱动信号gate(N)输出高电平脉冲的其它时间都不输出，此时栅驱动信号gate(N)由下拉单元26输出。下拉单元26在控制信号Q(N)b为高电平时通过第一时钟信号CK1将栅驱动信号gate(N)下拉至低电平，在第一时钟信号CK1为高电平时通过第二时钟信号CK2将栅驱动信号gate(N)下拉至低电平。

需要说明的是，根据图4所示的电路，可以产生图5所示的单脉冲栅驱动信号gate(N)，在其它实施例中，栅驱动信号gate(N)也可以是多脉冲信号，栅驱动信号gate(N)的脉冲个数由第一输入控制信号gate(N-1)的脉冲个数决定。例如图6所示，第一输入控制信号gate(N-1)为双脉冲信号，相应地，输出的栅驱动信号gate(N)为双脉冲信号。

另外，上述各单元的电路结构并不限于图4所示，本领域技术人员应当了解，根据上述说明，各单元还可以有其它的实现方式。

请参考图7，本发明实施例的移位装置包括n级移位单元，其中，移位单元如图4所示。移位装置输出栅驱动信号gate(1)、gate(2)、gate(3)、......、gate(n-2)、gate(n-1)、gate(n)，分别驱动液晶像素阵列第1、2、3、......、(n-2)、(n-1)、n行的像素单元的开关元件。

结合图4和图7，一对互反的外部正时钟信号CK和外部负时钟信号CKb按奇偶行顺序交替地输入至移位单元的时钟信号输入端，即奇数级移位单元的第一时钟信号CK1输入端输入外部正时钟信号CK，奇数级移位单元的第二时钟信号CK2输入端输入外部负时钟信号CKb；偶数级移位单元的第一时钟信号CK1输入端输入外部负时钟信号CKb，偶数级移位单元的第二时钟信号CK2输入端输入外部正时钟信号CK。

第1级移位单元的第一输入控制信号gate(N-1)由外部第一输入控制信号STV提供，第二输入控制信号Q(N-1)b由外部第二输入控制信号STVB提供；除第1级以外的其它各级移位单元的第一输入控制信号gate(N-1)由前一级移位单元的栅驱动信号gate(N)提供，第二输入控制信号Q(N-1)b由前一级移位单元的控制信号Q(N)提供。

具体来说，第N级移位单元的第一输入控制信号gate(N-1)输入端与第(N-1)级(前一级)移位单元的栅驱动信号gate(N)输出端耦接，第N级移位单元的第二输入控制信号Q(N-1)b输入端与第(N-1)级(前一级)移位单元的控制信号Q(N)输出端耦接，其中，1＜N≤n。例如，第3级移位单元的第一输入控制信号gate(N-1)输入端与第2级移位单元的栅驱动信号gate(N)输出端连接，第3级移位单元的第二输入控制信号Q(N-1)b输入端与第2级移位单元的控制信号Q(N)输出端连接。另外，第1级移位单元的第一输入控制信号gate(N-1)输入端输入外部第一输入控制信号STV，第1级移位单元的第二输入控制信号Q(N-1)b输入端输入外部第二输入控制信号STVb。当外部第一输入控制信号STV为脉冲信号时，外部第二输入控制信号STVb为低电平状态；当外部第一输入控制信号STV为低电平状态时，外部第二输入控制信号STVb为脉冲信号，外部第一输入控制信号STV和外部第二输入控制信号STVb的时序可以分别如图5的第一输入控制信号gate(N-1)和第二输入控制信号Q(N-1)b所示，也可以分别如图6的第一输入控制信号gate(N-1)和第二输入控制信号Q(N-1)b所示。

结合图4至7可以看到，各级移位单元输出的栅驱动信号比前一级移位单元输出的栅驱动信号移位了半个时钟信号脉宽，栅驱动信号用于驱动液晶像素阵列对应行的像素单元的开关元件。

本发明实施例还提供一种应用上述移位装置的液晶显示器，所述液晶显示器包括液晶像素阵列、行驱动电路和列驱动电路。其中，行驱动电路包括图7所示的移位装置，移位装置包括n级图4所示的移位单元，n为液晶像素阵列的行数。

液晶像素阵列中的每一个像素单元包括开关元件、像素电极、存储电极公共电极以及填充于像素电极和公共电极之间的液晶分子。像素电极通过开关元件与列驱动电路耦接，行驱动电路输出的栅驱动信号GateN与液晶像素阵列第N行的像素单元的开关元件耦接，控制所述开关元件的断开和导通，当开关元件导通时，列驱动电路提供的携带数据信号的像素电压施加至相应的像素电极上。

综上所述，对于上述结构的移位单元，提供给移位单元的第二输入控制信号及产生的控制信号为脉冲信号，无需一直提供高电平电压，相比于现有的移位单元的负输入控制信号及产生的负输出控制信号大部分时间处于高电平状态而言，第二输入控制信号及控制信号处于高电平状态的时间不超过百分之五十，即第二输入控制信号及控制信号处于高电平状态的时间减少了，因而使得电路的功耗降低了；并且，移位单元中由第二输入控制信号控制的晶体管处于正偏压状态的时间不超过百分之五十，使得所述晶体管的阈值电压偏移得到抑制或者可以实现阈值电压漂移的恢复，因而提高了电路稳定性。

应用上述移位单元的移位装置，移位单元的第二输入控制信号由前一级移位单元的控制信号提供，由于控制信号为脉冲信号，而不是大部分时间处于高电平状态，因而可以降低电路功耗；并且，各级移位单元中由第二输入控制信号(前一级移位单元的控制信号)控制的晶体管不会长时间处于正偏压状态，使得所述晶体管的阈值电压偏移得到抑制或者可以实现阈值电压漂移的恢复，因而可以提高电路稳定性。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种移位单元，其特征在于，包括：

上拉复位单元，由所述第二输入控制信号和控制信号控制，所述第一时钟信号和第二时钟信号将所述中间控制信号复位；所述上拉复位单元与所述上拉驱动单元连接，以获得所述中间控制信号；所述上拉复位单元还连接至所述下拉复位单元和所述下拉驱动单元，以接收所述控制信号；

下拉复位单元，由所述中间控制信号控制，将所述控制信号下拉至第二电平；所述下拉复位单元与所述下拉驱动单元连接，以输出所述控制信号；所述下拉复位单元还连接至所述上拉复位单元和所述上拉驱动单元，以接收所述中间控制信号；

上拉单元，由所述中间控制信号控制，产生与所述第二时钟信号关联的栅驱动信号；所述上拉单元连接至所述上拉复位单元和所述上拉驱动单元，以接收所述中间控制信号；

下拉单元，由所述控制信号和第一时钟信号控制，所述第一时钟信号和第二时钟信号将所述栅驱动信号复位；所述下拉单元连接至所述下拉复位单元和所述下拉驱动单元，以接收所述控制信号；所述下拉单元还与所述上拉单元连接以输出所述栅驱动信号。

2.如权利要求1所述的移位单元，其特征在于，所述上拉驱动单元包括具有栅极、第一极和第二极的第四晶体管，所述第四晶体管的栅极输入第一输入控制信号、第一极输入第一电平、第二极输出中间控制信号。

3.如权利要求1所述的移位单元，其特征在于，所述下拉驱动单元包括第一晶体管、第二晶体管和第三晶体管，分别具有栅极、第一极和第二极，所述第一晶体管的栅极输入第一时钟信号，第一极输入第二输入控制信号；所述第一晶体管的第二极与所述第二晶体管的栅极耦接；所述第三晶体管的栅极输入第一时钟信号；所述第二晶体管和第三晶体管的第一极输入第二时钟信号，第二极输出控制信号。

4.如权利要求1所述的移位单元，其特征在于，所述上拉复位单元包括第五晶体管和第六晶体管，分别具有栅极、第一极和第二极，所述第五晶体管的栅极输入第二输入控制信号，所述第六晶体管的栅极输入控制信号；所述第五晶体管的第一极输入第二时钟信号，所述第六晶体管的第一极输入第一时钟信号；所述第五晶体管和第六晶体管的第二极输出中间控制信号。

5.如权利要求1所述的移位单元，其特征在于，所述下拉复位单元包括具有栅极、第一极和第二极的第七晶体管，所述第七晶体管的栅极输入中间控制信号，第一极输入第二电平，第二极输出控制信号。

6.如权利要求1所述的移位单元，其特征在于，所述上拉单元包括具有栅极、第一电极和第二电极的第八晶体管，所述第八晶体管的栅极输入中间控制信号，第一极输入第二时钟信，第二极输出栅驱动信号。

7.如权利要求1所述的移位单元，其特征在于，所述下拉单元包括第九晶体管和第十晶体管，分别具有栅极、第一极和第二极；所述第九晶体管的栅极输入控制信号，第一极输入第一时钟信号；所述第十晶体管的栅极输入第一时钟信号，第一极输入第二时钟信号；所述第九晶体管和第十晶体管的第二极输出栅驱动信号。

8.一种移位装置，其特征在于，包括n级权利要求1至7中任一项所述的移位单元，其中，

第1级移位单元的第一输入控制信号由外部第一输入控制信号提供，第二输入控制信号由外部第二输入控制信号提供；除第1级以外的其它各级移位单元的第一输入控制信号为前一级移位单元的栅驱动信号，第二输入控制信号为前一级移位单元的控制信号。

9.一种液晶显示器，包括液晶像素阵列、行驱动电路和列驱动电路；其特征在于，所述行驱动电路包括权利要求8所述的移位装置。