CN102004622B - 一种多处理器显示系统及其方法 - Google Patents
一种多处理器显示系统及其方法 Download PDFInfo
- Publication number
- CN102004622B CN102004622B CN2010105470147A CN201010547014A CN102004622B CN 102004622 B CN102004622 B CN 102004622B CN 2010105470147 A CN2010105470147 A CN 2010105470147A CN 201010547014 A CN201010547014 A CN 201010547014A CN 102004622 B CN102004622 B CN 102004622B
- Authority
- CN
- China
- Prior art keywords
- clock
- module
- output
- cascade
- extender
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
本发明涉及多处理器视频显示技术领域，特别是一种多处理器显示系统及其方法。一种多处理器显示系统，所述系统包括输出基准时钟的主时钟装置，与显示装置连接用于输出视频数据到显示装置的一个或多个从时钟装置，主时钟装置与从时钟装置连接，主时钟装置以主时钟装置的本地时钟源作为基准时钟，并输出基准时钟到从时钟装置，从时钟装置使用基准时钟作为从时钟装置的时钟源。本发明统一使用同一个基准时钟的方案解决了在级联组合系统中时钟的同步问题，以及当系统时钟同步出现问题时随机出现的图像横纹现象。
Description
技术领域
本发明涉及多处理器视频显示技术领域，特别是一种多处理器显示系统及其方法。
背景技术
级联交换扩展器和带级联扩展功能的信号处理器的组合搭配，实现了大屏显示中屏幕数量成倍的扩展，还包括视频源采集端数量的增加，同时能在带宽满足的条件下在组合系统中各自独立运行的信号处理器之间实现视频图像信号的漫游，即跨信号处理器显示。
任何高带宽高频信号处理器在系统运行中都需要一个合理且强壮的时钟系统，级联组合系统需要多个设备同步且并行工作，因而对整个组合系统的时钟就有了很高的要求。对各个独立设备的时钟模块设计不但要考虑单机工作时，时钟模块的稳定；还要考虑各设备级联工作时，能满足所有时钟的同步锁定，即所有设备工作在同一时钟下。
传统的级联方法如图1所示：两个信号处理器A和B都采用50MHz的时钟作为本机处理业务数据的基准时钟，处理器A把基于时钟A（50MHz）的n倍频的串行业务数据流发送到处理器B，不传送处理器A的基准时钟，然后处理器B根据本地时钟B（50MHz）把串行业务数据流转换成并行数据后再通过一系列处理，最后显示在大屏幕显示墙上。两个时钟A和B虽然都是50MHz，但是因为各种原因造成的两个时钟在频率值上细小的差异以及相位噪声，使得处理器B在处理业务数据流的过程中，因时钟误差积累而随机引起的数据FIFO溢出，导致了视频帧某行几个像素的丢失，而出现的视频图像横纹现象。
发明内容
本发明的第一个发明目的在于提供一种多处理器显示系统，以解决现有技术多个处理器同步显示视频时因时钟误差而导致出现视频图像横纹现象。
为了实现本发明的第一个发明目的，采用的技术方案如下：
一种多处理器显示系统，所述系统包括输出基准时钟的主时钟装置，与显示装置连接用于输出视频数据到显示装置的一个或多个从时钟装置，主时钟装置与从时钟装置连接，主时钟装置以主时钟装置的本地时钟源作为基准时钟，并输出基准时钟到从时钟装置，从时钟装置使用基准时钟作为从时钟装置的时钟源。
作为一种优选方案，所述主时钟装置包括第一处理器，从时钟装置包括第二处理器，第一处理器和第二装置分别与显示装置连接并向显示装置输出视频信号，第一处理器与第二处理器连接，第一处理器以第一处理器的时钟源作为基准时钟输出到第二处理器，第二处理器使用基准时钟作为第二处理器的时钟源。
作为一种优选方案，所述主时钟装置包括级联扩展器，所述从时钟装置包括一个或多个处理器，级联扩展器与一个或多个处理器分别连接，一个或多个处理器分别与显示装置连接并向显示装置输出视频信号，级联扩展器以级联扩展器的时钟源作为基准时钟输出到一个或多个处理器，一个或多个处理器使用基准时钟作为处理器的时钟源。
作为一种优选方案，所述主时钟装置包括第一类级联扩展器，从时钟装置包括：
第一类级联扩展器分别连接的一个或多个处理器，以及；
与第一类级联扩展器连接的一个或多个第二类级联扩展器，以及；
与一个或多个第二类级联扩展器连接的一个或多个处理器；
所述第一类级联扩展器以第一类级联扩展器的时钟源作为基准时钟输出到一个或多个处理器，以及一个或多个第二类级联扩展器，与第一级联扩展器连接的一个或多个处理器使用基准时钟作为处理器的时钟源，一个或多个第二类级联扩展器以基准时钟作为第二类级联扩展器的时钟源，同时，一个或多个第二类级联扩展器向与一个或多个第二类级联扩展器分别连接的一个或多个处理器输出基准时钟，与一个或多个第二级联扩展器分别连接的一个或多个处理器使用基准时钟作为时钟源。
作为进一步的优选方案，其特征在于，所述处理器包括时钟处理模块以及与时钟处理模块连接的视频处理模块，视频处理模块用于处理视频信号，所述时钟处理模块包括时钟冗余处理系统，以及与时钟冗余处理系统分别连接的主从设置模块、外部时钟输入模块、本地时钟源模块、内部系统时钟输出模块和外部时钟输出模块：
主从设置模块用于设置设备为主时钟设备或者从时钟设备；
外部时钟输入模块用于接收外部时钟输入；
本地时钟源模块用于提供本地时钟；
时钟冗余处理系统根据主从设置模块的设定：
如果设备设置为主时钟设备，则以本地时钟作为基准时钟，内部系统时钟输出模块向视频模块输出基准时钟，同时外部时钟输出模块向外部输出基准时钟；
如果设备设置为从时钟设备，则以外部时钟输入模块接收的外部时钟输入作为基准时钟，内部系统时钟输出模块向视频模块输出基准时钟，同时外部时钟输出模块向外部输出基准时钟。
作为再一步的优选方案，处理器的本地时钟源模块采用晶体振荡器输出本地时钟。
优选地晶体振荡器选用压控晶体振荡器（Voltage Control Crystal Oscillator，VCXO）。
作为进一步的优选方案，所述级联扩展器包括时钟处理模块以及与时钟处理模块连接的级联信号交换处理模块，级联信号交换模块用于处理级联信号，所述时钟处理模块包括时钟冗余处理系统，以及与时钟冗余处理系统分别连接的主从设置模块、外部时钟输入模块、本地时钟源模块、内部系统时钟输出模块和外部时钟输出模块：
主从设置模块用于设置设备为主时钟设备或者从时钟设备；
外部时钟输入模块用于接收外部时钟输入；
本地时钟源模块用于提供本地时钟；
时钟冗余处理系统根据主从设置模块的设定：
如果设备设置为主时钟设备，则以本地时钟作为基准时钟，内部系统时钟输出模块向视频模块输出基准时钟，同时外部时钟输出模块向外部输出基准时钟，外部时钟输出模块采用时钟扇出驱动输出一个或多个基准时钟；
如果设备设置为从时钟设备，则以外部时钟输入模块接收的外部时钟输入作为基准时钟，内部系统时钟输出模块向视频模块输出基准时钟，同时外部时钟输出模块向外部输出基准时钟，外部时钟输出模块采用时钟扇出驱动输出一个或多个基准时钟。
上述时钟扇出驱动属于已有技术，采用专用芯片。就是一路时钟输入，多路时钟输出的模块，可增加输出时钟的驱动能力。
作为再一步的优选方案，级联扩展器的本地时钟源模块采用晶体振荡器输出本地时钟。
优选地晶体振荡器选用压控晶体振荡器（Voltage Control Crystal Oscillator，VCXO）。
本发明的第二个发明目的，在于提供一种多处理器显示方法，以应用本发明的第一个发明目的所提供的多处理器显示系统。
为了实现本发明的第二个发明目的，采用的技术方案如下：
一种多处理器显示方法，所述方法包括以下时钟选择步骤：
（1）检测主从设备模块的设置，如果为从时钟设备则执行步骤（2），否则执行步骤（3）；
（2）检测外部时钟输入模块是否有外部时钟输入，如果有则执行步骤（3），否则执行步骤（4）；
（3）内部系统时钟输出模块使用外部时钟输入模块接收的外部时钟输入后退出时钟选择；
（4）内部系统时钟输出模块使用本地时钟源模块提供的本地时钟，同时外部时钟输出模块输出本地时钟后退出时钟选择。
本发明统一使用同一个基准时钟的方案解决了在级联组合系统中时钟的同步问题，以及当系统时钟同步出现问题时随机出现的图像横纹现象。
附图说明
图1为现有技术多处理器之间时钟处理的示意图；
图2为本发明实施例信号处理器的时钟处理模块结构示意图；
图3为本发明实施例级联扩展器的时钟处理模块结构示意图；
图4为本发明实施例的设备工作流程图；
图5为本发明实施例采用单个处理器的工作示意图；
图6为本发明实施例采用两个互联处理器的工作示意图；
图7为本发明实施例采用级联扩展器与多个处理器互联的工作示意图；
图8为本发明实施例采用两个级联扩展器互联的工作示意图。
具体实施方式
下面结合附图和具体实施例对本发明做进一步详细的说明。
本发明实施例为一种多处理器显示系统，系统包括输出基准时钟的主时钟装置，与显示装置连接用于输出视频数据到显示装置的一个或多个从时钟装置，主时钟装置与从时钟装置连接，主时钟装置以主时钟装置的本地时钟源作为基准时钟，并输出基准时钟到从时钟装置，从时钟装置使用基准时钟作为从时钟装置的时钟源。
如图5所示为单台信号处理器，时钟系统设置为主时钟，即使用本地时钟作为整个处理器的工作时钟基准。
本发明的一个实施例如图6所示，A处理器和B装置分别与显示装置连接并向显示装置输出视频信号，把其中A处理器的时钟系统设置为主时钟，另一台B处理器则必须设置为从时钟，使得B处理器的业务时钟系统都锁相A处理器的业务基准时钟，这样整个互连系统（处理器A和B）的业务模块都工作在同一时钟下，满足了互连系统对时序的要求，使互连系统的业务数据正常传输。
本发明的第二个实施例如图7所示，一台级联交换扩展器加最大n台信号处理器，整个系统的时钟链路以级联交换扩展器的本地时钟系统为核心，把级联交换扩展器的时钟系统设置为主时钟，把所有信号处理器的时钟系统设置为从时钟。业务基准时钟通过级联交换扩展器的时钟扇出驱动，分别输出业务时钟给互连系统中的各信号处理器，使整个互连系统的业务模块工作在同一时钟下。保证了业务数据在各个信号处理器之间的传输使用，就像工作在本地一样，保持了业务数据的一致性，避免了因业务数据工作在各个信号处理器中不同频率（这些不同的频率值只是相差很小的值。可以理解为同一个频率值，如背景技术提到的50MHz上下波动）的时钟下，导致各个处理器中业务模块的最终输出结果出现不一致，影响用户使用。
本发明的第三个实施例如图8所示，多台级联交换扩展器互连后再加最大m台信号处理器，如图六所示，当多台级联交换扩展器互联，每台级联器再连接多台信号处理器后，要想使得如此庞大的系统正常工作，各信号处理器的数据不光在本地级联器系统内正常交换，还要在跨级联器的信号处理器之间正常交换数据。理论上可以无限扩展。此时必须把其中一台级联交换扩展器（如级联器1）设置为主时钟系统，选择那一台级联器要根据工程使用现场的环境和位置来决定。其它级联交换扩展器2～n对于级联器1来说应设置为从时钟，而对于连接在其上的信号处理器则级联器2～n应该为主时钟状态（打开本地时钟系统的输出功能）。其它所有的信号处理器都设置为从时钟。业务基准时钟由级联交换扩展器1发出，其它所有设备的业务模块数据都工作在这个时钟下，满足了系统业务需求。
如图2所述为本发明实施例信号处理器的时钟处理模块结构示意图，其中，VCXO为本地时钟源；外部时钟输入通过输入接口引入时钟冗余处理系统；内部系统时钟供本地使用，与外部时钟或VCXO锁相；外部时钟输出供其它处理器使用。
本地时钟源也可以采用两个VCXO，两片VCXO通过专用时钟处理芯片和FPGA逻辑模块自动选择其中一片VCXO输出作为本地时钟的输入。
级联交换扩展器的时钟系统如 图3所示， 级联交换扩展器除外部时钟输出部分与信号处理器不同外，其余部分相同。因级联交换扩展器要外接多台信号处理器，所以需要多路同步外部时钟输出，以满足外接信号处理器的使用。
以上是级联交换扩展器和信号处理器的本地时钟系统设计，通过硬件或者软件可以设置时钟冗余处理系统的主从时钟，主时钟为采用VCXO作为本地系统时钟源，从时钟则使用外部时钟作为本地系统时钟源。其处理流程如图4所示。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (7)
1.一种多处理器显示系统，其特征在于，所述系统包括输出基准时钟的主时钟装置，与显示装置连接用于输出视频数据到显示装置的一个或多个从时钟装置，主时钟装置与从时钟装置连接，主时钟装置以主时钟装置的本地时钟源作为基准时钟，并输出基准时钟到从时钟装置，从时钟装置使用基准时钟作为从时钟装置的时钟源；
所述主时钟装置包括第一处理器，从时钟装置包括第二处理器，第一处理器和第二处理器分别与显示装置连接并向显示装置输出视频信号，第一处理器与第二处理器连接，第一处理器以第一处理器的时钟源作为基准时钟输出到第二处理器，第二处理器使用基准时钟作为第二处理器的时钟源。
2.一种多处理器显示系统，其特征在于，所述系统包括输出基准时钟的主时钟装置，与显示装置连接用于输出视频数据到显示装置的一个或多个从时钟装置，主时钟装置与从时钟装置连接，主时钟装置以主时钟装置的本地时钟源作为基准时钟，并输出基准时钟到从时钟装置，从时钟装置使用基准时钟作为从时钟装置的时钟源；
所述主时钟装置包括级联扩展器，所述从时钟装置包括一个或多个处理器，级联扩展器与一个或多个处理器分别连接，一个或多个处理器分别与显示装置连接并向显示装置输出视频信号，级联扩展器以级联扩展器的时钟源作为基准时钟输出到一个或多个处理器，一个或多个处理器使用基准时钟作为处理器的时钟源。
3.一种多处理器显示系统，其特征在于，所述系统包括输出基准时钟的主时钟装置，与显示装置连接用于输出视频数据到显示装置的一个或多个从时钟装置，主时钟装置与从时钟装置连接，主时钟装置以主时钟装置的本地时钟源作为基准时钟，并输出基准时钟到从时钟装置，从时钟装置使用基准时钟作为从时钟装置的时钟源；
所述主时钟装置包括第一类级联扩展器，从时钟装置包括：
第一类级联扩展器分别连接的一个或多个处理器，以及；
与第一类级联扩展器连接的一个或多个第二类级联扩展器，以及；
与一个或多个第二类级联扩展器连接的一个或多个处理器；
所述第一类级联扩展器以第一类级联扩展器的时钟源作为基准时钟输出到一个或多个处理器，以及一个或多个第二类级联扩展器，与第一级联扩展器连接的一个或多个处理器使用基准时钟作为处理器的时钟源，一个或多个第二类级联扩展器以基准时钟作为第二类级联扩展器的时钟源，同时，一个或多个第二类级联扩展器向与一个或多个第二类级联扩展器分别连接的一个或多个处理器输出基准时钟，与一个或多个第二级联扩展器分别连接的一个或多个处理器使用基准时钟作为时钟源。
4.根据权利要求1～3任一项所述的多处理器显示系统，其特征在于，所述处理器包括时钟处理模块以及与时钟处理模块连接的视频处理模块，视频处理模块用于处理视频信号，所述时钟处理模块包括时钟冗余处理系统，以及与时钟冗余处理系统分别连接的主从设置模块、外部时钟输入模块、本地时钟源模块、内部系统时钟输出模块和外部时钟输出模块：
主从设置模块用于设置设备为主时钟设备或者从时钟设备；
外部时钟输入模块用于接收外部时钟输入；
本地时钟源模块用于提供本地时钟；
时钟冗余处理系统根据主从设置模块的设定：
如果设备设置为主时钟设备，则以本地时钟作为基准时钟，内部系统时钟输出模块向视频处理模块输出基准时钟，同时外部时钟输出模块向外部输出基准时钟；
如果设备设置为从时钟设备，则以外部时钟输入模块接收的外部时钟输入作为基准时钟，内部系统时钟输出模块向视频处理模块输出基准时钟，同时外部时钟输出模块向外部输出基准时钟。
5.根据权利要求4所述的显示系统，其特征在于，处理器的本地时钟源模块采用晶体振荡器输出本地时钟。
6.根据权利要求2或3所述的显示系统，其特征在于，所述级联扩展器包括时钟处理模块以及与时钟处理模块连接的级联信号交换处理模块，级联信号交换模块用于处理级联信号，所述时钟处理模块包括时钟冗余处理系统，以及与时钟冗余处理系统分别连接的主从设置模块、外部时钟输入模块、本地时钟源模块、内部系统时钟输出模块和外部时钟输出模块：
主从设置模块用于设置设备为主时钟设备或者从时钟设备；
外部时钟输入模块用于接收外部时钟输入；
本地时钟源模块用于提供本地时钟；
时钟冗余处理系统根据主从设置模块的设定：
如果设备设置为主时钟设备，则以本地时钟作为基准时钟，内部系统时钟输出模块向视频处理模块输出基准时钟，同时外部时钟输出模块向外部输出基准时钟，外部时钟输出模块采用时钟扇出驱动输出一个或多个基准时钟；
如果设备设置为从时钟设备，则以外部时钟输入模块接收的外部时钟输入作为基准时钟，内部系统时钟输出模块向视频处理模块输出基准时钟，同时外部时钟输出模块向外部输出基准时钟，外部时钟输出模块采用时钟扇出驱动输出一个或多个基准时钟。
7.根据权利要求6所述的显示系统，其特征在于，级联扩展器的本地时钟源模块采用晶体振荡器输出本地时钟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105470147A CN102004622B (zh) | 2010-11-17 | 2010-11-17 | 一种多处理器显示系统及其方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105470147A CN102004622B (zh) | 2010-11-17 | 2010-11-17 | 一种多处理器显示系统及其方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102004622A CN102004622A (zh) | 2011-04-06 |
| CN102004622B true CN102004622B (zh) | 2012-07-18 |
Family
ID=43812007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010105470147A Active CN102004622B (zh) | 2010-11-17 | 2010-11-17 | 一种多处理器显示系统及其方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102004622B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103178836B (zh) * | 2011-12-21 | 2017-08-25 | 北京普源精电科技有限公司 | 一种提供时钟信号的方法、装置及频谱分析仪 |
| CN105657292A (zh) * | 2016-01-29 | 2016-06-08 | 北京小鸟科技发展有限责任公司 | 多台视频拼接处理器级联的方法和级联系统 |
| CN106022472A (zh) * | 2016-05-23 | 2016-10-12 | 复旦大学 | 一种嵌入式深度学习处理器 |
| CN108228516A (zh) * | 2016-12-22 | 2018-06-29 | 南京洛菲特数码科技有限公司 | 一种外置拼接器混合矩阵的图像板级传输串行总线方法 |
| CN110808804A (zh) * | 2019-10-30 | 2020-02-18 | 中电科仪器仪表有限公司 | 实现多路RapidIO测试板卡接收同步的结构、方法及测试设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1175333A (zh) * | 1994-12-27 | 1998-03-04 | 艾利森公司 | 利用全球定位系统的联播的再同步改善 |
| CN1561589A (zh) * | 2001-03-13 | 2005-01-05 | 脉冲互联有限公司 | 在一组联网设备之间保持全局时间基准的方法和系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3943916B2 (ja) * | 2001-11-30 | 2007-07-11 | 本田技研工業株式会社 | 車両用中空パイプの防振構造 |
-
2010
- 2010-11-17 CN CN2010105470147A patent/CN102004622B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1175333A (zh) * | 1994-12-27 | 1998-03-04 | 艾利森公司 | 利用全球定位系统的联播的再同步改善 |
| CN1561589A (zh) * | 2001-03-13 | 2005-01-05 | 脉冲互联有限公司 | 在一组联网设备之间保持全局时间基准的方法和系统 |
Non-Patent Citations (3)
| Title |
|---|
| JP特开2003-166592A 2003.06.13 |
| 王颋，王平，向敏.EPA网络控制系统时钟同步主时钟控制算法研究.《系统仿真学报》.2009,第21卷(第1期),146-151，156. * |
| 赵博,王海.一种离线时钟同步算法.《计算机工程》.2008,第34卷(第2期),248-249. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102004622A (zh) | 2011-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102004622B (zh) | 一种多处理器显示系统及其方法 | |
| EP1575170B1 (en) | Highly configurable pll architecture for programmable logic device | |
| CN101641889B (zh) | 同步网络设备 | |
| CN106464267B (zh) | 用于奇数比并行数据总线的串行化器和解串器 | |
| US8471607B1 (en) | High-speed frequency divider architecture | |
| JP2005223829A (ja) | 分数分周回路及びこれを用いたデータ伝送装置 | |
| TWI437552B (zh) | 顯示卡、多螢幕顯示系統、以及多螢幕同步顯示方法 | |
| JP2010092047A (ja) | タイミングコントローラ、ディスプレイドライバー及びそれを備えたドライバーモジュール及びディスプレイ装置、及び信号伝送方法 | |
| EP2058722B1 (en) | Signal processing apparatus | |
| US8035435B1 (en) | Divided clock synchronization | |
| CN1613186B (zh) | 使用参考信号选择进行时钟生成的方法和设备 | |
| CN103823778A (zh) | 异构高速串行接口系统架构 | |
| Batista et al. | ATCA/AXIe compatible board for fast control and data acquisition in nuclear fusion experiments | |
| CN103501239B (zh) | 一种端口状态同步方法、相关设备及系统 | |
| CN101000572A (zh) | 机箱管理系统及方法 | |
| CN115733573A (zh) | 用于配置网络设备的多个ptp端口的系统和方法 | |
| EP1601131B1 (en) | Asynchronous multi-clock system | |
| US8355478B1 (en) | Circuit for aligning clock to parallel data | |
| Dumitriu et al. | SoC self-integration mechanism for dynamic reconfigurable systems based on collaborative macro-function units | |
| CN114637369A (zh) | 数据延迟补偿器电路 | |
| CN101526830B (zh) | 时钟信号产生电路及具有此电路的数字电路 | |
| US20050123086A1 (en) | Synchronous controlling unit and synchronous control method | |
| CN109408431B (zh) | 半导体装置和用于剖析半导体装置中的事件的方法 | |
| CN110808804A (zh) | 实现多路RapidIO测试板卡接收同步的结构、方法及测试设备 | |
| JP6027739B2 (ja) | 映像処理装置、映像処理方法、映像処理システムおよびプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Kezhu road high tech Industrial Development Zone, Guangzhou city of Guangdong Province, No. 233 510670 Patentee after: Wei Chong group Limited by Share Ltd Address before: 510663 No. 6, color road, hi tech Industrial Development Zone, Guangdong, Guangzhou, China Patentee before: Guangdong Weichuangshixun Science and Technology Co., Ltd. |