CN101997535A - 双输入均衡器 - Google Patents

Abstract

一种双输入均衡器，包含有一控制单元，用来根据一选择讯号，产生一第一控制讯号及一第二控制讯号；一第一均衡器，用来根据该第一控制讯号及该第二控制讯号，接收一第一差动输入电压与一第二差动输入电压，以进行均衡处理，该第一均衡器包含一第一晶体管、一第二晶体管、一负载单元与一第一零点产生电路；一第二均衡器，接收该第三差动输入电压与该第四差动输入电压，该第二均衡器包含一第三晶体管、一第四晶体管，其中该第一晶体管、一第二晶体管、第三晶体管与该第四晶体管的漏极与源极分别耦接至该负载单元与该第一零点产生电路。

Description

双输入均衡器

技术领域

本发明涉及一种双输入均衡器，特别是涉及一种可共享电路组件的双输入均衡器。

背景技术

随着电子科技的快速发展，各种高速讯号传输接口不断地被提出，例如数字视讯接口(Digital Visual Interface，DVI)或高解析多媒体影音接口(High Definition Multimedia Interface，HDMI)的技术，已广为应用于通讯、储存和影像处理系统中。因此，日常生活中常用到的各种电子产品，举例来说，多媒体播放器(multimedia player)、视讯转换盒、掌上型娱乐设备(gameconsole)、家庭影音设备、个人计算机、便携式装置...等皆设计有上述的讯号传输接口来输入或输出各种语音、影像、数据数据。

一般来说，在传输讯号时，随着传输信道长度的增加，讯号的信道衰减与符码间干扰(inter-symbol interference，ISI)的情况将会愈形严重，而降低了讯号的质量。因此，在讯号的接收端会使用均衡器技术，来对所接收到的讯号进行均衡处理，以补偿接收讯号的衰减并消除符码间干扰的问题。请参考图1，图1为现有的一均衡器10的电路示意图。均衡器10可补偿经由缆线所传送过来的差动输入讯号(输入讯号V_IN1及V_IN2)的通道衰减，并消除差动输入讯号中的符码间干扰问题。均衡器10包含有一第一晶体管M₁、一第二晶体管M₂、电阻R₁、R₂、R₃、电容C₁、一第一电流源I_S1及一第二电流源I_S2，其连接方式如图1所示。在均衡器10中，第一晶体管M₁与第二晶体管M₂皆为N型金属氧化物半导体晶体管，分别用来根据栅极的输入讯号V_IN1及V_IN2，由漏极输出输出讯号V_O1及V_O2。此外，第一晶体管M₁及第二晶体管M₂的源极是以电阻R₃及电容C₁并联相连接而形成一共模结构。而第一电流源I_S1及第二电流源I_S2可汲取操作时由第一晶体管M₁与第二晶体管M₂的源极流出的电流以维持稳定的操作。

然而，随着电子产品的多样性，产品设计上即必须满足可能的需求，举例来说，以HDMI传输接口来看，在电子产品上常会设计有两个或更多个接收端口来接受不同来源的讯号。以目前电路设计的架构而言，必需视讯号来源数量而增设均衡器个数。在此情况下，诸如前述用作负载的电阻R₁、R₂或是用作零点产生电路的电阻R₃与电容C₁，亦或第一电流源I_S1或第二电流源I_S2皆占用相当大的空间，而使得电路的使用面积将随接收端口数量的增加而倍数成长，如此一来，将造成系统设计的困难与制造成本过高。

发明内容

因此，本发明的主要目的即在于提供一种双输入均衡器。

本发明揭示一种双输入均衡器，包含有一控制单元、一第一输入讯号处理单元、一第二输入讯号处理单元、一第三输入讯号处理单元、一第四输入讯号处理单元一第一均衡器及一第二均衡器。该控制单元，用来根据一选择讯号，产生一第一控制讯号及一第二控制讯号。该第一输入讯号处理单元，耦接于该控制单元，用来接收一第一差动输入电流，并根据该第一控制讯号及该第二控制讯号，输出一第一差动输入电压。该第二输入讯号处理单元，耦接于该控制单元，用来接收一第二差动输入电流，并根据该第一控制讯号及该第二控制讯号，输出一第二差动输入电压。该第三输入讯号处理单元，耦接于该控制单元，用来接收一第三差动输入电流，并根据该第一控制讯号及该第二控制讯号，输出一第三差动输入电压。该第四输入讯号处理单元，耦接于该控制单元，用来接收一第四差动输入电流，并根据该第一控制讯号及该第二控制讯号，输出一第四差动输入电压。该第一均衡器，耦接于该第一输入讯号处理单元与该第二输入讯号处理单元，用来根据该第一控制讯号及该第二控制讯号，接收该第一差动输入电压与该第二差动输入电压，该第一均衡器包含有一第一节点、一第二节点、一第三节点、一第四节点、一第一晶体管、一第二晶体管、一负载单元、一第一零点产生电路、一第一电流源及一第二电流源。该第一晶体管，包含有一第一端，耦接于该第一输入讯号处理单元，一第二端，耦接于该第一节点，以及一第三端，耦接于该第三节点。该第二晶体管，包含有一第一端，耦接于该第二输入讯号处理单元，一第二端，耦接于该第二节点，一第三端，耦接于该第四节点。该负载，耦接于一电压源、该第一节点间及该第二节点间。该第一零点产生电路耦接于该第三节点及该第四节点间。该第一电流源，耦接于该第三节点及一地端间。以及该第二电流源，耦接于该第四节点及该地端间。以及该第二均衡器，耦接于该第三输入讯号处理单元与该第四输入讯号处理单元，用来根据该第一控制讯号及该第二控制讯号，接收该第三差动输入电压与该第四差动输入电压，该第二均衡器包含有一第五节点、一第六节点、一第三晶体管及一第四晶体管。该第三晶体管，包含有一第一端，耦接于该第三输入讯号处理单元，一第二端，耦接于该第一均衡器的该第一节点，一第三端，耦接于该第五节点。以及该第四晶体管，包含有一第一端，耦接于该第四输入讯号处理单元，一第二端，耦接于该第一均衡器的该第二节点，一第三端，耦接于该第六节点。其中当该第一控制讯号为低电平时，由该第一均衡器接收该第一差动输入电压与该第二差动输入电压，且当该第一控制讯号为高电平时，由该第二均衡器接收该第三差动输入电压与该第四差动输入电压。

附图说明

图1为现有的一均衡器的电路示意图。

图2为本发明实施例一双输入均衡器的电路示意图。

图3为本发明实施例另一双输入均衡器的示意图。

图4为图2中各输入讯号处理单元的示意图。

图5为图3中各输入讯号处理单元的示意图。

图6及图7为本发明变化实施例一双输入均衡器的示意图

附图符号说明

10         均衡器

20、30     双输入均衡器

202        控制单元

204        第一输入讯号处理单元

206        第二输入讯号处理单元

208        第三输入讯号处理单元

210        第四输入讯号处理单元

212        第一均衡器

214    第二均衡器

216    负载单元

218    第一零点产生电路

220    第二零点产生电路

402    第一转换单元

404    第一电平转换器

406    第一阻抗负载单元

408    第一阻抗开关

410    第二转换单元

412    第二电平转换器

414    第二阻抗负载单元

416    第二阻抗开关

418    第三转换单元

420    第三电平转换器

422    第三阻抗负载单元

424    第三阻抗开关

426    第四转换单元

428    第四电平转换器

430    第四阻抗负载单元

432    第四阻抗开关

具体实施方式

请参考图2，图2为本发明实施例一双输入均衡器20的电路示意图。双输入均衡器20可用来接收两个不同来源讯号的讯号接收端，举例来说，输入均衡器20可实现于具有两个接收端口的高解析多媒体影音接口的最小化传输差动讯号(Transition Minimized Differential Signal，TMDS)接收机中，来对两个不同来源的视讯讯号进行均衡处理。双输入均衡器20包含有一控制单元202、一第一输入讯号处理单元204、一第二输入讯号处理单元206、一第三输入讯号处理单元208、一第四输入讯号处理单元210、一第一均衡器212及一第二均衡器214。

控制单元202包含有一第一端CX1及第二端CX2，用来根据一选择讯号S_SEL，分别于第一端CX1产生一第一控制讯号S_C1及于第二端CX2产生一第二控制讯号S_C2，且第二控制讯号S_C2较佳地为第一控制讯号S_C1的反相讯号。选择讯号S_SEL可由使用者或是其它相关装置输入，以指示所欲接收的讯号来源。第一输入讯号处理单元204耦接于控制单元202与第一均衡器212，用来接收一第一差动输入电流I_D1，并根据第一控制讯号S_C1及第二控制讯号S_C2，输出一第一差动输入电压V_D1。第二输入讯号处理单元206耦接于控制单元202与第一均衡器212，用来接收一第二差动输入电流I_D2，并根据第一控制讯号S_C1及第二控制讯号S_C2，输出一第二差动输入电压V_D2。第三输入讯号处理单元208耦接于控制单元202与第二均衡器214，用来接收一第三差动输入电流I_D3，并根据第一控制讯号S_C1及第二控制讯号S_C2，输出一第三差动输入电压V_D3。第四输入讯号处理单元210耦接于控制单元202与第二均衡器214，用来接收一第四差动输入电流I_D4，并根据第一控制讯号S_C1及第二控制讯号S_C2，输出一第四差动输入电压V_D4。第一均衡器212耦接于第一输入讯号处理单元204与第二输入讯号处理单元206，用来根据第一控制讯号S_C1及第二控制讯号S_C2，接收第一差动输入电压V_D1与第二差动输入电压V_D2，以进行均衡处理。同样地，第二均衡器214耦接于第三输入讯号处理单元208与第四输入讯号处理单元210，用来根据第一控制讯号S_C1及第二控制讯号S_C2，接收第三差动输入电压V_D3与第四差动输入电压V_D4，以进行均衡处理。

请继续参考图2，第一均衡器212包含有一第一节点P₁、一第二节点P₂、一第三节点P₃、一第四节点P₄、一第一晶体管M₁、一第二晶体管M₂、一第一负载单元216、一第一零点产生电路、一第一电流源I_S1以及一第二电流源I_S2。其中，第一晶体管M₁、第二晶体管M₂、第三晶体管M₃及第四晶体管M₄为N型金属氧化半导体晶体管，如图2所示，第一晶体管M₁的栅极耦接于第一输入讯号处理单元204，其漏极耦接于第一节点P₁，以及其源极耦接于第三节点P₃。第二晶体管M₂的栅极耦接于第二输入讯号处理单元206，其漏极耦接于第二节点P₂，以及其源极耦接于第四节点P₄。此外，在本实施例中，负载单元216包含有一第一电阻R₁及一第二电阻R₂，第一电阻R₁耦接于一电压源V_DD与第一节点P1间，用作第一晶体管M₁的被动负载；以及一第二电阻R₂耦接于电压源V_DD与第二节点P2间，用作第二晶体管M₂的被动负载。第一零点产生电路包含有一第三电阻R₃及一第一电容C₁，且第三电阻R₃及第一电容C₁是以并联形式耦接于第三节点P₃及第四节点P₄间。第一电流源I_S1及第二电流源I_S2则分别耦接于第三节点P₃及该第四节点P₄与一地端GND间。

因此，当欲使用第一均衡器212来对其所对应的讯号来源(第一差动输入电流I_D1及第二差动输入电流I_D2)进行均衡处理时，可利用选择讯号S_SEL指示控制单元202传送出第一控制讯号S_C1及第二控制讯号S_C2。根据第一控制讯号S_C1及第二控制讯号S_C2，第一均衡器212便可接收讯号并进行均衡处理。进一步地，第二均衡器214包含有一第五节点P₅、一第六节点P₆、一第三晶体管M₃、一第四晶体管M₄。第三晶体管M₃的栅极耦接于第三输入讯号处理单元208，其漏极耦接于第一均衡器204的第一节点P₁，以及其源极耦接于的第五节点P₅。第四晶体管M₄的栅极耦接于第四输入讯号处理单元210，其漏极耦接于第一均衡器204的第二节点P₂，以及其源极耦接于第六节点P₆。第二均衡器214的第五节点P₅与第六节点P₆可分别耦接至第一均衡器212的第三节点P₃与第四节点P₄。换句话说，第二均衡器214的被动负载部分可以共享第一均衡器212的负载单元216，而零点产生电路部分可以共享第一均衡器212的第一零点产生电路218、第一电流源I_S1及第二电流源I_S2等组件。由于同一时间只有一个均衡器在进行均衡处理，因此可以确实实现共享组件。此外，较佳地，当第一控制讯号S_C1为低电平时，由第一均衡器212接收第一差动输入电压V_D1与第二差动输入电压V_D2，且当第一控制讯号S_C1为高电平时，由第二均衡器214接收第一差动输入电压V_D1与第二差动输入电压V_D2，以进行处理。

因此，在本实施例中，使用者可通过输入选择讯号S_SEL选择欲处理的来源讯号，控制单元202根据选择讯号S_SEL传送出第一控制讯号S_C1、第一控制讯号S_C1，以控制相对应的均衡器进行均衡处理。在此情况下，第一均衡器212与第二均衡器214可共享相同的电路组件。如此一来，可大幅节省电路面积，有效降低产品面积及生产成本。

值得注意的是，图2所示仅为本发明实施例示意图，本领域的技术人员可据以做不同的修饰。举例来说，请参考图3。图3为本发明实施例另一双输入均衡器30的示意图。由于图3的双输入均衡器30与图2的双输入均衡器20中具有相同名称的组件具有类似的运作方式与功能，因此为使说明书内容简洁起见，在此省略详细说明，所述组件的连结关系如图3所示，在此不再赘述。相较于图2中的双输入均衡器20，在图3中，第二均衡器214的第五节点P₅与第六节点P₆并无耦接至第一均衡器212的第三节点P₃与第四节点P₄。并且，第二均衡器214进一步包含有一第二零点产生电路220、一第三电流源I_S3及一第四电流源I_S4。其中，在本实例中，第二零点产生电路220包含有一第四电阻R₄及一第二电容C₂，且第四电阻R₄与第二电容C₂是以并联形式耦接于第五节点P₅及第六节点P₆间，第三电流源I_S3耦接于第五节点P₅及地端GND间，而第四电流源I_S4耦接于第六节点P₆及地端GND间。换句话说，双输入均衡器30的第二均衡器214于被动负载部分共享第一均衡器212的第一电阻R₁与第二电阻R₂，而零点产生电路部分则使用其对应的组件。

进一步说明第一输入讯号处理单元204、第二输入讯号处理单元206、第三输入讯号处理单元208及第四输入讯号处理单元210。请参考图4及图5，图4为图2中各输入讯号处理单元的示意图，图5为图3中各输入讯号处理单元的示意图。第一输入讯号处理单元204包含有一第一接收端RX、一第一转换单元402、一第一电平转换器404、一第一输入节点P_IN1、一第一交流耦合电容C_AI、一第一输出端X₁及一第一输入晶体管M_IN1。第一接收端RX用来接收第一差动输入电流I_D1。第一转换单元402耦接于控制单元202的第一端CX1及第一接收端RX，用来根据第一控制讯号S_C1，将第一差动输入电流I_D1转换成第一差动输入电压V_D1。第一转换单元402包含有一第一阻抗负载单元406及一第一阻抗开关408。第一阻抗开关408耦接于控制单元202的第一端CX1与第一阻抗负载单元406，用来于第一控制讯号S_C1为高态时，导通第一接收端CX1与第一阻抗负载单元406间的耦接状态，使得第一阻抗负载单元406将第一差动输入电流I_D1转换成第一差动输入电压V_D1；反之，于第一控制讯号S_C1为低态时，关闭第一接收端CX1与第一阻抗负载单元406间的耦接状态。此外，第一阻抗负载单元406与第一阻抗开关408的相对位置亦可互换以实现其电源转换的功能。第一电平转换器404耦接于第一接收端CX1、第一转换单元402与第一输入节点P_IN1间，用来调整第一转换单元402输出的第一差动输入电压V_D1的直流成分。第一电平转换器404包含有一第一N型金属氧化物半导体晶体管M_N1、一第一P型金属氧化物半导体晶体管M_P1及一第一电平电流源I_SF1。第一N型金属氧化物半导体晶体管M_N1的漏极耦接于电压源V_DD，其源极耦接于第一输入节点P_IN1以及其栅极耦接于第一接收端CX1及第一阻抗负载单元406。第一P型金属氧化物半导体晶体管M_P1的源极耦接于电压源V_DD，其漏极耦接于第一输入节点P_IN1，以及其栅极耦接于控制单元202的第二端。第一电平电流源I_SF1耦接于第一输入节点P_IN1与地端GND间。第一交流耦合电容C_A1耦接于第一输入节点P_IN1，用来将第一差动输入电压V_D1交流耦合至第一输出端X₁。第一输入晶体管M_IN1为N型金属氧化半导体晶体管，其漏极耦接于第一输出端X₁，其源极耦接于该地端以及其栅极耦接于控制单元202的第一端CX1，用来根据第一控制讯号S_C1，将漏极所接收的讯号导通至源极。

第二输入讯号处理单元206的架构同于第一输入讯号处理单元204，包含有一第二接收端RXB、一第二转换单元410、一第二电平转换器412、一第二输入节点P_IN2、一第二交流耦合电容C_A2、一第二输出端X₂及一第二输入晶体管M_IN2。第二转换单元410包含有一第二阻抗负载单元414及一第二阻抗开关416。第二电平转换器412包含有一第一N型金属氧化物半导体晶体管M_N1、一第一P型金属氧化物半导体晶体管M_P1及一第二电平电流源I_SF2。依此类推，第三输入讯号处理单元208及第四输入讯号处理单元210中亦具有相同的架构。亦即，第三输入讯号处理单元208包含有一第三接收端RX_A、一第三转换单元418、一第三电平转换器420、一第三输入节点P_IN3、一第三交流耦合电容C_A3、一第三输出端X₃及一第三输入晶体管M_IN3。第三转换单元418包含有一第三阻抗负载单元422及一第三阻抗开关424。第三电平转换器420包含有一第一N型金属氧化物半导体晶体管M_N1、一第一P型金属氧化物半导体晶体管M_P1及一第三电平电流源I_SF3。第四输入讯号处理单元210包含有一第四接收端RXB_A、一第四转换单元426、一第四电平转换器428、一第四输入节点P_IN4、一第四交流耦合电容C_A4、一第四输出端X₄及一第四输入晶体管M_IN4。第四转换单元426包含有一第四阻抗负载单元430及一第四阻抗开关432。第四电平转换器428包含有一第一N型金属氧化物半导体晶体管M_N1、一第一P型金属氧化物半导体晶体管M_P1及一第四电平电流源I_SF4。图4及图5中的第二输入讯号处理单元206、第三输入讯号处理单元208及第四输入讯号处理单元210与前述的第一输入讯号处理单元204具有相同的电路结构，因此相关功能与操作方式可参考前述说明，详细说明便在此省略，所述组件的连结关系如图4及图5所示，在此不再赘述。

进一步说明双输入均衡器20及30的详细运作方式，请继续参考图4及图5。一般来说，最小化传输差动讯号是采用电流传输模式。因此，第一接收端RX与第二接收端RXB、第三接收端RX_A与第四接收端RXB_A所接收到的视讯讯号，分别为互补的差动电流讯号。举例来说，第一差动输入电流I_D1与第二差动输入电流I_D2为一组来自一第一视讯来源的差动电流讯号，而第三差动输入电流I_D3与第四差动输入电流I_D4为一组来自一第二视讯来源的差动电流讯号。若设定选择讯号S_SEL为低态时(S_SEL＝0)表示选取第一视讯来源的差动电流讯号，则控制单元202会控制其对应的第一均衡器212，来对经由第一接收端RX与第二接收端RXB接收的第一差动输入电流I_D1与第二差动输入电流I_D2进行均衡处理。在此情况下，控制单元202输出低态的第一控制讯号S_C1(S_C1＝0)及高态的第二控制讯号S_C2(S_C2＝1)。此时，第一阻抗开关408及第二阻抗开关416会导通耦接状态，同时，第三阻抗开关424及第四阻抗开关434会关闭耦接状态。第一差动输入电流I_D1与第二差动输入电流I_D2分别经由第一阻抗负载单元406及第二阻抗负载单元414转换成第一差动输入电压V_D1与第二差动输入电压V_D2。第一差动输入电压V_D1与第二差动输入电压V_D2再经由第一电平转换器404及第二电平转换器412调整其直流成分后，通过第一交流耦合电容C_A1及第二交流耦合电容C_A2分别交流耦合至第一输出端X₁与第二输出端X₂，以提供第一均衡器212进行均衡处理。同时，第三输入节点P_IN3及第四输入节点P_IN4处的电压会升高，而第三输出端X₃及第四输出端X₄处的电压会降低，使得第三晶体管M₃及第四晶体管M₄关闭，因此，第三差动输入电压V_D3与第四差动输入电压V_D4会被完全地被隔开，而不至影响第一均衡器212的运作。同理，如前所述，可设定选择讯号S_SEL选取第二视讯来源的差动电流讯号，则控制单元202会控制其对应的第二均衡器214，来对经由第三接收端RX_A与第四接收端RXB_A接收的第三差动输入电流I_D3与第四差动输入电流I_D4进行均衡处理。换句话说，可轻易使用选择讯号S_SEL选取所欲处理的讯号，并且通过上述的设计，可隔开未被选取的讯号，而不致影响到电路的操作，以实现共享均衡器中的相关电路组件。

另一方面，请参考图6及图7，图6及图7为双输入均衡器20与双输入均衡器30的变化实施例示意图。由于每个讯号的直流偏移的情况不同，因此，本发明通过电平转换器来调整讯号的直流成分，以供均衡器处理。然而，电平转换器具有低通频率响应特性，高频讯号经过电平转换器后会被衰减。在此情况下，如图6及图7所示，双输入均衡器20与双输入均衡器30可省略图2及图3中的第一电平转换器404、第二电平转换器412、第三电平转换器420及第四电平转换器428，以免所传输讯号的高频部分被衰减而失真。在此情况下，可于均衡器输入部分重建讯号的直流成分提供均衡器处理即可补偿前述省略部分的原来运作功能。

值得注意的是，双输入均衡器20、30所示仅为本发明的实施例，本领域的技术人员可据以做不同的修饰。举例来说，在本实施例中，双输入均衡器20、30是用来接收两个不同来源的视讯讯号，但不限于此，凡是用于接收两个以上的讯号的模拟前端电路，皆可使用本发明的架构，来对接收讯号实现均衡处理。第一转换单元402、第二转换单元410、第三转换器418及第四转换单元416可以任何具有电流转电压的装置来实现。第一电平转换器404、第二电平转换器412、第三电平转换器420及第四电平转换器428在本实施例中是以一源极随耦器实现，但不限于此，凡是可实现电压电平转换的方法或装置皆适用。此外，负载单元216主要是提供晶体管M₁～M₄的负载部分，其可以主动或被动负载形式或是任何的组成形式或种类来实现。另一方面，在本实施例中，第一零点产生电路218是以一电阻与一电容并联形式耦接于第三节点P₃及第四节点P₄间，但不限于此，其可依均衡器设计的需求，以其它相对应的电路实现；同理，第二零点产生电路220亦同。此外，在本发明实施例中晶体管M₁～M₄不仅仅限于N型金属氧化半导体晶体管，事实上，在其它实施例中亦可用其它组件来实现(例如双极性结型晶体管)，而其效果与功能是一致的。

综上所述，通过本发明的设计，于双输入均衡器中可共享均衡器的电路组件，如此一来，将可精简电路架构并大幅节省电路面积，而有效降低产品体积及生产成本。

以上所述仅为本发明的较佳实施例，凡依本发明的权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (33)

1.一种双输入均衡器，包含有：

一控制单元，用来根据一选择讯号，产生一第一控制讯号及一第二控制讯号；

一第一输入讯号处理单元，耦接于该控制单元，用来接收一第一差动输入电流，并根据该第一控制讯号及该第二控制讯号，输出一第一差动输入电压；

一第二输入讯号处理单元，耦接于该控制单元，用来接收一第二差动输入电流，并根据该第一控制讯号及该第二控制讯号，输出一第二差动输入电压；

一第三输入讯号处理单元，耦接于该控制单元，用来接收一第三差动输入电流，并根据该第一控制讯号及该第二控制讯号，输出一第三差动输入电压；

一第四输入讯号处理单元，耦接于该控制单元，用来接收一第四差动输入电流，并根据该第一控制讯号及该第二控制讯号，输出一第四差动输入电压；

一第一均衡器，耦接于该第一输入讯号处理单元与该第二输入讯号处理单元，用来根据该第一控制讯号及该第二控制讯号，接收该第一差动输入电压与该第二差动输入电压，包含有：

一第一节点；

一第二节点；

一第三节点；

一第四节点；

一第一晶体管，包含有一第一端，耦接于该第一输入讯号处理单元，一第二端，耦接于该第一节点，以及一第三端，耦接于该第三节点；

一第二晶体管，包含有一第一端，耦接于该第二输入讯号处理单元，一第二端，耦接于该第二节点，一第三端，耦接于该第四节点；

一负载单元，耦接于一电压源、该第一节点及该第二节点间；

一第一零点产生电路，耦接于该第三节点及该第四节点间；

一第一电流源，耦接于该第三节点及一地端间；以及

一第二电流源，耦接于该第四节点及该地端间；以及

一第二均衡器，耦接于该第三输入讯号处理单元与该第四输入讯号处理单元，用来根据该第一控制讯号及该第二控制讯号，接收该第三差动输入电压与该第四差动输入电压，包含有：

一第五节点；

一第六节点；

一第三晶体管，包含有一第一端，耦接于该第三输入讯号处理单元，一第二端，耦接于该第一均衡器的该第一节点，一第三端，耦接于该第五节点；以及

一第四晶体管，包含有一第一端，耦接于该第四输入讯号处理单元，一第二端，耦接于该第一均衡器的该第二节点，一第三端，耦接于该第六节点；

其中当该第一控制讯号为低电平时，由该第一均衡器接收该第一差动输入电压与该第二差动输入电压，且当该第一控制讯号为高电平时，由该第二均衡器接收该第三差动输入电压与该第四差动输入电压。

2.如权利要求1所述的双输入均衡器，其中该第二均衡器的该第五节点与该第六节点分别耦接至该第一均衡器的该第三节点与该第四节点。

3.如权利要求1所述的双输入均衡器，其中该第二均衡器还包含有：

一第二零点产生电路，耦接于该第五节点及该第六节点间；

一第三电流源，耦接于该第五节点及该地端间；以及

一第四电流源，耦接于该第六节点及该地端间。

4.如权利要求1所述的双输入均衡器，其中该控制单元包含有一第一端及第二端，用来根据该选择讯号，分别于该第一端产生该第一控制讯号及于该第二端产生该第二控制讯号，且该第二控制讯号为该第一控制讯号的反相讯号。

5.如权利要求1所述的双输入均衡器，其中该第一晶体管是一N型金属氧化半导体晶体管，该第一晶体管的该第一端是一栅极，该第二端是一漏极，以及该第三端是一源极；该第二晶体管是一N型金属氧化半导体晶体管，该第二晶体管的该第一端是一栅极，该第二端是一漏极，以及该第三端是一源极；该第三晶体管是一N型金属氧化半导体晶体管，该第三晶体管的该第一端是一栅极，该第二端是一漏极，以及该第三端是一源极；以及该第四晶体管是一N型金属氧化半导体晶体管，该第四晶体管的该第一端是一栅极，该第二端是一漏极，以及该第三端是一源极。

6.如权利要求1所述的双输入均衡器，其中该第一晶体管与该第二晶体管以及该第三晶体管与该第四晶体管分别为一差动对。

7.如权利要求1所述的双输入均衡器，其中该第一输入讯号处理单元包含有：

一第一接收端，用来接收该第一差动输入电流；

一第一输入节点，耦接于该第一接收端；

一第一转换单元，耦接于该第一输入节点及该控制单元的该第一端，用来根据该第一控制讯号，将该第一差动输入电流转换成一第一差动输入电压；

一第一交流耦合电容，耦接于该第一输入节点；

一第一输出端，耦接于该第一交流耦合电容与该第一晶体管，用来输出该第一差动输入电压；以及

一第一输入晶体管，包含有一输入端，耦接于该第一输出端，一输出端，耦接于该地端以及一控制端，耦接于该控制单元的该第一端，用来根据该第一控制讯号，将该输入端所接收的讯号导通至该输出端。

8.如权利要求7所述的双输入均衡器，其中该第一转换单元包含有：

一第一阻抗负载单元，耦接于该电压源，用来将该第一差动输入电流转换成该第一差动输入电压；以及

一第一阻抗开关，耦接于该第一输入节点、该控制单元的该第一端与该第一阻抗负载单元，用来根据该第一控制讯号，选择导通或关闭该第一接收端与第一阻抗负载单元间的耦接状态。

9.如权利要求7所述的双输入均衡器，其中该第一输入晶体管是一N型金属氧化半导体晶体管，该第一输入晶体管的该输入端是一漏极，该输出端是一源极，以及该控制端是一栅极。

10.如权利要求7所述的双输入均衡器，其中该第一输入讯号处理单元还包含有一第一电平转换器，耦接于该第一接收端、该第一转换单元与该第一输入节点间，用来调整该第一差动输入电压的直流成分。

11.如权利要求10所述的双输入均衡器，其中该第一电平转换器包含有：

一第一N型金属氧化物半导体晶体管，包含有一输入端，耦接于该电压源，一输出端，耦接于该第一输入节点以及一控制端，耦接于该第一接收端及该第一转换单元；

一第一P型金属氧化物半导体晶体管，包含有一输入端，耦接于该电压源，一输出端耦接于该第一输入节点以及一控制端，耦接于该控制单元的第二端；

一第一电平电流源，耦接于该第一输入节点与该地端间。

12.如权利要求11所述的双输入均衡器，其中该第一N型金属氧化物半导体晶体管的该输入端是一漏极，该输出端是一源极，以及该控制端是一栅极；该第一P型金属氧化物半导体晶体管的该输入端是一源极，该输出端是一漏极，以及该控制端是一栅极。

13.如权利要求1所述的双输入均衡器，其中该第二输入讯号处理单元包含有：

一第二接收端，用来接收该第二差动输入电流；

一第二输入节点，耦接于该第二接收端；

一第二转换单元，耦接于该第二输入节点及该控制单元的该第一端，用来根据该第一控制讯号，将该第二差动输入电流转换成一第二差动输入电压；

一第二交流耦合电容，耦接于该第二输入节点；

一第二输出端，耦接于该第二交流耦合电容与该第二晶体管，用来输出该第二差动输入电压；以及

一第二输入晶体管，包含有一输入端，耦接于该第二输出端，一输出端，耦接于该地端以及一控制端，耦接于该控制单元的该第一端，用来根据该第一控制讯号，将该输入端所接收的讯号导通至该输出端。

14.如权利要求13所述的双输入均衡器，其中该第二转换单元包含有：

一第二阻抗负载单元，耦接于该电压源，用来将该第二差动输入电流转换成该第二差动输入电压；以及

一第二阻抗开关，耦接于该第二输入节点、该控制单元的该第一端与该第二阻抗负载单元，用来根据该第一控制讯号，选择导通或关闭该第二接收端与第二阻抗负载单元间的耦接状态。

15.如权利要求13所述的双输入均衡器，其中该第二输入晶体管是一N型金属氧化半导体晶体管，该第二输入晶体管的该输入端是一漏极，该输出端是一源极，以及该控制端是一栅极。

16.如权利要求13所述的双输入均衡器，其中该第二输入讯号处理单元还包含有一第二电平转换器，耦接于该第二接收端、该第二转换单元与该第二输入节点间，用来调整该第二差动输入电压的直流成分。

17.如权利要求16所述的双输入均衡器，其中该第二电平转换器包含有：

一第一N型金属氧化物半导体晶体管，包含有一输入端，耦接于该电压源，一输出端，耦接于该第二输入节点以及一控制端，耦接于该第二接收端及该第二转换单元；

一第一P型金属氧化物半导体晶体管，包含有一输入端，耦接于该电压源，一输出端耦接于该第二输入节点以及一控制端，耦接于该控制单元的第二端；

一第二电平电流源，耦接于该第二输入节点与该地端间。

18.如权利要求17所述的双输入均衡器，其中该第一N型金属氧化物半导体晶体管的该输入端是一漏极，该输出端是一源极，以及该控制端是一栅极；该第一P型金属氧化物半导体晶体管的该输入端是一源极，该输出端是一漏极，以及该控制端是一栅极。

19.如权利要求1所述的双输入均衡器，其中该第三输入讯号处理单元包含有：

一第三接收端，用来接收该第三差动输入电流；

一第三输入节点，耦接于该第三接收端；

一第三转换单元，耦接于该第三输入节点及该控制单元的该第一端，用来根据该第一控制讯号，将该第三差动输入电流转换成一第三差动输入电压；

一第三交流耦合电容，耦接于该第三输入节点；

一第三输出端，耦接于该第三交流耦合电容与该第三晶体管，用来输出该第三差动输入电压；以及

一第三输入晶体管，包含有一输入端，耦接于该第三输出端，一输出端，耦接于该地端以及一控制端，耦接于该控制单元的该第一端，用来根据该第一控制讯号，将该输入端所接收的讯号导通至该输出端。

20.如权利要求19所述的双输入均衡器，其中该第三转换单元包含有：

一第三阻抗负载单元，耦接于该电压源，用来将该第三差动输入电流转换成该第三差动输入电压；以及

一第三阻抗开关，耦接于该第三输入节点、该控制单元的该第一端与该第三阻抗负载单元，用来根据该第一控制讯号，选择导通或关闭该第三接收端与第三阻抗负载单元间的耦接状态。

21.如权利要求19所述的双输入均衡器，其中该第三输入晶体管是一N型金属氧化半导体晶体管，该第三输入晶体管的该输入端是一漏极，该输出端是一源极，以及该控制端是一栅极。

22.如权利要求19所述的双输入均衡器，其中该第三输入讯号处理单元还包含有一第三电平转换器，耦接于该第三接收端、该第三转换单元与该第三输入节点间，用来调整该第三差动输入电压的直流成分。

23.如权利要求22所述的双输入均衡器，其中该第三电平转换器包含有：

一第一N型金属氧化物半导体晶体管，包含有一输入端，耦接于该电压源，一输出端，耦接于该第三输入节点以及一控制端，耦接于该第三接收端及该第三转换单元；

一第一P型金属氧化物半导体晶体管，包含有一输入端，耦接于该电压源，一输出端耦接于该第三输入节点以及一控制端，耦接于该控制单元的第二端；

一第三电平电流源，耦接于该第三输入节点与该地端间。

24.如权利要求23所述的双输入均衡器，其中该第一N型金属氧化物半导体晶体管的该输入端是一漏极，该输出端是一源极，以及该控制端是一栅极；该第一P型金属氧化物半导体晶体管的该输入端是是一源极，该输出端是一漏极，以及该控制端是一栅极。

25.如权利要求1所述的双输入均衡器，其中该第四输入讯号处理单元包含有：

一第四接收端，用来接收该第四差动输入电流；

一第四输入节点，耦接于该第四接收端；

一第四转换单元，耦接于该第四输入节点及该控制单元的该第一端，用来根据该第一控制讯号，将该第四差动输入电流转换成一第四差动输入电压；

一第四交流耦合电容，耦接于该第四输入节点；

一第四输出端，耦接于该第四交流耦合电容与该第四晶体管，用来输出该第四差动输入电压；以及

一第四输入晶体管，包含有一输入端，耦接于该第四输出端，一输出端，耦接于该地端以及一控制端，耦接于该控制单元的该第一端，用来根据该第一控制讯号，将该输入端所接收的讯号导通至该输出端。

26.如权利要求25所述的双输入均衡器，其中该第四转换单元包含有：

一第四阻抗负载单元，耦接于该电压源，用来将该第四差动输入电流转换成该第四差动输入电压；以及

一第四阻抗开关，耦接于该第四输入节点、该控制单元的该第一端与该第四阻抗负载单元，用来根据该第一控制讯号，选择导通或关闭该第四接收端与第四阻抗负载单元间的耦接状态。

27.如权利要求25所述的双输入均衡器，其中该第四输入晶体管是一N型金属氧化半导体晶体管，该第四输入晶体管的该输入端是一漏极，该输出端是一源极，以及该控制端是一栅极。

28.如权利要求25所述的双输入均衡器，其中该第四输入讯号处理单元还包含有一第四电平转换器，耦接于该第四接收端、该第四转换单元与该第四输入节点间，用来调整该第四差动输入电压的直流成分。

29.如权利要求28所述的双输入均衡器，其中该第四电平转换器包含有：

一第一N型金属氧化物半导体晶体管，包含有一输入端，耦接于该电压源，一输出端，耦接于该第四输入节点以及一控制端，耦接于该第四接收端及该第四转换单元；

一第一P型金属氧化物半导体晶体管，包含有一输入端，耦接于该电压源，一输出端耦接于该第四输入节点以及一控制端，耦接于该控制单元的第二端；

一第四电平电流源，耦接于该第四输入节点与该地端间。

30.如权利要求29所述的双输入均衡器，其中该第一N型金属氧化物半导体晶体管的该输入端是一漏极，该输出端是一源极，以及该控制端是一栅极；该第一P型金属氧化物半导体晶体管的该输入端是一源极，该输出端是一漏极，以及该控制端是一栅极。

31.如权利要求1所述的双输入均衡器，其中该负载单元包含有：

一第一电阻，耦接于该电压源及该第一节点间；以及

一第二电阻，耦接于该电压源及该第二节点间。

32.如权利要求1所述的双输入均衡器，其中该第一零点产生电路包含有：

一第三电阻，耦接于该第三节点及该第四节点间；以及

一第一电容，耦接于该第三节点及该第四节点间。

33.如权利要求3所述的双输入均衡器，其中该第二零点产生电路包含有：

一第四电阻，耦接于该第五节点及该第六节点间；以及

一第二电容，耦接于该第五节点及该第六节点间。

Images