CN101989569A - 铜互连方法 - Google Patents

铜互连方法 Download PDF

Info

Publication number
CN101989569A
CN101989569A CN2009100559382A CN200910055938A CN101989569A CN 101989569 A CN101989569 A CN 101989569A CN 2009100559382 A CN2009100559382 A CN 2009100559382A CN 200910055938 A CN200910055938 A CN 200910055938A CN 101989569 A CN101989569 A CN 101989569A
Authority
CN
China
Prior art keywords
wafer
copper
layer
hole
copper interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009100559382A
Other languages
English (en)
Other versions
CN101989569B (zh
Inventor
刘盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 200910055938 priority Critical patent/CN101989569B/zh
Publication of CN101989569A publication Critical patent/CN101989569A/zh
Application granted granted Critical
Publication of CN101989569B publication Critical patent/CN101989569B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明公开了一种铜互连方法，采用蚀刻工艺在介质层上形成通孔，并在通孔中沉积扩散阻挡层和铜籽晶层后，该方法包括：将晶圆从反应室中取出，在晶圆进入电镀槽之前，晶圆正面朝下并发生旋转；采用电化学镀ECP生长铜互连层；采用化学机械研磨CMP将铜互连层抛光至介质层表面，形成铜导线。采用该方法能够在铜互连的过程中避免铜导线出现空洞，并避免对铜导线造成侵蚀。

Description

铜互连方法
技术领域
本发明涉及半导体制造领域，特别涉及一种铜互连方法。
背景技术
随着电子设备的广泛应用，半导体的制造工艺得到了飞速的发展，在半导体的制造流程中，涉及铜互连工艺。图1～图6为现有技术中铜互连方法的过程剖面结构图，该方法包括以下步骤：
步骤一，参见图1，提供一晶圆，并在晶圆的硅衬底101上沉积介质层102。
步骤二，参见图2，采用蚀刻工艺在介质层102上形成通孔103。
该通孔103用于在后续工艺流程中容纳形成的铜导线。
步骤三，参见图3，采用物理气相沉积(PVD)沉积扩散阻挡层104。
在实际应用中，扩散阻挡层为上下层叠的氮化钽(TaN)层和钽(Ta)层，或上下层叠的氮化钛(TiN)层和钛(Ti)层。
步骤四，参见图4，采用PVD沉积铜籽晶层105。
步骤五，参见图5，采用电化学镀(ECP)生长铜互连层106。
在本步骤中，ECP的具体方法为：采用PVD沉积铜籽晶层105后，利用一个机械臂将晶圆从密闭的反应室中取出，然后机械臂将晶圆移动到电镀槽的上方，在电镀槽的上方还有一个用于吸附晶圆的电镀环，也就是说，此时机械臂将晶圆移动到电镀环上方，电镀环将晶圆吸附在其上后，电镀环在电机的驱动下将晶圆浸没在电镀槽中的电镀液中，同时，电镀环在电机的驱动下发生旋转，从而带动浸没在电镀液中的晶圆也发生旋转，这样就完成了ECP的过程，需要说明的是，在整个ECP的过程中，晶圆的正面朝下，反面朝上。
步骤六，参见图6，采用化学机械研磨(CMP)将铜互连层抛光至介质层102表面，形成铜导线107。
然而，在上述步骤四中，沉积铜籽晶层是在密闭的反应室中进行的，当步骤四结束后，沉积有铜籽晶层的晶圆被从反应室中取出，并准备进入步骤五中的ECP流程，当沉积有铜籽晶层的晶圆被从反应室中取出后，若空气中的可挥发性有机物(VOC)或污染物颗粒浓度很高，则VOC或污染物颗粒会迅速地附着在铜籽晶层的表面，当进入步骤五中的ECP流程后，电镀液无法填充VOC或污染物颗粒所占据的空间，这样就会导致最终形成的铜导线中出现空洞，甚至VOC或污染物颗粒还会对最终形成的铜导线造成侵蚀。
可见，现有技术中铜互连的方法会使铜导线出现空洞，甚至对铜导线造成侵蚀。
发明内容
有鉴于此，本发明的目的在于提供一种铜互连的方法，能够在铜互连的过程中避免铜导线出现空洞，并避免对铜导线造成侵蚀。
为达到上述目的，本发明的技术方案具体是这样实现的：
一种铜互连方法，采用蚀刻工艺在介质层上形成通孔，并在通孔中沉积扩散阻挡层和铜籽晶层后，该方法包括：
将晶圆从反应室中取出，在晶圆进入电镀槽之前，晶圆正面朝下并发生旋转；
采用电化学镀ECP生长铜互连层；
采用化学机械研磨CMP将铜互连层抛光至介质层表面，形成铜导线。
所述旋转速度为800-1300转/分钟。
所述旋转时间为10-30秒。
所述晶圆发生旋转的方法为：采用机械臂将晶圆移动到电镀环上方，电镀环将晶圆吸附在其上后，电镀环在电机的驱动下在空中旋转，并带动晶圆在空中旋转。
可见，在本发明所提供的铜互连方法中，当沉积铜籽晶层后，将晶圆从反应室中取出，在晶圆进入电镀槽之前，晶圆正面朝下并发生旋转，可将VOC或颗粒污染物从铜籽晶层的表面去除掉，这样，当采用ECP生长铜互连层时，沉积有铜籽晶层的通孔可完全被电镀液填充，避免了最终形成的铜导线中出现空洞，同时也避免了VOC或污染颗粒物对铜导线的侵蚀。
附图说明
图1～图6为现有技术中铜互连方法的过程剖面结构图。
图7-图13为本发明所提供的铜互连方法的过程剖面结构图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
图7-图13为本发明所提供的铜互连方法的过程剖面结构图，该方法包括以下步骤：
步骤一，参见图7，提供一晶圆，并在晶圆的硅衬底101上沉积介质层102。
步骤二，参见图8，采用蚀刻工艺在介质层102上形成通孔103。
步骤三，参见图9，采用PVD沉积扩散阻挡层104。
步骤四，参见图10，采用PVD沉积铜籽晶层105。
上述步骤一至四为现有技术的内容，在此不予赘述。
步骤五，参见图11，将晶圆从反应室中取出，在晶圆进入电镀槽之前，晶圆正面朝下并发生旋转。
步骤一至四均发生在反应室中，当步骤四结束后，使用一个机械臂将晶圆从反应室取出，机械臂将晶圆移动到电镀环上方，电镀环将晶圆吸附在其上后，并不立即将晶圆浸没在电镀槽的电镀液中，而是在电机的驱动下在空中发生高速旋转，从而带动晶圆在空中发生高速旋转。
在实际应用中，为了使铜籽晶层表面的VOC或污染物颗粒能够在旋转的过程中脱离铜籽晶层表面，必须使晶圆发生高速旋转，在本发明中，晶圆的旋转速度为800-1300转/分钟，同时，旋转时间为10-30秒。
步骤六，参见图12，采用ECP生长铜互连层106。
步骤七，参见图13，采用CMP将铜互连层106抛光至介质层102表面，形成铜导线107。
上述步骤六、七为现有技术的内容，在此不予赘述。
可见，本发明与现有技术的主要区别在于：在现有技术中，当沉积铜籽晶层后，晶圆被机械臂从反应腔中取出，并被吸附在电镀槽上方的电镀环上，电镀环在电机的驱动下将晶圆浸没在电镀液中，并同时使晶圆在电镀液中发生旋转，而在本发明中，晶圆被吸附在电镀槽上方的电镀环后，并不立即浸没在电镀液中，而是在电镀环的带动下在空中高度旋转，由于离心力和重力的作用，铜籽晶层表面的VOC或污染物颗粒就可从铜籽晶层表面脱落，然后再在电镀环的带动下将晶圆浸没在电镀液中，并同时使晶圆在电镀液中发生旋转，完成ECP的过程。
至此，本流程结束，可进入后续的工艺流程。
在本发明所提供的铜互连方法中，当沉积铜籽晶层后，将晶圆从反应室中取出，在晶圆进入电镀槽之前，晶圆正面朝下并发生旋转，可将VOC或颗粒污染物从铜籽晶层的表面去除掉，然后采用ECP生长铜互连层，并采用CMP将铜互连层抛光至介质层的表面，形成铜导线，由此可见，当采用ECP生长铜互连层时，电镀液可完全填充沉积有铜籽晶层的通孔，避免了最终形成的铜导线中出现空洞，同时也避免了VOC或污染颗粒物对铜导线的侵蚀。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换以及改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种铜互连方法，采用蚀刻工艺在介质层上形成通孔，并在通孔中沉积扩散阻挡层和铜籽晶层后，该方法包括：
将晶圆从反应室中取出，在晶圆进入电镀槽之前，晶圆正面朝下并发生旋转；
采用电化学镀ECP生长铜互连层；
采用化学机械研磨CMP将铜互连层抛光至介质层表面，形成铜导线。
2.根据权利要求1所述的方法，其特征在于，所述旋转速度为800-1300转/分钟。
3.根据权利要求1所述的方法，其特征在于，所述旋转时间为10-30秒。
4.根据权利要求1所述的方法，其特征在于，所述晶圆发生旋转的方法为：采用机械臂将晶圆移动到电镀环上方，电镀环将晶圆吸附在其上后，电镀环在电机的驱动下在空中旋转，并带动晶圆在空中旋转。
CN 200910055938 2009-08-05 2009-08-05 铜互连方法 Active CN101989569B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910055938 CN101989569B (zh) 2009-08-05 2009-08-05 铜互连方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910055938 CN101989569B (zh) 2009-08-05 2009-08-05 铜互连方法

Publications (2)

Publication Number Publication Date
CN101989569A true CN101989569A (zh) 2011-03-23
CN101989569B CN101989569B (zh) 2013-01-23

Family

ID=43746033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910055938 Active CN101989569B (zh) 2009-08-05 2009-08-05 铜互连方法

Country Status (1)

Country Link
CN (1) CN101989569B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199083A (zh) * 2013-04-09 2013-07-10 上海华力微电子有限公司 复合铜扩散阻挡层及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100409416C (zh) * 2005-12-06 2008-08-06 上海华虹Nec电子有限公司 消除金属连线上铜颗粒的方法
CN101419903B (zh) * 2007-10-24 2010-06-23 联华电子股份有限公司 移除晶片上的颗粒的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199083A (zh) * 2013-04-09 2013-07-10 上海华力微电子有限公司 复合铜扩散阻挡层及其制备方法

Also Published As

Publication number Publication date
CN101989569B (zh) 2013-01-23

Similar Documents

Publication Publication Date Title
TWI326479B (en) Selective capping of copper wiring
EP1948850B1 (en) Method of forming a multilayer structure
TWI522499B (zh) A method of modifying the reduced graphene layer on the surface of the substrate
US20020020627A1 (en) Plating apparatus and plating method for substrate
CN1909206A (zh) 半导体元件中内连线结构的制造方法
CN1853262A (zh) 制造导电部件、通道和包括穿过晶片的导电通道的半导体部件方法和集成方案
CN1516895A (zh) 用于铜互连的阻挡层增强工艺
FR2930785A1 (fr) Composition d'electrodeposition et procede de revetement d'un substrat semi-conducteur utilisant ladite composition
EP2528089B1 (en) Method for forming a vertical electrical connection in a layered semiconductor structure
CN1732561A (zh) 把金属和超低k值电介质集成
US20130168255A1 (en) Copper-electroplating composition and process for filling a cavity in a semiconductor substrate using this composition
CN103219278A (zh) 硅圆片通孔金属填充工艺
CN101989569B (zh) 铜互连方法
CN107078040A (zh) 阻挡层的去除方法和半导体结构的形成方法
US7128821B2 (en) Electropolishing method for removing particles from wafer surface
US10957628B2 (en) Bottom up electroplating with release layer
CN101944501A (zh) 铜互连方法
FR3009128A1 (fr) Procede de realisation d'un plot conducteur sur un element conducteur
CN1190521C (zh) 铜电镀溶液及铜电镀方法
CA2856015C (fr) Machine adaptee pour metalliser une cavite d'un substrat semi-conducteur ou conducteur telle qu'une structure du type via traversant
FR2961220A1 (fr) Composition d'electrodeposition de cuivre et procede de remplissage d'une cavite d'un substrat semi-conducteur utilisant cette composition
WO2010133550A1 (en) Method for coating a semiconductor substrate by electrodeposition
CN1220258C (zh) 布线结构的形成方法
Yang et al. Selective Cu electrodeposition for Through Glass Via (TGV)
CN102938393A (zh) 铜金属覆盖层的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121116

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121116

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant