CN101981852B - 使用多个译码器、控制器和任务指令进行高效并行的子信息包译码 - Google Patents

Abstract

无线通信设备内接收机内的一种可配置译码器包括众多译码器。在一种模式下，使用多个译码器来译码一个信息包的不同子信息包。当一个译码器对所述信息包中分配给它的最后子信息包完成译码时，那么该译码器生成信息包完成指示。控制电路接收信息包完成指示，当所有译码器都生成信息包完成指示时，所述控制电路启动一个动作。举一个例子，该动作是使处理器中断。处理器通过从所述控制电路读取状态信息来进行响应，从而将中断复位。信息包结束标记可用于生成信息包完成指示和生成EOP中断。同样，组结束标记可用于生成组完成指示和生成EOG中断。可以配置译码器模块，以便使用一个或多个译码器来处理一个信息包的子信息包。

Description

使用多个译码器、控制器和任务指令进行高效并行的子信息包译码

相关申请的交叉引用

本申请依据35U.S.C.§119要求享受2008年4月1日提交的、申请号为61/041,558的临时申请的优先权，故所述临时申请以引用方式并入本申请。

技术领域

本发明涉及通信系统中的译码。

背景技术

图1(现有技术)是用于传输信息包的一种常规类型的无线通信系统图。数据的信息包1可以从第一无线通信设备2传输到第二无线通信设备3。通信设备3包括天线4、RF收发机集成电路5、数字基带集成电路6。数字基带集成电路6包括多个部件，其包括模数转换器(ADC)7、接收路径8、数模转换器(DAC)9、发射路径10、中断控制器装置11和处理器12。在天线4上接收输入信息包1，并将其通过RF收发机5和ADC 7传送到接收路径8。在接收路径8中，这些信息包通过多个处理模块，后者包括快速傅里叶变换(FFT)处理模块13、解调器模块14和译码器模块15。通常，这些信息包不是作为完整信息包来传输的，相反，信息包的有效载荷分成多个部分。每一个部分可以称作为一个“子信息包”。每一个“子信息包”可以具有其自己的循环冗余校验(CRC)值，后者可用于判断是否正确地接收了子信息包的数据有效载荷。可以将所有子信息包的数据有效载荷组合起来，组合后的有效载荷可以使用另一个CRC值进行校验。在图1的示例中，CRC值的校验发生在译码器模块15中。

图2(现有技术)描绘了在图1的译码器模块15中处理一组这种子信息包SP1-SP5的时间轴。如图所示，每一个子信息包具有其自己的CRC值。如果正确地接收了所有子信息包(如使用CRC值的译码器模块15所确定的那样)，并且如果确定全部信息包数据有效载荷都已由译码器模块15正确地接收，那么译码器模块15中断处理器12。这种中断例如可以通过信号导线16传输到中断控制器11，后者以常规方式中断处理器12。一旦处理器12被中断，处理器12就按适当方式处理所接收的数据信息包。通常，人们不期望频繁地中断处理器，这是因为，中断处理器减慢了处理器执行其它任务的速度。因此，即使接收到一系列子信息包SP1-SP5，图2也仅示出生成的一个中断。该中断由垂直箭头17来表示。随着时间的变化，在无线通信系统中需要更高的数据吞吐量速率。支持这种更高的数据吞吐量速率加重了诸如设备2和3之类的无线通信设备的电路各个部分的处理能力的负担。因此，人们期望对此有解决方案。

发明内容

接收机中的(例如，无线通信设备的接收机中的)一种可配置译码器模块包括多个译码器。这些译码器例如可以是turbo译码器。在一种配置模式下，这些译码器用于对第一信息包的不同子信息包进行译码。当其中一个译码器对第一信息包中分配给它的最后一个子信息包完成译码时，那么该译码器就生成信息包完成指示，并在不用停止的情况下继续对后续信息包的其它子信息包进行译码。所述多个译码器以这种方式进行协作，从而，对第一信息包的不同子信息包进行译码而不用停止任何译码器。控制电路从工作在第一信息包上的不同译码器接收信息包完成指示，并仅在所有译码器都生成信息包完成指示之后，该控制电路才启动一个动作。举一个例子，该动作是产生(assert)提供给处理器的中断信号。处理器通过从控制电路读取状态信息(例如，针对第一信息包的每一个子信息包的循环冗余校验(CRC)通过/失败信息)来进行响应。此读取过程将中断信号复位为其非产生状态(unasserted state)，使得控制电路可以生成另一个中断信号以便向处理器提醒另一种状况。

在译码器模块内，各译码器可以使用任务指令的不同字段中的源信息，对存储在LLR缓冲器中特定源位置的信息子信息包进行译码。任务指令还可以指定译码操作结果要写入的译码输出缓冲器中的目的位置。任务指令还可以包括信息包结束(EOP)标记，后者指示相关的子信息包是否是所述信息包的最后一个子信息包(由指定的译码器进行译码的特定信息包的最后一个子信息包)。任务指令还可以包括组结束(EOG)标记，后者指示相关的子信息包是否是所述组的最后一个子信息包(由指定的译码器进行译码的一组信息包中的最后一个子信息包)。一般情况下，译码器将执行一系列这种任务指令，使得按照这些任务指令的指示由译码器对相应的子信息包序列进行译码。这些译码器使用EOP和/或EOG标记来向控制电路提供信息包完成指示和/或组完成指示。控制电路则使用EOP和/或EOG指示来生成中断信号和采取如译码器模块的配置模式所确定的其它操作。通过使用任务指令，可以由处理器来配置译码器模块，从而使得译码器模块使用单一译码器或使用多个译码器来处理一个信息包的子信息包。举一个例子，可以配置译码器，以便在对每一个子信息包译码结束时生成中断信号和/或在对一个特定信息包译码结束时生成中断信号和/或在对全部一组信息包译码结束时生成中断信号。

上述内容是本申请的概括部分，因此其在必要时会有所简化、概括和省略细节；因此，本领域的普通技术人员应当理解的是，该概括部分仅是说明性的，而不是旨在以任何方式进行限制。本申请所述设备和/或处理过程的其它方面、独创性特征和优点仅由权利要求来界定，其将在本申请所描述的非限制性说明书中变得显而易见。

附图说明

图1(现有技术)是描绘在无线通信设备的接收机中执行译码操作的简化框图。

图2(现有技术)是描绘由图1的接收机进行译码的子信息包序列的图。

图3是根据一个新方面的移动通信设备的非常简化的高层框图。

图4是图3的移动通信设备的RF收发机集成电路102的更详细框图。

图5是图3的移动通信设备的数字基带集成电路103的更详细图。

图6是图5的解映射/解交织/译码(DDE)无线通信系统调制解调器子电路(WCSMSC)125的更详细图。

图7是图6的DDE WCSMSC 125的译码器模块202的更详细图。

图8是DDE执行任务指令的图。

图9是示出图8的DDE执行任务指令中的字段如何标识图6的LLR缓冲器129中的子信息包位置的图。

图10是描绘一组信息包的图。该组中的每一个信息包都包括多个子信息包。

图11是描绘第一场景的图，在该场景中，在第一译码器(译码器#1)对图10的组中分配给其的子信息包完成译码之前，第二译码器(译码器#2)对该组中分配给其的子信息包完成译码。

图12是描绘第二场景的图，在该场景中，在第二译码器(译码器#2)对图10的组中分配给其的子信息包完成译码之前，第一译码器(译码器#1)对该组中分配给其的子信息包完成译码。

图13是描绘以下场景的图，即：如何在任务指令中使用新EOP和EOG标记来生成针对图5的处理电路的信息包结束中断信号，而不用停止两个协同操作译码器中的任意一个，不用在第一信息包结束时生成两个EOP中断以及不用在该组信息包结束时生成两个EOG中断。在组结束时，生成单一EOG中断，但是停止第一译码器，其中第一译码器完成对该组中分配给其的子信息包的处理。

图14是描绘如何使用新EOP和EOG标记以及任务指令来在第二场景中生成期望的EOP和EOG中断的图，其中在第二场景中，第一译码器(译码器#1)首先完成操作。

图15是根据一个新方面的一种方法的简化流程图。

具体实施方式

图3是一个示例性无线通信设备100的简化高层框图。无线通信设备100(除了没有描绘的部件以外)包括：天线101、射频(RF)集成电路102和数字基带集成电路103。

图4是图3的天线101和RF收发机集成电路102的更详细框图。RF收发机集成电路102包括接收链104和发射链105。在天线101上接收输入的传输106，并通过双工器107和匹配网络108将其传送到接收链104。经过在接收链104中进行下变频之后，所接收的信号传送到数字基带集成电路103中的模数变换器(ADC)109，以用于进一步处理。如果无线通信设备100要进行发射，那么通过数字基带集成电路103中的数模转换器(DAC)110将数字信息转换成模拟形式。随后，通过RF收发机集成电路102中的发射链105将获得的模拟信号进行上变频，并通过功率放大器PA 111将获得的RF信号进行放大。放大后的信号通过双工器107并传到天线101以用作输出传输112进行发射。

图5是图3的数字基带集成电路103的更详细框图。数字基带集成电路103(除了没有描绘的部件以外)包括：ADC 109、接收通道113、发射通道114、DAC 110、处理电路115、一定量的存储器116、一定量的高速存储器117、数据移动引擎118、第一总线119、第二总线120和挂钟(wallclock)定时器121。接收通道113包括一组处理模块122-125，这里称作为无线通信系统调制解调器子电路(WCSMSC)。以链条的形式组织这些WCSMSC以便处理输入数据流。这些WCSMSC包括前端WCSMSC 122、快速傅里叶变换(FFT)WCSMSC 123、解调WCSMSC 124和解映射/解交织/译码(DDE)WCSMSC 125。DDE WCSMSC 125则包括解映射器部件、LLR缓冲器129和如下进一步详细说明的译码器模块。缓冲器126-130将通过接收通道113的各个WCSMSC的数据流进行缓存。接收通道数据的通常路径是从图5的左边到右边，通过电路109、122、126、123、127、124、128、125、130直到第二总线120。同样，发射通道114包括相应的一组WCSMSC 131-134以及缓冲器135-138。发射通道数据的通常路径是从图5的右边到左边，即从第二总线120到135、131、136、132、137、133、138、134以及110。

处理电路115可以包括多个处理器。处理电路115执行存储在存储器116中的处理器可执行指令的程序139。高速存储器117、第一总线119和处理电路115共同构成紧密耦合存储器(TCM)系统。处理电路115可以通过第一总线119从高速存储器117读取数据和向高速存储器117写入数据。

在该示例中，处理电路115使用所谓的“任务列表”来控制接收通道和发射通道的各个子电路122-125和131-134。任务列表包括一条或多条任务指令。在该示例中，示出了在存储器117中存储的四个任务列表TL1、TL2、TL3和TL4。任务列表TL1包含用于发射通道114的任务指令。任务列表TL2包含用于FFT WCSMSC 123的任务指令。任务列表TL3包含用于解调WCSMSC 124的任务指令。任务列表TL4包含用于DDE WCSMSC125的任务指令。每一个任务列表包含用于由相关子电路执行的一系列任务指令。而子电路包括与第二总线120以及多个专用功能电路相耦合的任务管理器电路，其中多个专用功能电路用于执行该电路的数据处理操作。任务管理器从其相关的任务列表读取任务指令，并解释任务指令的操作码和各个字段，随后控制专用功能电路的相关硬件，以便执行任务指令所指示的操作。通过将适当的任务指令置入用于特定子电路的任务列表，处理电路115可以使得特定子电路的专用功能电路执行由该处理电路所指定的特定操作。处理电路115可以经由第一总线119按照期望，将任务指令写入这些任务列表，修改这些任务列表，删除任务列表或者维持任务列表。以循环缓存的方式将每一个任务列表保存在存储器117中。在图5中用于DDEWCSMSC 125的任务管理器由标记140进行标识。由任务管理器140控制的相关专用功能电路包括解映射器模块和译码器模块。

图6是图4的DDE WCSMSC 125的更详细框图。DDE WCSMSC 125的解映射器模块实际上包括两个解映射电路200和201。DDE WCSMSC 125的译码器模块202包括两个维特比(Viterbi)译码器203和204、两个turbo译码器205和206、一个可配置的流控电路207和存储器接口电路208。除映射和译码器模块之外，DDE WCSMSC 125还包括推进引擎209、用于与第二总线120交互的总线接口210、一组配置、状态和指针寄存器211以及存储器接口212。将图5的任务管理器140分布到任务管理器模块213和214以及寄存器211中。全部任务管理器功能是接收任务指令。这些任务指令中的一些包括用于控制解映射电路200的字段，这些字段由任务管理器部件213进行解释和使用，而其它字段则用于控制解映射电路201，并且这些字段由任务管理器部件214进行解释和使用。通常，图5的处理电路115将任务指令写到用于DDE WCSMSC 125的任务列表TL4上，随后通过第二总线120和AHB总线接口210执行到寄存器模块211的单一写，以便更新存储在模块211中的WR_PTR指针值。任务管理器部件213和214检测到：模块211的寄存器中的WR_PTR指针值在执行完最后的任务指令之后，现在指向存储器117中TL4循环缓冲器中的位置(参见图5)。任务管理器部件通过第二总线120读取TL4的下一条任务指令，随后解释和执行该任务指令。DDE WCSMSC 125的任务管理器部件将EXEC_PTR指针保存在寄存器模块211的另一个寄存器中。EXEC_PTR指针的值指示任务列表TL4中已经执行的最后任务指令。

图6的解映射部件200是用于控制信息包的相对低吞吐量的解映射电路，而解映射部件201是用于数据信息包的相对高吞吐量的解映射电路。解映射部件200包括下列功能模块：解除覆盖(unpaint)模块215、对数似然比(LLR)生成器模块216、解扰器模块217和解交织器模块218。解映射部件200经由导线219与LLR缓冲器129进行交互，其中导线219提供读取和写入LLR缓冲器的两个并行的读/写通道。较高吞吐量解映射部件201包括下列功能模块：解除覆盖(unpaint)模块220、LLR生成器模块221、解扰器模块222和解交织器模块223。解映射部件201经由导线244与LLR缓冲器129进行交互，其中导线244提供读取和写入LLR缓冲器129的六个并行的读/写通道。LLR缓冲器129是多排的(multi-banked)存储器，其可以同时从解映射201接收六个LLR值和从解映射200接收两个LLR值。译码器模块202经由导线233以解交织顺序从LLR缓冲器129读取LLR值，执行任务指令所指定的译码，并经由导线234将所得的译码数据写入译码输出缓冲器130。

一旦启动了解映射/解交织/译码操作，处理就总是通过每一个连续的步骤从解除覆盖(unpaint)步骤到LLR生成、到解扰、到解交织、到译码地进行。因此，用于这些步骤各自的不同任务指令不是必须控制该处理中的解映射、解交织和译码方面。相反，可以使用单一任务指令来控制通过这些步骤的整个系列处理。一旦解映射模块200或201完成其对子信息包的处理部分，那么就将该子信息包连同与该子信息包相关的状态信息一起由解映射模块转发到译码器模块。随后，译码器模块202尽可能快地处理所接收的子信息包。解映射模块200和201中的一个通过以下方式将一个子信息包转发到译码器模块202：先将LLR值的子信息包写到LLR缓冲器129的一部分，随后经由导线225或226通知译码器模块202该子信息包在LLR缓冲器129中的位置以及译码器模块202应当将译码结果写入到译码输出缓冲器130的什么位置。所述转发还涉及解映射模块经由导线225或226将与该子信息包相关的状态信息直接转发到译码器模块202。

图7是图6的译码器模块202的一部分的更详细框图。在图7中没有画出图6中的维特比译码器203和204。图6的存储器接口电路208的功能在图7中用存储器接口电路208A、208B和208C来更详细地给出。为了增加处理数据业务子信息包的译码吞吐量速率，给出了两个turbo译码器205和206，并且控制这两个译码器以并行方式操作子信息包。这里存在组成一个信息包的一个或多个子信息包流。例如，广播信息包包括单一子信息包。例如，DCH信息包可以包括许多子信息包。还存在组成一组信息包的一个或多个信息包流。一个组可以包括多个信息包，后者包括广播信息包和数据信息包。有时，使用术语“帧”而不是术语“组”来指多个信息包，但在本文中使用术语“组”。有时在别的地方使用术语“信息包”来指本文称作为的“子信息包”。

通过发出DDE执行任务指令，在处理电路115的控制之下，由译码器205和206中选定的一个来处理这些子信息包中的各个部分。因此，存在一系列DDE执行任务指令，使得对信息包和组中的全部子信息包流进行译码。一个信息包中的一些子信息包可以由一个译码器进行处理，而该信息包中的其它子信息包则由另一个译码器进行处理。当然，一个信息包中的所有子信息包可以由一个译码器进行译码。使用单一译码器对一个信息包进行译码或者使用两个译码器对一个信息包进行译码可以随一组信息包中的信息包不同而有所变化。

可配置的流控逻辑207包括用于存储CRC(循环冗余校验)通过/失败信息的一个串行数据存储比特，以便用于由DDE WCSMSC 125译码的一组信息包中的每一个子信息包。在图7的示例性例子中，一个组可以包括至多两个信息包，一个信息包可以包括至多32个子信息包。因此，这里有64个CRC存储比特227。如果译码器205和206中对一个子信息包译码的一个译码器确定存在CRC失败，那么将比特227中的相应一个比特复位为逻辑状态“0”，如果确定是CRC通过，那么将相应的比特置位为具有逻辑状态“1”。

此外，可配置的流控逻辑207包括用于存储配置信息的四个比特228：DEC_INT_ENABLE1比特、DEC_INT_ENABLE2比特、DEC_RESOURCE_USE1比特和DEC_RESOURCE_USE2比特。如果将DEC_RESOURCE_USE1/2比特设置为具有两个比特值“00”，那么译码器模块202设置为工作在单一译码器模式下。这两个译码器中仅一个译码器处理一个信息包的子信息包。如果将DEC_RESOURCE_USE1/2比特设置为具有两个比特值“01”，那么译码器模块202设置为工作在双译码器组模式，在该模式下，由这两个译码器205和206的组合来处理一组子信息包中的子信息包。如果将DEC_RESOURCE_USE1/2比特设置为具有两个比特值“10”，那么译码器模块202设置为工作在双译码器信息包模式，在该模式下，由这两个译码器205和206的组合来处理一个信息包中的子信息包。下面将进一步详细地描述怎样设置和使用这些比特。如果将DEC_INT_ENABLE1/2设置为具有两个比特值“00”，那么中断生成器229就配置成第一中断生成模式，以便不在导线231上产生中断信号。信号导线231延伸到中断控制器(没有示出)，后者产生针对图5的处理电路115的中断信号。如果将DEC_INT_ENABLE1/2设置为具有两个比特值“01”，那么中断生成器229就配置成“立即”中断生成模式，在该模式下，在对当前子信息包译码后立即产生中断。如果将DEC_INT_ENABLE1/2设置为具有两个比特值“10”，那么中断生成器229就配置成“信息包”中断生成模式，在该模式下，在完成对当前正处理的信息包的译码后产生中断。如果将DEC_INT_ENABLE1/2设置为具有两个比特值“11”，那么中断生成器229就配置成“组”中断生成模式，在该模式下，在完成对当前正处理的组的译码后产生中断。

此外，可配置的流控逻辑207包括以下信息的六个“完成”比特230：存储指示译码器#1已对信息包#1中所有分配给其的子信息包完成译码的比特、存储指示译码器#2已对信息包#1中所有分配给其的子信息包完成译码的比特、存储指示译码器#1已对信息包#2中所有分配给其的子信息包完成译码的比特、存储指示译码器#2已对信息包#2中所有分配给其的子信息包完成译码的比特、存储指示译码器#1已对一个组中所有分配给其的子信息包完成译码的比特、存储指示译码器#2已对一个组中所有分配给其的子信息包完成译码的比特。下面将进一步详细地描绘怎样设置和使用这些比特。

图8是使得DDE WCSMSC 125处理各子信息包的DDE执行任务指令的简化图。任务指令的前64比特是包括操作码OP的公共报头。读取任务指令的任务管理器解释该操作码，以便确定该任务指令是什么类型的任务指令。公共报头还包括用来指示任务指令中字的数量的长度字段。从存储器117读取任务指令的任务管理器使用该长度字段来确定要读取多少字。DDE执行任务指令中的一些其它字段是特别地关于译码器模块202的。这些字段包括三比特DEC_LLR_SEG字段，后者指出LLR缓冲器的八个段中的哪个段保存要译码的LLR值。图9描绘了LLR缓冲器的八个段。DDE执行任务指令中关于译码器模块的字段还包括11比特的DEC_LLR_SEG_OFFSET字段，后者指出从所指示的段的开始到子信息包数据开始的位置之间的偏移量。图9描绘了该偏移量。DDE执行任务指令还包括16比特的DEC_SUBPKT_SIZE字段，后者指出在LLR缓冲器中所存储的子信息包的长度。图9描绘了该大小。DEC_LLR_SEG、DEC_LLR_SEG_OFFSET和DEC_SUBPKT_SIZE字段结合起来标识了要由译码器模块202进行处理的源子信息包数据。DDE执行任务指令还包括关于在哪里存储译码操作结果的信息。16比特DEC_OB_DEST_ADDR字段指出译码输出将要写到的译码输出缓冲器130的起始地址。此外，DDE执行任务指令还包括6比特DEC_SUBPKT_INDEX字段，后者指出标识要从该流的其它子信息包中进行处理的子信息包的编号(子信息包索引)。如上文所述，在正处理的一组信息包中有两个信息包，所以DDE执行任务指令包括一个比特的DEC_PKT_NUMBER字段，后者标识该子信息包属于的信息包是该组中的第一还是第二信息包。DDE执行任务指令还包括如上所述的其它比特字段(DEC_RESOURCE_USE和DEC_INT_ENABLE)，这些字段说明译码器模块在处理所标识的子信息包时应当具有的配置。如果要由特定译码器处理的子信息包是当前信息包中分配给该译码器的最后一个子信息包，那么设置一个比特的EOP字段(信息包结束)，以便标记相关的子信息包。如果要由特定译码器处理的子信息包是当前组中分配给该译码器的最后一个子信息包，那么设置一个比特的EOG字段(组结束)，以便标记相关的子信息包。三比特的DEC_SEL字段中的值决定了两个译码器中的哪个译码器应当处理该信息包或者是否这两个译码器都不处理该信息包。处理电路115可以在此字段中设置该值，以便说明哪一个译码器应当执行对此子信息包的译码，或者是否在测试模式下两个译码器都不应该使用。

DEC_GEN_TX_ACK字段指出DDE WCSMSC 125是否应当在到发射通道114的点到点导线237上产生硬件事件触发信号(参见图5)。处理电路115可以通过提供给发射通道的任务指令，在发射通道114中建立传输，在发射通道114中，根据译码器模块202处理的结果，该传输可以是确认(ACK)传输或者是否定确认(NACK)传输。处理电路115还使流控逻辑207在导线237上产生硬件事件触发信号，使得该触发信号向发射通道114(参见图5)提供译码操作的结果，从而判断该传输是ACK还是NACK。以这种方式使用硬件事件触发信号降低了向发射设备返回ACK/NACK的时延。

图10是由DDE WCSMSC 125以下文所述的可操作示例来处理的一组子信息包300的图。组300包括两个信息包：信息包#1和信息包#2。本图中的各子信息包通过以下形式的符号来标识，即：先是第一数字，接着冒号，接着第二数字。第二数字指出信息包编号。第一数字指出信息包中的子信息包的编号。每一个子信息包都包括如图所示的CRC值。

图11是描绘由译码器205和206对图10的子信息包进行译码的第一场景的图。通过相关的任务指令将每一个子信息包分配给这两个译码器中选定的一个译码器进行译码。第一信息包的子信息包1:1和2:1由译码器#1(译码器205)进行译码，而子信息包3:1、4:1和5:1由译码器#2进行译码。在译码器#1对第一信息包中分配给它的所有子信息包完成译码后，其将对第二信息包的子信息包6:2、7:2和8:2进行译码。在译码器#2对第一信息包中分配给它的所有子信息包完成译码后，其将对第二信息包的子信息包9:2和10:2进行译码。在图11的图中，时间从左到右延伸。在图11的图中处理每一个子信息包的持续时间由表示该子信息包的模块长度来指示。由于对不同子信息包进行译码所消耗的时间量不同，所以在译码器#1对第二信息包的子信息包完成译码之前，译码器#2在箭头301所指示的时间已对第二信息包的子信息包完成译码。

图12是描绘由译码器205和206对图10的子信息包进行译码的第二场景的图。在图12的场景中，由于对不同子信息包进行译码所消耗的时间量不同，所以在译码器#2对第二信息包的子信息包完成译码之前，译码器#1在箭头302所指示的时间已对第二信息包的子信息包完成译码。无论哪个场景发生，人们都期望仅一个指示该处理已经完成的中断发送给处理电路115。可以期望的是，根据处理电路115如何配置DDE WCSMSC 125，在处理完第一信息包的所有子信息包之后，将另一个中断发送给处理电路115。如下文所述，可以配置新DDE WCSMSC 125来执行这些功能。

图13描绘了新DDE WCSMSC 125如何操作以便在对第一信息包的最后一个子信息包完成译码后生成一个且仅一个中断，以及DDE WCSMSC125还如何操作以便在对该组的最后一个子信息包完成译码后生成一个且仅一个中断。在一个新方面，处理电路115将分配给译码器进行译码的一个信息包的最后一个子信息包进行标记。例如，分配给译码器#1进行译码的第一信息包的最后一个子信息包是子信息包2:1。因此，通过将用于子信息包2:1的DDE执行任务指令中的EOP比特置位，将该子信息包2:1标记成第一信息包的最后一个子信息包。该标记在图13中通过交叉平行线标记303来示意性地示出。同样，分配给译码器#2进行译码的第一信息包的最后一个子信息包是子信息包5:1。因此，通过将用于子信息包5:1的DDE执行任务指令中的EOP比特置位，将该子信息包标记成第一信息包的最后一个子信息包。该标记在图13中通过交叉平行线标记304来示意性地示出。

当其中一个译码器对用EOP比特被置位进行标记的子信息包完成译码后，那么该译码器就通过以下方式来生成信息包完成指示，即：按照刚译码的子信息包的DEC_PKT_NUMBER所确定的那样，设置其信息包#1完成和信息包#2完成比特中的哪一个是适合的。信息包#1完成和信息包#2完成比特位于流控逻辑207中。当检测到流控逻辑207中的信息包#1完成和信息包#2完成比特都被置位时，那么中断生成器229在中断导线231上产生中断信号。这在图13中通过箭头305来示出。当译码器完成对每一个子信息包的译码时，该译码器根据对该子信息包所执行的CRC校验是通过还是失败，来使CRC通过/失败比特227中的相应比特置位或复位。通过/失败比特的信息包编号由正在译码的子信息包的DEC_PKT_NUMBER值给出。通过/失败比特的子信息包编号由正在译码的子信息包的DEC_SUBPKT_INDEX值给出。这些DEC_PKT_NUMBER(PKT#)和DEC_SUBPKT_INDEX(SUBPKT#)值由导线232从进行译码的译码器提供给图7的流控逻辑207。

当在导线231上产生中断信号时，中断信号提供给中断控制器(没有示出)的输入导线。中断控制器则产生提供给处理电路115的中断信号。该中断指示第一信息包的所有子信息包都已经译码。作为产生中断信号的结果，处理电路115被中断并跳到中断服务例程。在执行中断服务例程时，处理电路115执行各种读操作，以便确定什么造成了此次中断。处理电路115经由AHB总线接口210和第二总线120来读取CRC比特227和由流控逻辑207收集的其它状态信息。这些状态信息指出什么状况造成中断生成器229产生此次中断信号。由处理电路115对CRC值和状态信息的读取使得中断生成器229复位，从而使导线231上的中断信号不再产生。这种中断的清除在图7中通过标记为CLEAR(清除)的信号来示出。CRC比特值和状态信息的回读在图7中通过标记为STATUS(状态)的信号来示出。一旦导线231上的中断信号返回到其非产生状态，那么就可以再次产生中断信号来指示另一种状况。

返回到图13，DDE WCSMSC 125用于在对组的译码结束时产生中断。在该时间306将产生一个且仅一个中断。在一个新方面，处理电路115对分配给每一个译码器进行译码的组中的最后一个子信息包进行标记。例如，分配给译码器#1进行译码的组的最后一个子信息包是子信息包8:2。因此，通过将用于子信息包8:2的DDE执行任务指令中的EOG比特置位，将子信息包8:2标记成该组的最后一个子信息包。该标记在图13中通过实心黑标记307来示出。分配给译码器#2进行译码的组的最后一个子信息包是子信息包10:2。因此，通过将用于子信息包10:2的DDE执行任务指令中的EOG比特置位，将子信息包10:2标记成该组的最后一个子信息包。该标记在图13中通过实心黑标记308来示出。当其中一个译码器对用EOG比特置位进行标记的子信息包完成译码后，那么该译码器就通过将其组完成(GROUP DONE)比特置位来生成组完成指示。当两个组完成(GROUPDONE)比特都被置位时，中断生成器229在中断导线231上产生中断信号。这在图13中通过箭头306来示出。当在时间305由EOP状况生成中断的情况下，处理电路115被中断。处理电路115通过执行中断服务例程来进行响应，服务例程的执行使得处理电路115从流控逻辑207读取CRC值和其它状态信息。状态信息读取指示由于组结束(EOG)状况而产生了中断信号。CRC值和状态信息的读取使中断信号返回到非产生状态，从而使其在其它状况发生时再次产生中断信号。应当注意的是，在图13的示例中，即使使用多个译码器来处理第一信息包的子信息包，EOP中断信号也仅发生一次。还应当注意的是，在图13的示例中，即使使用多个译码器来对该组的最后一个信息包进行译码，EOG中断信号也仅发生一次。在对第一信息包的子信息包完成译码之后，多个译码器中没有一个译码器停止，而是所有译码器都按照任务指令所指示的那样，继续进行子信息包的译码。在图7的实施例中，当一个译码器完成对如EOG标记所指示的该组中分配给它的最后一个子信息包的译码时，那么流控逻辑207产生停止信号，该停止信号发送回译码器以停止该译码器的操作。在图7中，这些停止信号是通过导线235和236进行传输的。因此，在图13的场景中，首先完成处理的第二译码器#2在时间309停止。在处理电路115进行中断清除后，该停止状况被消除。

图14是描绘新DDE WCSMSC 125如何在第二场景中操作的图，在第二场景中，译码器#1在译码器#2之前对组的子信息包完成译码。当译码器#1完成对子信息包2:1译码时，它在流控逻辑207中将用于译码器#1的信息包#1完成比特置位。这通过在导线232中发送适当的状态信号来完成。适当的状态信号包括完成信号、信息包索引PKT#和信息包结束(EOP)信号。即使译码器#1已对第一信息包中分配给其的所有子信息包完成译码，即使第一信息包中还有子信息包需要由另一个译码器#2进行译码，译码器#1仍然不延迟地继续对子信息包进行译码。译码器#1立即开始译码子信息包6:2。因为译码器#2仍然对第一信息包的子信息包进行译码，所以在该时间点不将用于译码器#2的信息包#2完成比特置位。当译码器#2对第一信息包中分配给它的最后一个子信息包(子信息包5:1)完成译码时，译码器#2通过在流控逻辑207中将用于译码器#2的信息包#1完成比特置位，来生成信息包完成指示。由于两个信息包完成比特都被置位，所以中断控制器229在时间310在导线231上产生中断信号。同样，如果两个译码器都完成对该组中分配给它们的所有子信息包的译码，则在时间311仅产生一次中断信号。第一译码器(译码器#1)在时间312对该组中分配给其的最后一个子信息包完成译码。由于第一译码器向流控逻辑207提供组完成指示，所以流控逻辑207了解到上述状况。流控逻辑207通过在导线235上产生提供回译码器#1的停止信号来进行响应，从而停止译码器#1。一旦处理电路115响应EOG中断而读取CRC信息和其它状态信息，那么停止状况就被消除。

图15是多个译码器一起工作(步骤401)来对一个信息包的不同子信息包进行译码的方法400的流程图。由特定译码器进行译码的一些子信息包来自多个信息包中的特定信息包(这里表示为“PKT”)。该特定信息包PKT可以是一组信息包中的任何信息包。例如，如图13所示，第一信息包(“PKT”信息包)中的子信息包1:1和2:1由第一译码器进行译码，第一信息包中的子信息包3:1、4:1和5:1由第二译码器进行译码。当一个译码器对分配给该译码器进行译码的信息包PKT的最后一个子信息包完成译码时，从该译码器接收信息包完成指示(步骤402)。例如，如图13所示，分配第一译码器对第一信息包(“PKT”信息包)的子信息包1:1和2:1进行译码，当第一译码器完成对子信息包2:1(该子信息包是第一译码器进行译码的第一信息包中的最后一个子信息包)的译码时，随后，第一译码器生成第一信息包完成指示。图7的流控逻辑207接收该第一信息包完成指示，并导致将用于第一译码器的信息包#1完成比特置位。同样，分配第二译码器对第一信息包的子信息包3:1、4:1和5:1进行译码。当第二译码器完成对子信息包5:1(该子信息包是第二译码器进行译码的第一信息包中的最后一个子信息包)的译码时，随后，第二译码器生成第二信息包完成指示。图7的流控逻辑207接收该第二信息包完成指示，并导致将用于第二译码器的信息包#1完成比特置位。如果从对特定信息包PKT的子信息包进行译码的所有译码器都接收到信息包完成指示(步骤403)，那么启动一个动作(步骤404)。举一个例子，所启动的动作是由流控逻辑207在导线231上产生中断信号。随后，处理电路115可以通过从流控逻辑207读取信息来进行响应，从而将中断信号复位。

本申请所述技术可以通过各种方式实现。在一个或多个示例性的实施例中，本申请所述功能可以用硬件、软件、固件或其任意组合来实现。当使用软件实现时，可以将这些功能作为一个或多个指令或代码存储在计算机可读介质中或者作为计算机可读介质上的一个或多个指令或代码进行传输。计算机可读介质包括计算机存储介质和通信介质，其中通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质。存储介质可以是计算机能够存取的任何可用介质。通过示例的方式而不是限制的方式，这种计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储或其它磁存储设备、或者能够用于携带或存储期望的指令或数据结构形式的程序代码并能够由计算机进行存取的任何其它介质。此外，任何连接是以计算机可读介质适当地结束。例如，如果软件是使用同轴电缆、光纤光缆、双绞线、数字用户线(DSL)或者诸如红外线、无线和微波之类的无线技术从网站、服务器或其它远程源传输的，那么同轴电缆、光纤光缆、双绞线、DSL或者诸如红外线、无线和微波之类的无线技术包括在所述介质的定义中。如本申请所使用的，盘和碟包括压缩光碟(CD)、激光影碟、光碟、数字通用光碟(DVD)、软盘和蓝光光碟，其中盘(disk)通常磁性地复制数据，而碟(disc)则用激光来光学地复制数据。上面的组合也应当包括在计算机可读介质的保护范围之内。

虽然为了说明目的上面描述了某些特定的实施例，但本专利文献的内容具有广泛的适用性，其并不受到上文所述特定实施例的限制。因此，在不脱离上文所述权利要求的保护范围基础上，可以实现对本申请所述特定实施例的各种特征的各种修改、调整和组合。

Claims (33)

1.一种用于译码的电路，包括：

多个译码器，其中，向每一个译码器分配子信息包序列译码任务，所述子信息包序列是一组信息包中的一个或多个子信息包，其中，如果所述每一个译码器完成了所分配的对一个信息包的所有子信息包进行译码的所有任务，则所述译码器生成信息包完成指示；

控制电路，从所述多个译码器中的每一个译码器接收所述信息包完成指示，至少部分地根据所述信息包完成指示来产生中断信号，其中，在任一译码器正在对所述信息包的一个子信息包进行译码期间不产生所述中断信号，而仅在已经从对所述信息包的某一个子信息包进行译码的每一个译码器都接收到信息包完成指示之后才产生所述中断信号。

2.根据权利要求1所述的电路，其中：

所述信息包完成指示包括完成信号和信息包结束信号，

所述完成信号出现在第一导线上，所述第一导线从一个译码器延伸到所述控制电路，

所述信息包结束信号出现在第二导线上，所述第二导线从所述译码器延伸到所述控制电路。

3.根据权利要求1所述的电路，其中：

如果所述每一个译码器都完成了所分配的对所述一组信息包的所有子信息包进行译码的所有任务，则所述译码器提供组完成指示；

所述控制电路从所述多个译码器中的每一个译码器接收组完成指示。

4.根据权利要求1所述的电路，其中：

所述控制电路生成多个停止信号，

将所述多个停止信号中的一个停止信号提供给所述多个译码器中相应的一个译码器。

5.根据权利要求4所述的电路，其中，当所述译码器中的各译码器完成了分配给它们的对所述组的子信息包进行译码的所有任务时，所述控制电路使用所述停止信号来停止所述译码器中的各译码器。

6.根据权利要求1所述的电路，其中：

响应于从对所述信息包的子信息包进行译码的每一个译码器都接收到信息包完成指示，配置所述控制电路以便产生所述中断信号；

还配置所述控制电路，使得响应于接收到信息包完成指示，所述控制电路不产生所述中断信号。

7.根据权利要求1所述的电路，其中：

所述中断信号是信息包结束（EOP）中断信号；

还配置所述控制电路，使得所述控制电路不产生所述EOP中断信号。

8.根据权利要求1所述的电路，其中：

可操作所述电路，使得其中一个译码器对第一信息包的一个子信息包序列进行译码，并向所述控制电路提供信息包完成指示，随后在不停止的情况下就开始对第二信息包的一个子信息包序列进行译码；

所述第一信息包和所述第二信息包是所述组中的信息包；

在所述控制电路从所述一个译码器接收到所述信息包完成指示时，所述控制电路不产生所述中断信号，但是，一旦从对所述信息包的某一个子信息包进行译码的每一个译码器都接收到信息包完成指示之后，所述控制电路就产生所述中断信号。

9.根据权利要求1所述的电路，其中：

由译码器提供的所述信息包完成指示连同子信息包索引一起由所述控制电路接收；

所述子信息包索引标识所述信息包中由所述译码器进行译码的最后一个子信息包。

10.根据权利要求1所述的电路，其中：

由译码器提供的所述信息包完成指示连同信息包索引一起由所述控制电路接收；

所述信息包索引标识所述信息包完成指示所关联的信息包。

11.根据权利要求1所述的电路，还包括：

处理器，通过生成任务指令，向所述多个译码器中的一个译码器分配子信息包译码任务，其中，所述任务指令包括指示所述子信息包在缓冲器中位于哪里的信息。

12.根据权利要求1所述的电路，还包括：

处理器，通过生成任务指令，向所述多个译码器中的一个译码器分配子信息包译码任务，其中，所述任务指令包括所述子信息包是否是一个信息包的一个子信息包序列的最后一个子信息包的指示，其中，所述子信息包序列将由所述一个译码器进行译码。

13.根据权利要求1所述的电路，还包括：

处理器，通过生成任务指令，向所述多个译码器中的一个译码器分配子信息包译码任务，其中，所述任务指令包括所述子信息包是否是一组信息包的一个子信息包序列的最后一个子信息包的指示，其中，所述子信息包序列将由所述一个译码器进行译码。

14.根据权利要求1所述的电路，其中：

所述译码器中的一个译码器响应于任务指令，对子信息包进行译码；

所述任务指令标识所述子信息包，并包括一个含有信息包结束比特的字段；

如果所述信息包结束比特具有预定的二进制值，则所述译码器在完成对所述子信息包的译码时，产生其信息包完成指示。

15.一种用于译码的电路，包括：

第一turbo译码器，用于在不停止的情况下对第一子信息包序列进行译码，直到对所述第一子信息包序列的最后一个第一子信息包完成译码为止，其中，一些第一子信息包来自第一信息包，其它的第一子信息包来自第二信息包；

第二turbo译码器，用于在不停止的情况下对第二子信息包序列进行译码，直到对所述第二子信息包序列的最后一个第二子信息包完成译码为止，其中，一些第二子信息包来自第一信息包，其它的第二子信息包来自第二信息包；

处理电路；

控制电路，可配置用于：当对所述第一信息包的所有子信息包都完成译码时产生中断信号以提醒所述处理电路，以及在所述第一和第二turbo译码器中的任一译码器正在对所述第一信息包的一个子信息包进行译码期间不产生所述中断信号。

16.根据权利要求15所述的电路，其中：

所述第一子信息包是一组信息包的子信息包；

所述第二子信息包是同一组信息包的子信息包；

如果在所述第二turbo译码器对所述组的所有第二子信息包完成译码之前，所述第一turbo译码器对所述组的所有第一子信息包都完成译码，那么所述第一turbo译码器停止对子信息包进行译码；

如果在所述第一turbo译码器对所述组的所有第一子信息包完成译码之前，所述第二turbo译码器对所述组的所有第二子信息包都完成译码，那么所述第二turbo译码器停止对子信息包进行译码。

17.一种用于译码的方法，包括：

使用多个译码器对一组信息包中的多个子信息包进行译码，其中，一些子信息包来自第一信息包，其它的子信息包来自第二信息包，所述一组信息包包括所述第一信息包和所述第二信息包；

在所述第一信息包的子信息包由所述多个译码器进行译码的全部时间里，将中断信号维持在非产生状态；

当对所述第一信息包的所有子信息包都完成译码时，产生所述中断信号。

18.根据权利要求17所述的方法，其中：

所述多个译码器中的第一译码器对所述第一信息包的子信息包进行译码，随后在不停止的情况下对所述第二信息包的子信息包进行译码；

所述多个译码器中的第二译码器对所述第一信息包的子信息包进行译码，随后在不停止的情况下对所述第二信息包的子信息包进行译码。

19.根据权利要求17所述的方法，其中，所述第一信息包中的一些子信息包由所述多个译码器中的第一译码器进行译码，所述第一信息包中的其它子信息包则由所述多个译码器中的第二译码器进行译码。

20.根据权利要求17所述的方法，还包括：

从所述多个译码器中的每一个译码器接收信息包完成指示，

使用从所述多个译码器接收的信息包完成指示来确定何时产生所述中断信号。

21.根据权利要求17所述的方法，还包括：

使所述多个译码器中已经对所述组的子信息包完成译码的任何一个译码器在所述多个译码器中的另一译码器对所述组的子信息包完成译码之前停止。

22.一种用于译码的方法，包括：

接收第一任务指令，其中，所述第一任务指令包括标识第一子信息包的标识信息，所述第一任务指令还包括一个标记；

对所述第一任务指令中的标识信息所指示的第一子信息包进行译码，如果所述第一任务指令的标记被置位了，则在完成所述译码之后在控制电路中将第一比特置位；

接收第二任务指令，其中，所述第二任务指令包括标识第二子信息包的标识信息，所述第二任务指令还包括一个标记，所述第一子信息包和所述第二子信息包都是一个信息包的子信息包；

对所述第二任务指令中的标识信息所指示的第二子信息包进行译码，如果所述第二任务指令的标记被置位了，则在完成所述译码之后在所述控制电路中将第二比特置位；

在所述控制电路中使用所述第一标记和所述第二标记，以便启动一个动作，其中，如果所述第一比特和所述第二比特都被置位，则产生中断信号，如果所述第一比特和所述第二比特中任一比特未被置位，则不产生中断信号。

23.根据权利要求22所述的方法，其中，所启动的动作是产生从所述控制电路输出的中断信号。

24.根据权利要求22所述的方法，其中，所启动的动作是发送确认（ACK）传输。

25.根据权利要求22所述的方法，其中，所述第一任务指令的标记是信息包结束（EOP）标记比特。

26.根据权利要求22所述的方法，其中，所述第一任务指令的标记是组结束（EOG）标记比特，所述信息包是一组的多个信息包中的一个信息包。

27.一种用于译码的装置，包括：

第一turbo译码器，用于对第一子信息包序列进行译码，其中，一些第一子信息包来自第一信息包，其它的第一子信息包来自第二信息包；

第二turbo译码器，用于对第二子信息包序列进行译码，其中，一些第二子信息包来自所述第一信息包，其它的第二子信息包来自所述第二信息包；

接收模块，用于从所述第一turbo译码器接收信息包完成指示和从所述第二turbo译码器接收信息包完成指示，其中，所述模块还用于：

在所述第一信息包的子信息包由所述第一turbo译码器和所述第二turbo译码器进行译码的全部时间里，将信息包完成中断信号维持在非产生状态；

当对所述第一信息包的所有子信息包都完成译码时，产生所述信息包完成中断信号。

28.根据权利要求27所述的装置，其中，

将所述装置配置成多种模式中可选择的一种模式，

在一种模式下，将所述模块配置为不产生信息包完成中断信号。

29.根据权利要求27所述的装置，其中，

将所述装置配置成多种模式中可选择的一种模式，

在一种模式下，所述模块不产生组完成中断信号，

在另一种模式下，所述模块产生所述组完成中断信号。

30.根据权利要求27所述的装置，其中，第三信息包的所有子信息包由所述第一turbo译码器进行译码，使得所述第三信息包中没有子信息包由所述第二turbo译码器进行译码。

31.根据权利要求27所述的装置，其中，所述模块还用于：

存储用于所述第一信息包的每一个子信息包和所述第二信息包的每一个子信息包的循环冗余校验（CRC）通过/失败比特。

32.一种用于译码的装置，包括：

用于控制第一译码器，使得所述第一译码器对第一子信息包序列进行译码以及控制所述第一译码器，使得在所述第一译码器对所述第一信息包的所有第一子信息包完成译码后，所述第一译码器生成第一信息包完成指示的模块，其中，一些第一子信息包来自第一信息包，其它的第一子信息包来自第二信息包；

用于控制第二译码器，使得所述第二译码器对第二子信息包序列进行译码以及控制所述第二译码器，使得在所述第二译码器对所述第一信息包的所有第二子信息包完成译码后，所述第二译码器生成第二信息包完成指示的模块，其中，一些第二子信息包来自第一信息包，其它的第二子信息包来自第二信息包；

用于对控制电路进行控制，使得所述控制电路使用所述第一信息包完成指示和所述第二信息包完成指示来生成信息包完成指示的模块，其中，在所述第一译码器或者所述第二译码器正在对所述信息包的子信息包进行译码的期间，不生成所述信息包完成指示，而仅在从所述第一译码器接收到所述第一信息包完成指示并且从所述第二译码器接收到所述第二信息包完成指示之后，才生成所述信息包完成指示。

33.根据权利要求32所述的装置，其中：

所述第一译码器在不停止的情况下对所述第一信息包的第一子信息包和所述第二信息包的第一子信息包进行译码；

所述第二译码器在不停止的情况下对所述第一信息包的第二子信息包和所述第二信息包的第二子信息包进行译码。

Images