JP2004519886A - 並列復号器を有するターボ復号器システム - Google Patents

Abstract

ターボ符号化されたビットを復号化するためのターボ復号器システム（１）は、システム入力部（２）と、各々がターボ復号器入力部（４；４−１，．．．４−ｎ）を有する複数のターボ復号器（３；３−１，．．．３−ｎ）とを備える。前記複数のターボ復号器（３；３−１，．．．３−ｎ）が並列に構成され、前記システム（１）は更に、ターボ符号化されたビットをターボ復号器（３；３−１，．．．３−ｎ）の１つに動的に割り当てるために、システム入力部（２）とターボ復号器入力部（４；４−１，．．．４−ｎ）との間に結合される割り当て装置（６）を備える。

Description

【０００１】
【発明の属する技術分野】
本発明は、ターボ符号化されたビットストリームを復号化する復号器システムであって、システム入力部と、各々がターボ復号器入力部を有する複数のターボ復号器とを備える復号器システムに関する。
【０００２】
本発明は、このようなターボ復号器システムに応用するためのターボ復号器、及び前記ターボ復号器システムを備える通信装置にも関する。
【０００３】
【従来の技術】
このような復号器システムは、カリフォルニア州サンディエゴで１９９５年１１月５〜８日に開催されたＭＩＬＣＯＭ’９５会議においてＤ． Ｄｉｖｓａｌａｒ及びＦ． Ｐｏｌｌａｒａにより発表された「多重ターボ符号（Ｍｕｌｔｉｐｌｅ Ｔｕｒｂｏ Ｃｏｄｅ）」というタイトルの論文から知られている。この既知の復号器システムは多重ターボ復号器構造を有している。この多重ターボ復号器構造は、図５に示されるように幾つかのブロック復号器によって設けられ得る。ＭＡＰ又はＳＯＶＡと示されるこれらのブロック復号器は、パイプライン又はフィードバックとして実現され得る。ブロック復号器の出力は、伝送チャネルフィルタから受信される元の信号変数と共に加算装置に加えられ、その後ハードリミッタがターボ復号器の復号化された出力ビットを供給する。この多重ターボ復号器構造は、伝送チャネルフィルタからの信号変数のストリームを記憶するために拡張入力メモリを利用することが必要であるとともに、各々のブロック復号器からの別個の出力変数をシーケンシャルに記憶することが必要である。
【０００４】
【発明が解決しようとする課題】
特に、これらの変数は、全ての変数が別個のブロック復号器によって処理されるまで、ある特定の処理期間中に一時入力メモリ内に記憶されなければならない。これらの変数が加算装置によって使われ得る。その後上記メモリは信号変数の新たなストリームを処理するためにフリーとなる。このことは費用がかかるだけでなく時間が効率的に使われていない必要となる膨大かつ柔軟性のないメモリ及びメモリコントローラをもたらす。入力ストリームメモリは比較的高価であることが他の欠点である。その他に、入力メモリは、顕著なチップ面積のコストを生じさせるとともに、迅速なコントローラを必要とする。
【０００５】
したがって、本発明の目的は、より費用効果に優れる柔軟なターボ復号器システムを提供することにある。
【０００６】
【課題を解決するための手段】
上記目的について、本発明によるターボ復号器システムは、複数のターボ復号器が並列に構成されるとともに、当該ターボ復号器システムが更に、ターボ符号化されたビットをターボ復号器の１つに動的に割り当てるために、システム入力部とターボ復号器入力部との間に結合される割り当て装置を備えることを特徴とする。
【０００７】
各々のターボ復号器が並列復号化のために別個のセットの入力変数を受け取り、それにより非常に時間効率的な復号化処理をもたらすことは本発明によるターボ復号器システムの利点である。ターボ符号化されたビットはターボ復号器に動的に割り当てられ、それゆえに処理負荷がターボ復号器全体に分散されるので、実際には割り当て装置による割り当て及び入力ビットのストリームの復号化に対してフリーとなるターボ復号器が常に存在するだろう。また、入力メモリに関して長い待ち時間が生じることはなく、それに加えて入力メモリがより小さくなること、すなわちチップ面積を低減することが可能であり、それゆえにより安価になる。その他に、並列復号化処理のために、データターボ復号化速度及び性能が向上し、深宇宙の受信器（ｄｅｅｐ ｓｐａｃｅ ｒｅｃｅｉｖｅｒ）、ハードディスク、ローカルエリアネットワーク等のディジタルネットワークのような通信装置に新たな用途の可能性を開くだろう。
【０００８】
本発明によるターボ復号化装置の実施例は、ターボ復号器システムが、ターボ復号器の少なくとも１つに結合される１つ又は１つより多い停止ユニットを備えることを特徴とする。
【０００９】
有利なことに、このようなターボ復号器に結合される停止ユニットは、ターボ復号器の出力信号が十分に正確である早い段階に関連する、ターボ復号器における繰り返し（ｉｔｅｒａｔｉｏｎ）処理を停止させることが可能である。ターボ復号器はその後、復号化用に連続したビットストリームを受け取るために割り当て装置による割り当てに対してフリーとなる。このことにより、種々のターボ復号器の各々において、異なるにもかかわらず、時間効率的な復号化期間が可能にされる。
【００１０】
本発明によるターボ復号器システムの他の実施例は、並列ターボ復号器の少なくとも１つが、フィードバック構成において２つのブロック復号器を有することを特徴とする。
【００１１】
有利なことに、上記フィードバックは、第１のブロック復号器における第１のブロック復号化処理の結果が第２のブロック復号器用の入力として使用され、その結果、再び第１の復号器にフィードバックされる等のループバック繰り返し処理をもたらす。停止ユニットによって定められた固定された回数又は好ましくは可変回数の繰り返しの後に、出力信号の要求精度、及び特にビット誤り率（ＢＥＲ）要求仕様が満たされ、ブロック復号化処理が可能な限り迅速に終わることができる。
【００１２】
本発明によるターボ復号器システムの更なる他の実施例は、一般に２つのブロック復号器のフィードバック構成において分散されるインターリーバ及びデインターリーバがそれぞれのアドレッシングユニットを有することを特徴とする。
【００１３】
各々のアドレッシングユニットが、実際には、通常単一のソフトウェア関連の（組み合わされた）インプリメンテーションにおいて実現されることが可能であり、追加のハードウェア及び必要な電力を節約することは、それぞれのアドレッシングユニットの利点である。
【００１４】
本発明によるターボ復号器システムの別の実施例は、割り当て装置、停止ユニット及び／又はアドレッシングユニットそれぞれがソフトウェアによって実現されることを特徴とする。
【００１５】
本発明によるターボ復号器システムのこの実施例は、プログラム可能であり、それゆえに可能なターボ符号の種々の条件及びタイプに対して柔軟であるだけでなく高速適応可能である。
【００１６】
以下に本発明により提供されるターボ復号器システム及び通信装置が、類似の構成要素が同じ参照符号によって示される添付図面を参照させて、更に追加の利点を伴って明らかにされるだろう。
【００１７】
【発明の実施の形態】
図１は、通常、チャネルフィルタを介して、空気、自由空間又はグラスファイバーケーブル、同軸（ネットワーク）ケーブル等であってもよい伝送チャネル（図示略）の一方の終端に結合されるシステム入力部２を有するターボ復号器システム１を示している。このシステム入力部２は、伝送チャネルの他方の終端に接続される受信器のターボ符号器によって符号化されるビットのストリームを受信する。以下に説明されるであろう上記ターボ符号器ＴＥは、図２に示されるように具現化されてもよい。
【００１８】
ターボ符号は、１９９３年５月に開催されたＩＣＣ’９３ のＩＥＥＥ議事録１０６４〜１０７０ページにおいて、Ｃ． Ｂｅｒｒｏｕ、Ａ． Ｇｌａｖｉｅｕｘ及びＰ． Ｔｈｉｔｉｍａｊｓｈｉｍａにより発表された “Ｎｅａｒ Ｓｈａｎｎｏｎ Ｌｉｍｉｔ Ｅｒｒｏｒ−Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｉｎｇ ａｎｄ Ｄｅｃｏｄｉｎｇ； Ｔｕｒｂｏ Ｃｏｄｅｓ”というタイトルの最初の論文以来、チャネル符号化理論の当業者にとって既知である。ターボ符号化は、その優れたビット誤り率（ＢＥＲ）で知られるチャネル符号化の一形態である。ターボ符号化は、例えば、深宇宙の受信器、ハードディスク、ローカルエリアネットワーク等のディジタルネットワークのような、信頼性の高い通信が極めて重要である各種の通信装置に適用されることが可能である。反復的な復号化を特徴とするターボ復号化は、本記載の残りの部分に更に記述されるだろう。
【００１９】
ターボ復号器システム１は、並列構成で接続される複数のターボ復号器３−１，３−２，．．．３−ｎを備えている。大参照符号（ｇｅｎｅｒａｌ ｒｅｆｅｒｅｎｃｅ ｎｕｍｅｒａｌ）３を伴うターボ復号器ＴＤの各々が、それぞれのターボ復号器入力部４−１，４−２，．．．４−ｎと、ターボ復号器出力部５−１，５−２，．．．５−ｎとを有している。このシステム１は更に、システム入力部２とそれぞれの復号器入力部４の各々との間で結合される割り当て装置（ａｌｌｏｃａｔｉｎｇ ｄｅｖｉｃｅ）６を備えている。一時ビットストリームメモリＭを有する割り当て装置６は、システム入力部２におけるターボ符号化されたビットストリームを、一般的には２つ又はそれより多くのターボ復号器３の１つに動的（ダイナミック）に割り当てることが可能であり、この構造は本記載に後ほど説明されるだろう。ターボ符号化されたビットストリームを受信するための割り当て装置６によって動的に指定される１つのターボ復号器３は、伝送チャネルのビットストリームに加えられるノイズによって通常は影響を及ぼされるとともに、自身の復号器出力部が十分に正確かつビットエラーフリーであるという、符号器入力ストリームの評価をもたらすまで、ビットストリームのビットブロックを繰り返し復号化することによって符号化されたビットストリームに対して動作を開始する。システム１は、１つ又は望ましくは１つより多くの分散される停止ユニット７、一般には各ターボ復号器ＴＤにつき１つの停止（ｓｔｏｐ）ユニット７を備えており、該ユニット７はそれぞれのターボ復号器３に結合されている。復号化された出力信号における所望の精度が達せられる場合、それぞれのターボ復号器の動作は、該復号器に接続されている停止ユニット７の制御の下で停止されるだろう。その後に復号化された出力ブロックは、ターボ復号器３の復号器出力部５の各々に結合されるオーガナイザ（ｏｒｇａｎｉｓｅｒ）８の標準的に入手可能かつ安価なメモリに記憶される。入力ビットストリームの処理期間は、あるターボ復号器から別のターボ復号器の間で変化してもよく、一般的には入力ビットストリームブロックのＳ／Ｎ比に依存するだろう。当該Ｓ／Ｎ比は、伝送チャネルを介する信号が妨げられるノイズ特性に依存する。ターボ復号器３は互いに独立して動作するので、あるターボ復号器がビジーであるならば、割り当て装置６はそのことを知らされ、次のターボ復号化ジョブを行う別のターボ復号器３を指定するだろう。ターボ復号器３の種々の処理期間は変化してもよいので、オーガナイザ８に対するそれぞれの出力ビットストリームのオーダーは、入力ビットストリームのオーダーに対して変化されやすくてもよい。入力オーダーが妨げられる場合、オーガナイザ８はオーガナイザ８の出力部９において復号化されたビットブロックの適正なオーダーを回復するだろう。
【００２０】
単に例として、図２はその機能が以下に要約されるであろうターボチャネル符号器ＴＥを示している。上記符号器ＴＥは、着信メッセージ又はワードｄをコードワードｓにマッピングし、このコードワードが伝送チャネルを介して送信されることになる。この場合、各々の入力ビットについて３つの出力ビットが生成され、レート１／３のコードがもたらされる。誤ったコードワードがターボ復号器ＴＤの終端で受信される確率を最小限にするために、全ての可能なメッセージの中でもとりわけ最大の相互のユークリッド距離を有するフラクションが専ら符号化のために使用される。図示される符号器ＴＥは、各々が遅延ラインＤと、図２に示されるように結合されるモジュロ２の加算器（丸で囲まれた加算部分）とを具備する２つの再帰的かつ系統的な符号器（Ｒｅｃｕｒｓｉｖｅ Ｓｙｓｔｅｍａｔｉｃ Ｃｏｄｅｒ）、すなわちＲＳＣ１及びＲＳＣ２を有している。入力ビットストリームを長さＮを持つブロックに分割するとともにこれらのブロックをシャッフルするために、上記２つのＲＳＣはインターリーバΠによって分離される。各々の入力ビットに対して、３つの出力ビットｓ１、ｓ２及びｓ３、すなわち、系統的なビットｓ１と、ＲＳＣ１のパリティビットｓ２と、ＲＳＣ２のパリティビットｓ３とが、適切なマッパーＭＰ１、ＭＰ２、及びＭＰ３におけるマッピングの後、生成される。Ｎ個の入力ビットを処理した後、上記ＲＳＣは、時間の関数として知られる状態図である、いわゆるトレリスを各自終了させる。このことにより、各々のトレリスに関して３つの系統的なビット及び３つのパリティビットである６つの追加のビットをもたらす。この符号化された出力ビットｓ１、ｓ２及びｓ３は、伝送チャネルを介して図１のターボ復号器システム１のシステム入力部２に送信される。
【００２１】
３−１，．．．３−ｎのような各々のターボ復号器ＴＤは、例えば図３で概説されるように具現化されてもよい。上記復号器ＴＤは、フィードバック構成で相互に結合される第１の軟入力／軟出力（ＳＩＳＯ）ブロック復号器１０−１と、第２のブロック復号器ＳＩＳＯ１０−２とを具備する、並列連接畳込み符号器（Ｐａｒａｌｌｅｌ Ｃｏｎｃａｔｅｎａｔｅｄ Ｃｏｎｖｏｌｕｔｉｏｎ Ｃｏｄｅｒ：ＰＣＣＣ）のターボ復号器の構造を有している。ＳＩＳＯ１０−１は、ＲＳＣ１の出力信号ｓ１及びｓ２（図２参照）それぞれを表している受信入力ｒ１及びｒ２を復号化するために実行され、ＳＩＳＯ１０−２は、ＲＳＣ２の出力信号ｓ３を表している受信入力ｒ３を復号化する。ＳＩＳＯ１の出力はインターリーバΠにおいて処理され、その後ＲＳＣ２を復号化するためにＳＩＳＯ２において事前情報（ａ−ｐｒｉｏｒｉ ｉｎｆｏｒｍａｔｉｏｎ）として用いられる。次の繰り返しにおいて、ＳＩＳＯ２の出力がデインターリーバΠ^−１においてデインタリーブされ、その出力がＳＩＳＯ１においてＲＳＣ１を更に復号化するためのフィードバック事前情報として用いられる。このスケジュールは、停止ユニット７で実現された何らかの停止基準が満たされるまで続行されることが可能であり、その後更なる出力信号ΛがＳＩＳＯ２の出力部１１に供給され、それからΠ^−１においてデインタリーブされるとともにデマッパー１２においてデマッピングされて、オーガナイザ８により更に取り扱われることに関するターボ復号器ＴＤの出力部５に復号化された出力信号を供給する。
【００２２】
インターリーバΠ及びデインターリーバΠ^−１は、ビットブロックをアドレッシングするとともに、これらのビットブロックをシャッフルするために、一般に知られるメモリ及びアドレッシングユニットＡを有している。ビットブロック及び必要なハードウェアの取り扱いは、その取り扱いの実行に関して制御及びハードウェアを組み合わせることによって簡略化され得る。割り当て装置６、停止ユニット７及び／又は上述されたアドレッシングユニットＡがソフトウェアによって実現されることが柔軟性の理由から好ましい。
【００２３】
上記記載は本質的に好適な実施例及び可能なベストモードに関して記述されてきたけれども、従属請求項の範囲内に入る種々の変形例、特徴及び各特徴の組み合わせがこの場合に当業者の手の届く範囲であることから、これらの実施例が決して当該ターボ復号化システムの限定する例として解釈されるべきではないことが理解されるだろう。
【図面の簡単な説明】
【図１】本発明によるターボ復号器システムの基本的な実施例の概要を示す。
【図２】図１によるターボ復号器システムにおけるターボ符号化及びターボ復号化を説明するターボ符号器の一例を示す。
【図３】図１によるターボ復号器システムに応用するためのターボ復号器の可能な実施例を示す。

Claims (8)

1. ターボ符号化されたビットを復号化するターボ復号器システムであって、システム入力部と、各々がターボ復号器入力部を有する複数のターボ復号器とを備えるターボ復号器システムにおいて、前記複数のターボ復号器が並列に構成されるとともに、当該ターボ復号器システムが更に、前記ターボ符号化されたビットを前記ターボ復号器の１つに動的に割り当てるために、前記システム入力部と前記ターボ復号器入力部との間に結合される割り当て装置を備えることを特徴とするターボ復号器システム。
2. 前記ターボ復号器システムが、前記ターボ復号器の少なくとも１つに結合される１つ又は１つより多い停止ユニットを備えることを特徴とする、請求項１に記載のターボ復号器システム。
3. 前記並列ターボ復号器の少なくとも１つが、フィードバック構成において２つのブロック復号器を有することを特徴とする、請求項１又は２に記載のターボ復号器システム。
4. インターリーバ及びデインターリーバは、前記２つのブロック復号器のフィードバック構成において分散されることを特徴とする、請求項３に記載のターボ復号器システム。
5. 前記インターリーバ及び前記デインターリーバが、各々のアドレッシングユニットを有することを特徴とする、請求項４に記載のターボ復号器システム。
6. 前記割り当て装置、前記停止ユニット及び／又は前記アドレッシングユニット各々がソフトウェアによって実現されることを特徴とする、請求項１乃至５の何れか１項に記載のターボ復号器システム。
7. 請求項１乃至６の何れか１項に記載のターボ復号器システムの用途に適したターボ復号器であって、前記ターボ復号器システムが、システム入力部と、各々がターボ復号器入力部を有する複数のターボ復号器とを備えるターボ復号器において、当該複数のターボ復号器が並列に構成されるとともに、前記ターボ復号器システムが更に、前記ターボ符号化されたビットを当該ターボ復号器の１つに割り当てるために、前記システム入力部と前記ターボ復号器入力部との間に結合される割り当て装置を備えることを特徴とするターボ復号器。
8. 請求項１乃至７の何れか１項に記載のターボ復号器システムを有する、ハードディスクドライブ、受信器、又はネットワーク装置等の通信装置。

Images