CN101971379B - 具有带中心凹部的托座的led模块 - Google Patents

具有带中心凹部的托座的led模块 Download PDF

Info

Publication number
CN101971379B
CN101971379B CN200980113439.2A CN200980113439A CN101971379B CN 101971379 B CN101971379 B CN 101971379B CN 200980113439 A CN200980113439 A CN 200980113439A CN 101971379 B CN101971379 B CN 101971379B
Authority
CN
China
Prior art keywords
bracket
recess
expansion
led
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980113439.2A
Other languages
English (en)
Other versions
CN101971379A (zh
Inventor
王燕琦
川口洋明
弗里德里希·瓦格纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ledon Lighting Jennersdorf GmbH
TridonicAtco Optoelectronics GmbH
Original Assignee
TridonicAtco Optoelectronics GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TridonicAtco Optoelectronics GmbH filed Critical TridonicAtco Optoelectronics GmbH
Publication of CN101971379A publication Critical patent/CN101971379A/zh
Application granted granted Critical
Publication of CN101971379B publication Critical patent/CN101971379B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

一种LED模块(1)，包括具有凹部(3)的托座(2)，其中，凹部(3)具有带有底部的中心部分和包围中心部分的扩展部分(26)。LED芯片(5)布置在中心部分的底部上。键合线(14)从LED芯片(5)通向扩展部分(26)的底部，以便与LED芯片(5)的第一电极接触。在一个实施例中，键合线(14)借助于从扩展部分的底部起穿过托座(2)而通向托座(2)的反面的穿通接触件，与托座(2)的反面电连接。在另一实施例中，第一导电通道从LED芯片的第一电极起穿越凹部(3)的侧壁而通向托座(2)的表面，并从此处穿越托座(2)的横壁而到达托座(2)的反面。与第一导电通道电隔离的第二导电通道，从LED芯片(5)的第二电极起穿越凹部(3)的侧壁而通向托座(2)的表面，并从此处穿越托座(2)的横壁而到达托座(2)的反面。

Description

具有带中心凹部的托座的LED模块
本发明涉及固态照明领域。
本发明尤其涉及具有托座(platform)的LED模块的领域，该托座上安装有至少一个LED芯片(LED裸片)。所述LED芯片尤其可以是诸如蓝光照明LED芯片的单色LED芯片。正如公知的，假使在上述芯片顶部放置包括色彩变换颗粒的层，则色彩变换颗粒将会变换(通常是降频变换(down-convert))LED芯片所发射的光中的至少一部分，使得原来由LED芯片所发射的光谱与通过色彩变化颗粒的变换而产生的光谱的混合将从LED模块发射出来。借助此技术，可以制造例如白光照明LED模块。
近来已发展出了用于LED封装设计的表面安装技术(SMT)。所述SMT法具有可将LED元件尺寸最小化的优点。
为了将垂直型LED芯片和面朝上(FU)水平型LED芯片安装到封装(package)(例如由硅制成)上，通常要在托座的刻蚀凹部中形成金属焊盘，以便安装LED芯片。另外，至少一条键合线(通常由金制成)用于将LED芯片的顶表面电极与通常通向托座的反面的电通道连接。
安装有LED芯片的晶片的正面与通常放置电源和控制电路的晶片的反面之间的电连接，是通过表面金属化为电路来实现的。
一般而言，LED封装的元件尺寸的最小化，对于诸如在移动电话中、便携式显示器，LCD的背光等现代的LED应用而言是重要的因素。此外，光学方面，例如使用透镜的情况，也需要光源其自身的最小化。
因此，本发明意在实现此目的：提供一种特别用于使具有处于托座的凹部中的芯片的LED模块最小化的技术。
此目的借助于独立权利要求中的特征来实现，从属权利要求进一步深化了本发明的中心思想。
根据本发明的第一个方面，提供一种在托座内具有至少一个穿通孔的LED模块，所述LED模块包括：
托座，所述托座具有凹部，所述凹部具有带底部的中心部分和包围中心部分的阶梯式扩展部分；
至少一个LED芯片，所述LED芯片布置在中心部分的底部上；
键合线，所述键合线从LED芯片通向扩展部分的底部，以便与LED芯片的第一电极接触。键合线借助于从扩展部分的底部起穿过托座而通向托座的反面的穿通接触件(through contact)，与托座的反面电连接。
LED模块还可以包括在中心部分的底部内的穿通接触件，所述穿通接触件与LED芯片的第二电极接触。
托座可以由硅制成。
可以提供色彩变换介质而用来填充凹部的中心部分，其中，色彩变换介质的顶表面基本上可以与所述凹部的扩展部分的底部齐平。
凹部的扩展部分可以填充有透明介质，优选地，所述透明介质不具有色彩颗粒和/或散射颗粒。
替代地，凹部的扩展部分可以填充有包括色彩变换颗粒和/或散射颗粒的透明介质。
可以选择凹部的扩展部分中的色彩变换颗粒，使得扩展部分中的色彩变换颗粒将光变换为第一光谱，而中心部分中的色彩变化颗粒将光变换为与第一光谱不同的第二光谱。
扩展部分可以填充有在托座的顶表面上方延伸的水滴形顶部。
替代地，扩展部分可以填充有与托座的顶表面齐平的介质。
凹部的中心部分可以具有正方形或矩形的剖面形状。
扩展部分可以具有圆形的形状。
中心部分的底部可以具有小于300μm、优选地介于50μm至150μm之间的厚度。
扩展部分可以具有介于2mm至4mm之间、优选地介于2.0mm至3.0mm之间的直径。
在俯视时，所述托座可以具有正方形或矩形的剖面形状。
界定扩展部分的壁可以例如与托座的界定中心凹部的部分整体地形成。在此情况下，可以通过两步刻蚀工艺，例如在硅中的各向异性刻蚀工艺，来形成凹部的扩展部分和中心部分。
替代地，界定扩展部分的壁可以作为单独的部件而安装至托座的界定中心凹部的部分。
为了将LED芯片的电极与穿通接触件连接，可以在中心凹部的底部上提供金属化层。
在凹部的中心部分的底部内的穿通接触件相对于芯片偏离，即从上方看去时在LED芯片的轮廓外部。
键合线可以借助于从扩展部分的底部起穿过托座而通向托座的反面的另外的穿通接触件，与托座的反面电连接。
本发明的另一方面涉及一种具有带中心部分和扩展部分的凹部的硅托座，所述硅托座设计用于LED模块中。
本发明的又一方面涉及一种LED模块，在所述LED模块中，经由横向金属化通道来接触LED芯片的一个或更多个电极，所述LED模块包括：
托座，所述托座具有凹部；
至少一个LED芯片，所述LED芯片布置在凹部的底部上；
第一导电通道(金属化通道)，所述第一导电通道从LED芯片的第一电极起穿越凹部的侧壁而通向托座的表面，并从此处穿越托座的横壁而到达托座的反面；以及
与第一导电通道电隔离的第二导电通道，所述第二导电通道从LED芯片的第二电极起穿越凹部的侧壁而通向托座的表面，并从此处穿越托座的横壁而到达托座的反面。
在结合附图而理解以下对本发明的多个不同实施例的描述后，对本领域的技术人员而言，进一步的目的、特征和优点将变得明显。
图1示出本发明的第一个实施例，其中置于托座的凹部中的LED芯片分别经由横向导电通道(金属化通道)和键合线来电接触，
图2是分别示出图1的LED模块的正面(FS)和背面(BS)的视图，
图3是示出具有垂直型LED芯片(一个电极位于LED芯片的顶表面，而另一电极位于其底表面)的本发明的另一实施例的立体图，
图4示出图3的实施例的侧面剖面图，
图5示出本发明的另一实施例，其中托座的凹部中的LED芯片分别经由穿通孔和位于顶表面的键合线来接触，
图6示出本发明的又一实施例，其中托座的凹部中的FU(面朝上)安装LED芯片经由两条键合线来接触，
图7示出垂直型LED芯片的电极分别由金属化通道和键合线来接触的实施例，
图8示出图7的实施例的剖面图，并且
图9示出对图7和图8的实施例的修改。
图1，图2：具有横向金属化通道(表面电流通道)的实施例：
现在将结合图1和图2来说明这样的实施例：在所述实施例中，布置在(例如硅)托座的凹部中的LED芯片的至少一个电极并且优选地甚至是两个电极，经由构成表面电流通道的至少一个横向金属化通道而与托座的反面的电接触件连接。
图1大体示出了设计用来产生具有确定光谱的光的LED模块1。LED模块1包括可以由例如硅(硅晶片)制成的托座。所述托座具有处于底部4的凹部3，在所述凹部3放置有能够发射具有确定光谱的光的LED芯片5。由凹部3所确定的腔室可以填充有可包括色彩变换颗粒和/或散射颗粒的透明介质6。
在图1所示的实施例中，凹部3中的填充物6的顶表面7与硅托座的顶表面8基本齐平。
凹部3的侧壁9，包括侧壁19，在图1中都示出为垂直的，但其也可以是倾斜的，从而使凹部3朝着图1所见的顶框架开口。
如果需要的话，可以使侧壁9为可反光的(通过表面处理和/或诸如Al或Ag的金属涂覆)。
为了与处于LED芯片的顶表面11的第一电极10和设置于LED芯片5的底表面的第二电极12接触，可以采用不同的方法。在图1所示的实施例中，经由键合线14来接触处于LED芯片5的顶表面11的电极10，所述键合线14可例如由金制成，并以在凹部3的填充物6的顶表面7上方延伸的方式通向布置在托座2的顶表面8上的接合焊盘(landing pad)15。随后，导电通道从接合焊盘15起穿越托座2的侧壁16而通向托座2的反面(背面)17。
经由导电金属化层48来接触布置在LED芯片5的底面13的电极12，所述导电金属化层48可以是具有导电金属化通道18的平板，所述导电金属化通道18从托座2的底部4起穿越腔室(凹部)3的侧壁19而通向托座2的顶表面8，并随后穿越侧壁49(不同于首次提到的电极的侧壁16)而到达布置于硅托座2的反面(背面)的电接触件20。电接触件20、21经由隔离间隙22而彼此分离。导电金属化通道18和导电金属化层48可以由导电的各种材料制成，例如也可以是半金属。
要注意的是，对于LED芯片5的顶表面11上的第一电极10而言，也可以替代使用键合线14而使用与金属化通道18相似但将其电隔离的另外的金属化通道。
为了以物理的方式来保护键合线14，通常将第二透明层(图1中未示出)涂覆到LED模块1的顶部，从而使其封闭键合线14。
在图1的实施例中，硅托座2不具有穿通孔。图2是示出图1的实施例的模块1的正面(FS)和背面(反面(BS))的视图。
正如可以看出的，凹部3可以具有大体矩形或正方形的剖面形状。而且硅托座的外轮廓也可以是正方形或矩形。正面图示出用于键合线14(图2中未示出)的接合焊盘15。在图2(正面)中还示意性地示出了具有导电通道18导电金属化层48和的侧壁19。
用于键合线14的接合焊盘15可以通过可由例如硅氧化物形成的隔离层23而与金属化通道18隔离。
图3至图9：在托座内具有穿通孔的实施例：
现在将结合图3至图9来描述这样的实施例：在所述实施例中，布置在(例如硅)托座的凹部中的LED芯片的电接触件经由横穿托座的穿通孔而与位于托座的背面的电接触件连接。每个穿通孔可以经由金属化通道或键合线而与LED芯片的相关电极连接。穿通孔可以设置于托座中的凹部的中心部分和/或扩展部分，这为设计选择提供了自由度。
穿通孔，也称作通孔，是在半导体制造即集成电路设计和LED托座的领域中经常使用的技术。(穿通硅通孔(through-silicon via)是完全穿过基板或晶片的垂直电连接(通孔))。在例如绝缘氧化层的基板层中，穿通孔是允许不同的层之间的有导电连接的小开口。例如通过电镀或通过将所述、孔填充孔环或小铆钉，使得所述孔可导电。因此，穿通孔与图1和图2所示的横向金属化通道(表面通道)有较大的区别。它们也与例如采用流动成型技术而嵌入在托座中的横向金属化通道(表面通道)有较大的区别。此处即首先构建导电通道，然后重叠形成托座的覆盖材料。
注意的是，根据图3、4、5和7、8、9的实施例涉及垂直型芯片。垂直型芯片在芯片的两个面上具有两个电极。因此，至少一条键合线与顶表面负极连接，而经由例如刻蚀凹部中的金焊盘来连接芯片底部的正极。
如以下将进一步详细说明的，图3、4、5的实施例涉及正极接触穿通孔在凹部内的设计，而图7、8、9的实施例描述用于LED芯片的两个电极的穿通孔横穿凹部外部的托座而因此处于托座的较厚部(与托座的凹部底部的减少的厚度相比)的情况。
现在将结合图3来说明本发明的第二个实施例。提供了具有硅托座2和布置在凹部3中的LED芯片5的垂直型LED模块1。正如从图3和图4中可以看出的，此凹部3包括第一中心部分25，LED芯片5布置在所述第一中心部分25的底部4。
另外，第二扩展部分26布置在中心部分25上方。
可以通过例如两步(各向异性)刻蚀工艺来形成凹部3的第一中心部分25和第二扩展部分26。
经由键合线14而通向位于LED芯片5的顶表面的第一电极10，所述键合线14超过中心部分25的范围，并到达布置在凹部3的第二扩展部分26的底表面27上的接合焊盘15上。为了将键合线14的接合焊盘15与托座2的背面连接，在此实施例中，可被金属化的至少一个穿通接触件穿过(例如硅)托座2而通向背面接触件20。
此穿通接触件以及在本发明的构架中所提及的其它所有的穿通接触件，可以通过高深宽比DRIE(深反应离子刻蚀)来形成。
同样经由金属化层48接触布置于LED芯片5的底面13的LED芯片5的电极12。但是，在图3和图4的实施例中，此金属化层48还与布置在硅托座2的底部4内的第二穿通接触件29相接触。第二穿通接触件29就其布置在LED芯片5的轮廓外部(在俯视时)这个意义上而言是偏离设置的。第二穿通接触件29同样通向背面接触件21。
通过使得第二穿通接触件29位于LED芯片5的轮廓外部并偏离于金属化层48，能够避免可能由穿通接触件29带来的使LED芯片的金属化层48不平整并由此妨碍LED芯片5经由金属化层48与底部4的正确焊接的问题。
在图3和图4的实施例中，其表明了可以使界定凹部3的第二扩展部分的壁30与托座2的部分31整体地形成，其中，部分31界定凹部3的第一中心部分25，并且部分31也包括托座2的底部4。
但是，要注意的是，硅托座2的包括凹部3的第二扩展部分26的壁30的部分也可以作为单独的部件(例如环)而安装于所述部分31。
尤其可从图1所见的，凹部3的中心部分可以具有矩形或正方形的形状。
第二扩展部分26可以具有圆形或椭圆形的形状。
凹部3的第一中心部分25可以填充有色彩变换介质，即诸如具有散布于其中的色彩变换颗粒的树脂的基体。
优选地，用于填充凹部3的第二扩展部分26的材料是透明的，但不包括色彩变换颗粒。
在图4的实施例中，用于第二扩展部分26的填充物实际上是所谓的水滴形顶部24，所述水滴形顶部24是利用将凹部3的第二扩展部分26的侧壁30作为阻挡而涂覆的。
在图5的实施例中，本质的区别是，将用于填充凹部3的第二扩展部分26的材料41形成为与硅托座2的顶表面8齐平。
如从图3、4和5可以看出，优选地凹部3的第一中心部分25的填充物使得用于此填充物的材料33与凹部3的第二扩展部分26的底部27齐平。
在任何情况下，根据图1-图6的实施例，键合线14将总是穿过优选地包括色彩变换颗粒的第一材料33，其中，键合线14的弯曲部34由单独涂覆的第二透明基体来保护。
图6所示的实施例尤其适合用于FU(面朝上)芯片封装。FU安装芯片在LED芯片的顶部上具有正极和负极，使得至少有分别用于正极和负极的两条键合线与芯片顶表面连接。
因此，在图6的实施例中，取代穿通孔29，经由第二键合线35来电接触LED芯片5的第二电极，所述第二键合线35通向也布置于凹部3的第二扩展部分26的底部27的第二接合焊盘36。此第二接合焊盘36经由第二穿通接触件37而与图6的实施例中的LED模块1的背面接触件21电连接。图5所示的两个穿通接触件是相似的，并且具有相同的长度。将两个穿通孔(穿通接触件)移出凹部的中心部分，最小化了空间限制，并允许了更紧凑的LED模块的生产。
现在将结合图7至图9说明两个穿通孔将所述凹部的扩展部分的底部与托座的背面连接的本发明的又一实施例，其中，穿通孔中的一个经由键合线而与LED芯片的电极连接，而另一个利用穿越所述凹部的中心部分的底部和侧壁的金属化通道。将两个穿通孔(穿通接触件)移出凹部的中心部分，最小化了空间限制，并允许了更紧凑的LED模块的生产。
优选地，图3至图6的实施例中的凹部3的扩展部分26(其具有圆形的剖面形状)具有介于2mm至4mm、优选地2.0mm至3.0mm之间的直径。
优选地，中心部分25的底部4具有小于300μm、优选地介于50μm至150μm之间的厚度。
如图7和图8所示，在此实施例中，与图6的实施例不同的区别是，与LED芯片5的正极相连接的金属化通道38代替了图5的键合线35。
根据图9所示的修改，中心部分的侧壁是倾斜的(与图7和图8所示的实施例的竖直侧壁相比而言)，并且可以通过例如液相刻蚀来形成。金属化通道是穿越所述凹部的中心部分的倾斜侧壁而应用的。
附图标记列表
1     LED模块
2     托座
3     凹部
4     凹部的底部
5     LED芯片
6     填充物
7     LED芯片的顶表面
8     顶表面
9     凹部的侧壁
10    第一电极
11    LED芯片的顶表面
14    键合线
15    接合焊盘
16    托座的侧壁
17    托座的反面
19    凹部的侧壁
20    电接触件1
21    电接触件2
22    隔离间隙
23    隔离层
25    凹部的中心部分
26    阶梯形的扩展部分
27    第二扩展部分的底部
28    第一穿通接触件
29    第二穿通接触件
30    界定扩展部分的壁
31    托座的部
32    透镜
33    用于第一部分25的填充物
34    弯曲部
35    键合线
36    第二接合焊盘
37    第二穿通接触件
38    金属化通道
41    用于第二扩展部分26的填充物
48    导电层
49    托座的侧壁

Claims (19)

1.一种LED模块(1)，包括：
托座(2)，所述托座(2)具有凹部(3)，所述凹部(3)具有带有底部(4)的中心部分(25)和包围所述中心部分(25)的阶梯式扩展部分(26)；
至少一个LED芯片(5)，所述LED芯片(5)布置在所述中心部分(25)的所述底部(4)上；
键合线(14)，所述键合线(14)从所述LED芯片(5)通向所述扩展部分(26)的底部，以便与所述LED芯片(5)的第一电极(10)接触，
其中，所述键合线(14)借助于从所述扩展部分(26)的底部起穿过所述托座(2)而通向所述托座(2)的反面的第一穿通接触件(28)，与所述托座(2)的反面电连接，
所述LED模块还包括在所述中心部分(25)的所述底部(4)内的第二穿通接触件(29)，所述第二穿通接触件(29)与所述LED芯片(5)的第二电极(12)接触，其中，俯视时所述第二穿通接触件(29)布置在所述LED芯片(5)的轮廓外部。
2.根据权利要求1所述的LED模块(1)，其中，所述凹部(3)的所述中心部分(25)填充有色彩变换介质，其中，所述色彩变换介质的顶表面基本上与所述凹部(3)的所述扩展部分(26)的底部齐平。
3.根据前述权利要求中的任何一项所述的LED模块(1)，其中，所述凹部(3)的所述扩展部分(26)填充有透明介质，所述透明介质优选地不具有色彩颗粒和/或散射颗粒。
4.根据权利要求1至2中的任何一项所述的LED模块(1)，其中，选择设置在所述凹部(3)的所述扩展部分(26)中的第一色彩变换颗粒，从而使所述第一色彩变换颗粒将光变换为与所述LED芯片所发射的光谱不同的第一光谱，而所述中心部分(25)中的第二色彩变换颗粒将光变换为与所述第一光谱不同并与所述LED芯片光谱不同的第二光谱。
5.根据权利要求1至2中的任何一项所述的LED模块(1)，其中，所述凹部(3)的所述中心部分(25)填充有不具有色彩变换颗粒的透明介质，而所述扩展部分(26)填充有包括色彩变换颗粒的介质。
6.根据权利要求1或2所述的LED模块(1)，其中，所述扩展部分(26)填充有在所述托座(2)的顶表面(8)上方延伸的水滴形顶部。
7.根据权利要求1或2所述的LED模块(1)，其中，所述扩展部分(26)填充有与所述托座(2)的顶表面齐平的介质。
8.根据权利要求1或2所述的LED模块(1)，其中，所述凹部(3)的所述中心部分(25)具有正方形或矩形的剖面形状，并具有小于300μm的厚度。
9.根据权利要求8所述的LED模块(1)，其中，所述中心部分(25)具有介于50至150μm之间的厚度。
10.根据权利要求1或2所述的LED模块(1)，其中，所述扩展部分(26)具有圆形的剖面形状。
11.根据权利要求10所述的LED模块(1)，其中，所述扩展部分(26)具有介于2mm至4mm之间的直径。
12.根据权利要求11所述的LED模块(1)，其中，所述扩展部分(26)具有介于2.0mm至3.0mm之间的直径。
13.根据权利要求1或2所述的LED模块(1)，其中，界定所述扩展部分(26)的壁(30)与所述托座(2)的部分(31)整体地形成，其中所述托座(2)的部分(31)界定所述凹部(3)的中心部分(25)并包括所述底部(4)。
14.根据权利要求13所述的LED模块(1)，其中，通过两步刻蚀工艺来形成所述凹部(3)的所述扩展部分(26)和所述中心部分(25)。
15.根据权利要求1或2所述的LED模块(1)，其中，界定所述扩展部分(26)的壁(30)作为单独的部件而附接至所述托座(2)的部分(31)，其中所述托座(2)的部分(31)界定所述凹部(3)的中心部分(25)。
16.根据权利要求1或2所述的LED模块(1)，其中，在所述凹部(3)的所述中心部分(25)的所述底部(4)上的金属化层(48)将所述LED芯片(5)的第二电极(12)与所述第二穿通接触件(29)连接。
17.根据权利要求1或2所述的LED模块(1)，其中，所述键合线(14)借助于从所述扩展部分的底部起穿过所述托座(2)而通向所述托座(2)的反面的另外的穿通接触件，与所述托座(2)的反面电连接。
18.根据权利要求1或2所述的LED模块(1)，其中，所述托座(2)由硅制成。
19.根据权利要求1或2所述的LED模块(1)，其中，在俯视时所述托座(2)具有正方形或矩形的剖面形状。
CN200980113439.2A 2008-04-18 2009-04-01 具有带中心凹部的托座的led模块 Expired - Fee Related CN101971379B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102008019667.3 2008-04-18
DE102008019667A DE102008019667A1 (de) 2008-04-18 2008-04-18 LED-Modul mit einer Plattform mit einer Zentralausnehmung
PCT/EP2009/002388 WO2009127326A2 (en) 2008-04-18 2009-04-01 Led module having a platform with a central recession

Publications (2)

Publication Number Publication Date
CN101971379A CN101971379A (zh) 2011-02-09
CN101971379B true CN101971379B (zh) 2014-04-02

Family

ID=40843359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980113439.2A Expired - Fee Related CN101971379B (zh) 2008-04-18 2009-04-01 具有带中心凹部的托座的led模块

Country Status (5)

Country Link
US (1) US8716730B2 (zh)
EP (1) EP2263268B1 (zh)
CN (1) CN101971379B (zh)
DE (1) DE102008019667A1 (zh)
WO (1) WO2009127326A2 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9780268B2 (en) 2006-04-04 2017-10-03 Cree, Inc. Submount based surface mount device (SMD) light emitter components and methods
USD738832S1 (en) * 2006-04-04 2015-09-15 Cree, Inc. Light emitting diode (LED) package
US9666762B2 (en) 2007-10-31 2017-05-30 Cree, Inc. Multi-chip light emitter packages and related methods
US9172012B2 (en) 2007-10-31 2015-10-27 Cree, Inc. Multi-chip light emitter packages and related methods
US9082921B2 (en) 2007-10-31 2015-07-14 Cree, Inc. Multi-die LED package
US9735198B2 (en) 2012-03-30 2017-08-15 Cree, Inc. Substrate based light emitter devices, components, and related methods
US10134961B2 (en) 2012-03-30 2018-11-20 Cree, Inc. Submount based surface mount device (SMD) light emitter components and methods
US10222032B2 (en) 2012-03-30 2019-03-05 Cree, Inc. Light emitter components and methods having improved electrical contacts
SG10201705797UA (en) * 2013-09-10 2017-08-30 Heptagon Micro Optics Pte Ltd Compact opto-electronic modules and fabrication methods for such modules
JP6569785B1 (ja) * 2017-12-22 2019-09-04 日亜化学工業株式会社 発光装置
TWI765569B (zh) * 2021-02-08 2022-05-21 健策精密工業股份有限公司 導線架結構及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1848044A2 (en) * 2006-04-19 2007-10-24 Shinko Electric Industries Co., Ltd. Semiconductor device and seconductor device fabrication method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3227295B2 (ja) * 1993-12-28 2001-11-12 松下電工株式会社 発光ダイオードの製造方法
KR100537349B1 (ko) * 1996-06-26 2006-02-28 오스람 게젤샤프트 미트 베쉬랭크터 하프퉁 발광 변환 소자를 포함하는 발광 반도체 소자
DE19638667C2 (de) 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
EP2267798B1 (de) * 1997-07-29 2015-09-30 OSRAM Opto Semiconductors GmbH Optoelektronisches Bauelement
US6734466B2 (en) * 2002-03-05 2004-05-11 Agilent Technologies, Inc. Coated phosphor filler and a method of forming the coated phosphor filler
JP4336137B2 (ja) * 2003-01-24 2009-09-30 京セラ株式会社 発光素子収納用パッケージおよび発光装置
US7326583B2 (en) * 2004-03-31 2008-02-05 Cree, Inc. Methods for packaging of a semiconductor light emitting device
TWI239670B (en) * 2004-12-29 2005-09-11 Ind Tech Res Inst Package structure of light emitting diode and its manufacture method
JP2006245020A (ja) * 2005-02-28 2006-09-14 Sharp Corp 発光ダイオード素子とその製造方法
DE102005037455A1 (de) * 2005-08-09 2007-03-01 Wei-Jen Hsu Weißlicht-Leuchtdiode
KR101181112B1 (ko) * 2005-10-27 2012-09-14 엘지이노텍 주식회사 발광 다이오드, 발광 다이오드 제조 방법 및 발광 다이오드 모듈
KR100703218B1 (ko) * 2006-03-14 2007-04-09 삼성전기주식회사 발광다이오드 패키지
JP2008016565A (ja) * 2006-07-04 2008-01-24 Shinko Electric Ind Co Ltd 発光素子収容体及びその製造方法、及び発光装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1848044A2 (en) * 2006-04-19 2007-10-24 Shinko Electric Industries Co., Ltd. Semiconductor device and seconductor device fabrication method

Also Published As

Publication number Publication date
WO2009127326A3 (en) 2010-04-15
DE102008019667A1 (de) 2009-10-22
WO2009127326A2 (en) 2009-10-22
US8716730B2 (en) 2014-05-06
CN101971379A (zh) 2011-02-09
EP2263268A2 (en) 2010-12-22
EP2263268B1 (en) 2016-01-06
US20110309396A1 (en) 2011-12-22

Similar Documents

Publication Publication Date Title
CN101971379B (zh) 具有带中心凹部的托座的led模块
CN104576421B (zh) 半导体器件和用于制造半导体器件的方法
US10177090B2 (en) Package-on-package semiconductor assembly having bottom device confined by dielectric recess
CN102376855B (zh) 发光器件和具有发光器件的照明系统
KR100750741B1 (ko) 캡 웨이퍼, 이를 구비한 반도체 칩, 및 그 제조방법
CN100576531C (zh) 半导体封装及其制造方法
CN101587933B (zh) 发光二极管的晶圆级封装结构及其制造方法
TWI528508B (zh) 高功率發光二極體陶瓷封裝之製造方法
CN105144416B (zh) 具有光电子器件的照明设备
CN101939858B (zh) 发光装置
US20110291153A1 (en) Chip submount, chip package, and fabrication method thereof
CN102549785B (zh) 发光装置
CN102064265B (zh) 具有凸柱/基座的散热座及基板的半导体晶片组体
EP2913856A1 (en) Light emitting device, method for manufacturing same, and body having light emitting device mounted thereon
CN103137582B (zh) 封装件中的凸块导线直连结构
US20160276545A1 (en) Electronic component and method for producing an electronic component
US11043409B2 (en) Method of forming contacts to an embedded semiconductor die and related semiconductor packages
CN101924038B (zh) 电子器件封装及制造方法
EP2228843A2 (en) Light emitting device package
CN103682035A (zh) 配线基板、发光装置及配线基板的制造方法
CN116210095A (zh) 光电子半导体器件和制造方法
CN104037305B (zh) 一种低热阻的晶圆级led封装方法及其封装结构
JP2013187545A (ja) 発光ダイオードパッケージの製造方法
US20230238294A1 (en) Semiconductor package including a chip-substrate composite semiconductor device
KR20130119643A (ko) 전기적으로 절연 고립된 방열 브리지를 가진 방열기판의 구조 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140402

Termination date: 20180401

CF01 Termination of patent right due to non-payment of annual fee