CN101971327A - 多层介质基板及半导体封装 - Google Patents

多层介质基板及半导体封装 Download PDF

Info

Publication number
CN101971327A
CN101971327A CN2009801098606A CN200980109860A CN101971327A CN 101971327 A CN101971327 A CN 101971327A CN 2009801098606 A CN2009801098606 A CN 2009801098606A CN 200980109860 A CN200980109860 A CN 200980109860A CN 101971327 A CN101971327 A CN 101971327A
Authority
CN
China
Prior art keywords
substrate
cavity
circuit
cavity resonance
suppresses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801098606A
Other languages
English (en)
Other versions
CN101971327B (zh
Inventor
八十冈兴祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101971327A publication Critical patent/CN101971327A/zh
Application granted granted Critical
Publication of CN101971327B publication Critical patent/CN101971327B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/16—Auxiliary devices for mode selection, e.g. mode suppression or mode promotion; for mode conversion
    • H01P1/162—Auxiliary devices for mode selection, e.g. mode suppression or mode promotion; for mode conversion absorbing spurious or unwanted modes of propagation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Reversible Transmitting Devices (AREA)

Abstract

本发明提供一种多层介质基板，包括：第一空腔谐振抑制电路(20A)，该第一空腔谐振抑制电路(20A)抑制第一信号波的空腔谐振；以及第二空腔谐振抑制电路(20B)，该第二空腔谐振抑制电路(20B)抑制频率不同于第一信号波的第二信号波的空腔谐振。所述两个空腔谐振抑制电路分别包括：开口部(50A、50B)，该开口部(50A、50B)形成于表层接地导体18；阻抗变换器，该阻抗变换器的长度为信号波的基板内有效波长的约1/4的奇数倍；前端短路的介质传输线路，该前端短路的介质传输线路的长度为信号波的基板内有效波长的约1/4的奇数倍；耦合开口，该耦合开口形成于内层接地导体；以及电阻，该电阻形成于耦合开口，从而得到抑制多个频率信号波的空腔谐振的多层介质基板。

Description

多层介质基板及半导体封装
技术领域
本发明涉及一种在介质基板上形成有用于装载在微波带或毫米波带等高频带中进行动作的半导体器件的电磁屏蔽空间(以下，作为空腔)的多层介质基板及半导体封装。
背景技术
装载有在微波带、毫米波带等高频带中进行动作的高频半导体器件的高频封装中，基于其对环境的耐受性和动作的稳定性，高频半导体器件通常装载在用盖板、密封圈、接地导体等实现气密及电屏蔽的空腔内。
然而，在取决于盖板等构件的空腔尺寸成为自由空间传播波长的约1/2或其整数倍的频带中，会发生谐振，从而使得空腔内的半导体器件的动作和传输线路的特性不稳定。尤其是在毫米波带(30GHz～300GHz)中进行动作的高频半导体器件，由于器件的尺寸接近信号频率所对应的传播波长的尺寸，因此，用于收纳器件的空腔的尺寸难以设为信号频率所对应的传播波长的1/2以下，从而容易产生高次谐振模式。尤其是在76GHz带中进行动作的毫米波雷达，在该频带中，由于自由空间传播波长成为4mm左右，装载多个1～3mm见方的高频电路所需的空腔大小成为10mm左右，因此，容易发生空腔谐振。
以往，为了抑制这种空腔谐振，提出了以下的结构。即，包括：开口部，该开口部形成于空腔内的基板上所配置的表层接地导体；阻抗变换器，该阻抗变换器通过该开口部与空腔进行电耦合，其长度为信号波的基板内有效波长的约1/4；前端短路的介质传输线路，该前端短路的介质传输线路的长度为信号波的基板内有效波长的约1/4；耦合开口，该耦合开口形成于阻抗变换器和介质传输线路的连接部中的内层接地导体；以及电阻，该电阻形成于所述耦合开口，通过提高电磁波的吸收效率，从而可靠地抑制空腔谐振，使半导体器件和传输线路稳定地进行动作(例如，参照专利文献1)。
专利文献1：国际公开第06/001389号
发明内容
然而，在使用高频封装作为倍频器或谐波混频器等的情况下，有时会从传输线路输出不同频率的信号波。在这种情况下，会发生在空腔内存在多个频率的信号波的状态。以往，用于抑制空腔谐振的阻抗变换器和介质传输线路只对一种频率设置。因此，虽然能够抑制对象频率的谐振，却无法抑制对象以外频率的谐振。
本发明是鉴于上述问题而完成的，其目的在于得到一种多层介质基板及具备该多层介质基板的半导体封装，所述多层介质基板即使是在存在多个频率的信号波的情况下，也能够不增大成本、并以简单的构造且高效率地抑制空腔谐振。
为了解决上述问题来达到目的，本发明所涉及的多层介质基板在介质基板上形成空腔，在该空腔内安装半导体器件，该多层介质基板具备空腔谐振抑制电路，该空腔谐振抑制电路包括：开口部，该开口部形成于所述空腔内的介质基板上所配置的表层接地导体；阻抗变换器，该阻抗变换器形成于介质基板内，通过所述开口部与所述空腔进行电耦合，其长度为信号波的基板内有效波长的约1/4的奇数倍；前端短路的介质传输线路，该前端短路的介质传输线路形成于介质基板内，其长度为信号波的基板内有效波长的约1/4的奇数倍；耦合开口，该耦合开口形成于所述阻抗变换器和介质传输线路的连接部中的内层接地导体；以及电阻，该电阻形成于所述耦合开口，所述多层介质基板的特征在于，包括：第一空腔谐振抑制电路，该第一空腔谐振抑制电路抑制第一信号波的空腔谐振；以及第二空腔谐振抑制电路，该第二空腔谐振抑制电路抑制频率不同于所述第一信号波的第二信号波的空腔谐振。
在第一项发明中，通过形成与空腔耦合的终端波导，得到与无盖板的开放状态等效的伪状态，从而抑制空腔谐振。即，在本发明中，在介质基板上所配置的表层接地导体的空腔端部或空腔端部的周边形成开口部(表层接地导体的开口部分)，并且在该开口部前方的介质基板内形成长度为信号波的基板内有效波长λg的约1/4的奇数倍的阻抗变换器。在阻抗变换器的前端、即从开口部向基板的厚度方向的长度成为约λg/4的奇数倍的位置，在内层接地导体上形成耦合开口，并形成电阻(印刷电阻)来覆盖该耦合开口。阻抗变换器的特性阻抗被设定为变换上述电阻与空腔的阻抗的值。此外，在耦合开口、即电阻的前方，形成长度为信号波的基板内有效波长λg的约1/4的奇数倍的前端短路的介质传输线路。耦合开口中的电场分布因介质传输线路的短路负载条件而开放，电阻配置在该电场的最大点且与电场方向平行。而且，关于包含这些阻抗变换器和介质传输线路的空腔谐振抑制电路，包括：第一空腔谐振抑制电路，该第一空腔谐振抑制电路抑制第一信号波的空腔谐振；以及第二空腔谐振抑制电路，该第二空腔谐振抑制电路抑制频率不同于第一信号波的第二信号波的空腔谐振。
根据第一项发明，由于对于第一信号波及频率不同于第一信号波的第二信号波，分别能够用阻抗变换器，实现空腔反射较少的阻抗变换，即从中空波导管向电阻负载的反射较少的阻抗变换，并且用前端短路的介质传输线路，使耦合开口处的电场成为最大(开放点)，因此，对于上述信号频带，能够得到电阻最大限度的衰减、吸收效果，对于这两个频率的信号波，能够可靠地抑制空腔谐振，从而得到半导体器件和传输线路的稳定动作。
附图说明
图1是表示本发明所涉及的半导体封装(高频封装)的外观的立体图。
图2是表示本发明所涉及的半导体封装的盖板取下后的外观的立体图。
图3是表示本发明所涉及的半导体封装的内部结构的俯视图。
图4是详细地表示实施方式1的半导体封装的多层介质基板的内部分层构造中尤其是第一空腔谐振抑制电路的剖视图。
图5是将图4所示的第一空腔谐振抑制电路的部分放大后的部分放大剖视图。
图6是详细地表示实施方式1的半导体封装的多层介质基板的内部分层构造中尤其是第二空腔谐振抑制电路的剖视图。
图7是将图5所示的第二空腔谐振抑制电路的部分放大后的部分放大剖视图。
图8是表示将两块导电板设置成各自不同地交替向中心方向突出的状态的部分放大剖视图。
图9是表示空腔谐振压制电路的等效电路的图。
图10是详细地表示实施方式2的半导体封装的多层介质基板的内部分层构造中尤其是第一空腔谐振抑制电路的部分放大剖视图。
图11是详细地表示实施方式2的半导体封装的多层介质基板的内部分层构造中尤其是第二空腔谐振抑制电路的部分放大剖视图。
图12是详细地表示实施方式3的半导体封装的多层介质基板的内部分层构造中尤其是第一空腔谐振抑制电路的部分放大剖视图。
图13是详细地表示实施方式3的半导体封装的多层介质基板的内部分层构造中尤其是第二空腔谐振抑制电路的部分放大剖视图。
标号说明
1   高频封装(半导体封装)
2   多层介质基板
3A  混频器(高频器件)
3B  MMIC(高频器件)
4   密封圈
5   盖板
6   IC装载凹部
6a  侧壁
12  引线
16  接地面(表层接地导体)
18  接地图案(表层接地导体)
20A、21A、22A  第一空腔谐振抑制电路
20B、21B、22B  第二空腔谐振抑制电路
25、26、27     导电板
28A 第一信号波用传输线路
28B 第二信号波用传输线路
30、30a 接地通孔
30d 构成前端短路面的接地通孔
30e 电阻通孔列
33  空腔
35  内层接地导体
40  信号通孔
50A 第一开口部
50B 第二开口部
60A 第一阻抗变换器
60B 第二阻抗变换器
65A 第一耦合开口
65B 第二耦合开口
70A 第一电阻
70B 第二电阻
80A 第一介质传输线路
80B 第二介质传输线路
具体实施方式
下面，基于附图，详细说明本发明所涉及的多层介质基板及半导体封装的实施方式。本发明并不限于这些实施方式。
实施方式1.
图1是表示本发明所涉及的半导体封装(高频封装)的外观的立体图。图2是表示本发明所涉及的半导体封装的盖板取下后的外观的立体图。图3是表示本发明所涉及的半导体封装的内部结构的俯视图。图4是表示实施方式1的半导体封装的多层介质基板的内部分层构造的剖视图。图5是将图4所示的第一空腔谐振抑制电路的部分放大后的部分放大剖视图。图6是表示实施方式1的半导体封装的多层介质基板的内部分层构造的剖视图。图7是将图5所示的第二空腔谐振抑制电路的部分放大后的部分放大剖视图。
本发明可适用于装载有在任意频带中进行动作的半导体器件(半导体IC)的半导体封装，但这里，示出了将本发明适用于装载有在微波带、毫米波带等高频带中进行动作的多个高频器件的半导体封装1的情况。半导体封装1具备多层介质基板2，该多层介质基板2在介质基板上以气密或接近气密的状态形成电屏蔽的空腔，在该空腔内安装高频器件。所谓接近气密的状态，是指例如开有一个高度在10μm以下的用于使水蒸汽通过的小孔(间隙)、从而构成电磁屏蔽的状态。
在多层介质基板2上，用焊锡或银焊料等焊材来将金属制的矩形框状的密封圈4接合，并且在密封圈4上焊接接合作为盖体的盖板5。在密封圈4内的多层介质基板2上，安装有作为高频器件的MMIC3B及混频器3A。通过密封圈4与盖板5的接合，以气密或接近气密的状态来密封设置于多层介质基板2上的高频器件。密封圈4和盖板5将从高频器件向外部的不需要的辐射进行屏蔽。即，密封圈4和盖板5构成覆盖多层介质基板2的一部分表层及高频器件的电磁屏蔽构件。此外，电磁屏蔽的结构并不限于此，除了设置于多层介质基板2的表面和内层的后述的接地导体和接地的多个通孔等之外，还包括多种构成要素。
如图2和图3所示，密封圈4内部的多层介质基板2上，安装有MMIC3B和与之连接的两个混频器3A。MMIC3B安装在距离多层介质基板2的中心靠向密封圈4的一侧长边4a的位置。而两个混频器3A安装在靠向密封圈4的另一侧长边4b的位置。MMIC3B和混频器3A被收纳在穿透多层介质基板2的上层(图例中为第一层、第二层)而形成的IC装载凹部6。在IC装载凹部6的底面的表面形成有接地导体16。MMIC3B和混频器3A与接地导体16通过焊锡或焊材等接合材料进行接合。
图3中，从两个混频器3A向着长边4b的方向分别延伸有频率fo的第一信号波用的第一信号波用传输线路28A。另一方面，从MMIC3B向着长边4a的方向延伸有频率fo/2的第二信号波用的第二信号波用传输线路28B。第一信号波用传输线路28A和第二信号波用传输线路28B形成在多层介质基板2的表层，通过MMIC3B和混频器3A的导体焊盘和引线进行引线接合连接。
多层介质基板2的表层的接地导体18如图4和图6所示，通过形成在多层介质基板2的IC装载凹部6的周围的多个接地通孔30a(图3中被省略)，与MMIC安装面的接地导体16连接，成为相同的电位。沿着密封圈4配置有另外几个接地通孔30，这些接地通孔30与接地导体18连接，成为相同的电位。
接地通孔30a、30之间的间隔被设定作为小于不希望有的波即高频封装1内所使用的高频信号的基板内有效波长的1/2的值，从而，抑制不希望有的波通过IC装载凹部6的侧壁6a进入多层介质基板2的内部，用上述密封圈4和盖板5立体地形成电磁屏蔽。
如图3所示，沿着密封圈4，形成有频率fo的第一信号波用的第一空腔谐振抑制电路20A、和频率fo/2的第二信号波用的第二空腔谐振抑制电路20B这两种空腔谐振抑制电路。在接地图案18的空腔端部或空腔端部的周边，沿着密封圈4形成第一开口部50A和第二开口部50B。在第一开口部50A的前方的多层介质基板2内，形成第一空腔谐振抑制电路20A。在第二开口部50B的前方的多层介质基板2内，形成第二空腔谐振抑制电路20B。
第一空腔谐振抑制电路20A和第二空腔谐振抑制电路20B沿着密封圈4，分别形成在能够有效地抑制频率fo的第一信号波和频率fo/2的第二信号波的空腔谐振的位置上。即，第一空腔谐振抑制电路20A形成在将密封圈4的长边4a一分为三的两端部、将相对的长边4b一分为三的中央部、以及将两条短边4c、4d一分为二的靠向长边4b一侧的部分。第二空腔谐振抑制电路20B形成在沿密封圈4的剩下的部分。
图4和图6中，将信号通孔涂成白色，接地通孔30、30a用阴影线表示。图4和图5中，第一空腔谐振抑制电路20A包括：第一开口部50A、第一阻抗变换器60A、第一耦合开口65A、前端短路的第一介质传输线路80A、以及第一电阻70A。图6和图7中，第二空腔谐振抑制电路20B包括：第二开口部50B、第二阻抗变换器60B、第二耦合开口65B、前端短路的第二介质传输线路80B、以及第二电阻70B。
参照图4和图5，对第一空腔谐振抑制电路20A进行说明。在作为多层介质基板2的表层(第一层)的表层接地导体的接地图案18的空腔端部或空腔端部周边，形成第一开口部50A、即接地的开口图案。在该第一开口部50A的前方的多层介质基板2内，形成第一阻抗变换器60A，该第一阻抗变换器60A通过开口部50A与空腔33(即中空波导管)进行电耦合，其长度为第一信号波的基板内有效波长λga的约1/4。该阻抗变换器60A包括：内层接地导体35、多个接地通孔30、以及配置于这些内层接地导体35和多个接地通孔30的内部的介质。
在从第一开口部50A向基板的厚度方向的长度为约λga/4的位置上所配置的内层接地导体35中，形成有第一耦合开口65A、即接地的开口图案。并形成第一电阻(印刷电阻)70A来覆盖上述耦合开口65A。此外，在第一耦合开口65A的前方，形成有长度为信号波的基板内有效波长λga的约1/4的前端短路的第一介质传输线路80A。该第一介质传输线路80A包括：内层接地导体35、多个接地通孔30、30d、以及配置于这些内层接地导体35和多个接地通孔30的内部的介质，起到作为在前端具有短路面(接地通孔30d的排列面)的介质波导的作用。所谓第一介质传输线路80A的约λga/4的长度，如图5所示，是从短路前端的接地通孔30d到第一耦合开口65A的距离L2a。另外，所谓第一阻抗变换器60A的约λga/4的长度，是从第一开口部50A到第一耦合开口部65A的距离L1a。
在接地图案18的空腔端部或空腔端部周边形成第一开口部50A，该第一开口部50A的前方的多层介质基板2与第一阻抗变换器60A、第一电阻70A连接。另外，由于在波导管中无法实现开放端，因此，将第一介质传输线路80A与第一阻抗变换器60A连接，在距离第一介质传输线路80A的前端短路点约λga/4的位置上，即在作为第一阻抗变换器60A和第一介质传输线路80A的连接部的第一耦合开口65A上，设置第一电阻70A。即，距离第一介质传输线路80A的前端短路点约λga/4的位置，对于基板内有效波长为λga的信号波来说，成为电场最大的开放点，在该开放点设有第一电阻70A。根据上述结构，对于上述信号频带，作为有效地进行衰减、吸收的终端器而进行动作，从而能够抑制空腔谐振，使MMIC和传输线路的动作稳定。
接下来，参照图6和图7，对第二空腔谐振抑制电路20B进行说明。在接地图案18的空腔端部或空腔端部周边形成第二开口部50B。在该第二开口部50B的前方的多层介质基板2内，形成长度为第二信号波的基板内有效波长λgb的约1/4的第二阻抗变换器60B。
在从第二开口部50B向基板的厚度方向的长度为约λga/4的位置上所配置的内层接地导体35中，形成有第二耦合开口65B。并形成第二电阻(印刷电阻)70B来覆盖上述第二耦合开口65B。此外，在第二耦合开口65B的前方，形成有长度为信号波的基板内有效波长λgb的约1/4的前端短路的第二介质传输线路80B。该第二介质传输线路80B起到作为前端具有短路面(接地通孔30d的排列面)的介质波导的作用。所谓第二介质传输线路80B的约λgb/4的长度，如图7所示，是从短路前端的接地通孔30d到第二耦合开口65B的距离L2b。另外，所谓第二阻抗变换器60B的约λgb/4的长度，是从第二开口部50B绕过导电板25到第二耦合开口部65B的距离L1b。
频率fo/2的第二信号波的基板内有效波长λgb是频率fo的第一信号波的基板内有效波长λga的两倍。因此，距离L1b需要是距离L1a的两倍。对此，第二阻抗变换器60B在内部具有导电板25，该导电板25使第二阻抗变换器60B的波导绕行而变长，变成约λgb/4的长度。因此，不需要增加多层介质基板2的厚度(不需要增加多层基板的层数)，就能构成与长波长的信号波所对应的阻抗变换器。
此外，由于导电板25的目的在于使第二阻抗变换器60B的内部传播的信号波绕行，因此，在形成于第二阻抗变换器60B的内部的波导中，若将该导电板25设置在与信号波的前进方向正交的方向上，则能够有效地使信号波绕行。另外，若将导电板25设置成从波导的设有第二开口部50B及第二电阻70B的一侧的侧部向中心方向突出，则非常有效。此外，如图8所示，若将导电板26和导电板27设置成从阻抗变换器60B的内部所形成的波导的相对两个侧部、各自不同地交替向中心方向突出，则能够进一步增大绕行距离。
接下来，使用图9，对谐振压制电路的等效电路进行说明。此处，说明第一空腔谐振抑制电路20A，关于第二空腔谐振抑制电路20B也是一样的。在第一空腔谐振抑制电路20A中，若将第一阻抗变换器60A的特性阻抗设为Z2，将空腔33的特性阻抗设为Z0，将第一电阻70A的电阻值设为R，则选择满足Z2＝(Z0·R)1/2的(阻抗匹配)值。当插入这种阻抗变换器60A时，与在空腔33一侧的开口部50A中直接设置电阻70A的情况相比，能够改善反射特性，即改善电阻70A产生的衰减、吸收效果。
虽然理想情况是希望第一介质传输线路80A的特性阻抗Z1、与电阻的终端阻抗R一致，但由于只要像上述那样能够得到第一耦合开口65A的开放条件即可，因此并不限于上述情况。另外，由于上述谐振压制电路的反射特性会因空腔33(中空波导管)和阻抗变换器60A(介质传输线路)的介质常数之差而产生高次谐波的电抗分量，使得阻抗的匹配状态发生变化，因此，为了改善这种情况，也可在构成阻抗变换器60A的内层接地导体35中加入抵消电抗用的膜片(电感性、电容性)等。另外，为了抵消上述电抗分量，也可以对阻抗变换器60A的特性阻抗Z2和有效长度L1a进行修正，从而改善整个谐振压制电路的反射特性。
由此，根据实施方式1，由于利用表层接地导体的开口部、和阻抗变换器，实现了空腔33与电阻的阻抗匹配，并且将电阻配置在介质传输线路的成为电场最大的开放点即耦合开口上，且与电场平行，因此，在信号频带中，得到无电壁的伪终端条件，从而与无盖板5的开放状态相同，压制了谐振模式，而且，形成了抑制频率fo的第一信号波的空腔谐振的第一空腔谐振抑制电路20A、和抑制频率fo/2的第二信号波的空腔谐振的第二空腔谐振抑制电路20B这两种谐振抑制电路，因此，能够抑制作为对象的两个频率信号波的谐振。另外，在制造多层介质基板的过程中，由于能够同时制作开口部、介质传输线路和电阻，而不需要二次组装操作，因此，能够简化制造工序，降低装置的成本。而且，由于配置电阻时不使用粘接剂，因此也不会产生导致高频器件腐蚀、污染的惰性气体。
此外，在实施方式1中，也可以将介质传输线路80A、80B的长度L2a、L2b分别设定为λga/4、λgb/4的奇数倍。同样，也可以将阻抗变换器60A、60B的长度L1a、L1b分别设定为λga/4、λgb/4的奇数倍。另外，在实施方式1中，为了在多层介质基板2的一层中确保介质传输线路80A、80B的λga/4、λgb/4的长度，是利用多层介质基板2的水平方向的长度来设定介质传输线路80A、80B的λga/4、λgb/4的长度，但也可以用多层介质基板2的厚度方向的长度来确保λga/4、λgb/4。
实施方式2.
图10是详细地表示实施方式2的半导体封装的多层介质基板的内部分层构造中尤其是第一空腔谐振抑制电路的部分放大剖视图。图11是详细地表示实施方式2的半导体封装的多层介质基板的内部分层构造中尤其是第二空腔谐振抑制电路的部分放大剖视图。本实施方式中，删除了实施方式1的阻抗变换器。
使用图10，对第一空腔谐振抑制电路21A进行说明。在作为多层介质基板2的表层(第一层)的表层接地导体的接地图案18的空腔端部或空腔端部周边，形成第一开口部50A、即接地的开口图案。在该开口部50A的前方的多层介质基板2内，形成前端短路的第一介质传输线路80A，该前端短路的第一介质传输线路80A通过开口部50A与空腔33进行电耦合，其长度为第一信号波的基板内有效波长λga的约1/4。该第一介质传输线路80A与实施方式1的相同，包括：内层接地导体35、多个接地通孔30、以及配置于这些内层接地导体35和多个接地通孔30的内部的介质。但是，在本实施方式的情况下，短路点由内层接地导体35形成。所谓第一介质传输线路80A的λga/4的长度，是从开口部50A到短路前端的内层接地导体35的深度(厚度)L3a。通过使开口部50A位于成为电场最大的开放点，并且在该开口部50A中与电场形成面平行地配置电阻70A，从而得到无电气壁的伪终端条件，压制谐振模式。
接下来，使用图11，对第二空腔谐振抑制电路21B进行说明。在接地图案18的空腔端部或空腔端部周边形成第二开口部50B、即接地的开口图案。在该开口部50B的前方的多层介质基板2内，形成长度(L3b)为第二信号波的基板内有效波长λgb的约1/4的前端短路的第二介质传输线路80B。通过使开口部50B位于成为电场最大的开放点，并且在该开口部50B中与电场形成面平行地配置电阻70B，从而得到无电气壁的伪终端条件，压制谐振模式。第二介质传输线路80B在内部具有导电板25，该导电板25使第二介质传输线路80B的波导绕行而变长，变成约λgb/4的长度(L3b)。因此，不需要增加多层介质基板2的厚度(不需要增加多层基板的层数)，就能构成与长波长的信号波所对应的介质传输线路。
在这种结构的实施方式2中，由于也形成有抑制频率fo的第一信号波的空腔谐振的第一空腔谐振抑制电路21A、和抑制频率fo/2的第二信号波的空腔谐振的第二空腔谐振抑制电路21B这两种谐振抑制电路，因此，能够抑制作为对象的两个频率信号波的谐振。此外，在本实施方式中，空腔谐振抑制电路也不限于第一空腔谐振抑制电路21A和第二空腔谐振抑制电路21B这两种，还可以设置抑制其它频率信号波的谐振的空腔谐振抑制电路。
实施方式3.
图12是详细地表示实施方式3的半导体封装的多层介质基板的内部分层构造中尤其是第一空腔谐振抑制电路的部分放大剖视图。图13是详细地表示实施方式3的半导体封装的多层介质基板的内部分层构造中尤其是第二空腔谐振抑制电路的部分放大剖视图。
图12中，第一空腔谐振抑制电路22A包括：第一开口部50A、第一阻抗变换器60A、第一耦合开口65A、第一介质传输线路80A、以及第一电阻通孔列30e。即，本实施方式中，在介质传输线路80A中设置的前端短路的接地通孔30d与耦合开口65A之间，沿介质基板的层叠方向配置电阻。具体而言，配置有填充了电阻的电阻通孔列30e。
在作为多层介质基板2的表层(第一层)的表层接地导体的接地图案18的空腔端部或空腔端部周边，形成第一开口部50A、即接地的开口图案。在该开口部50A的前方的多层介质基板2内，形成第一阻抗变换器60A，该第一阻抗变换器60A通过开口部50A与空腔33进行电耦合，其长度为信号波的基板内有效波长λga的约1/4。所谓第一阻抗变换器60A的约λga/4的长度，如图12所示，是从开口部50A到耦合开口65A的距离L3a。该第一阻抗变换器60A包括：内层接地导体35、多个接地通孔30、以及配置于这些内层接地导体35和多个接地通孔30的内部的介质。
在距离开口部50A的长度约λga/4的位置上所配置的内层接地导体35中，形成有耦合开口65A、即接地的开口图案。此外，在耦合开口65A的前方，形成有任意长度(但要大于信号波的基板内有效波长λga的约1/4)的前端短路的介质传输线路80A。该介质传输线路80A包括：内层接地导体35、多个接地通孔30、30d、以及配置于这些内层接地导体35和多个接地通孔30的内部的介质。
在构成前端短路面的接地通孔30d与耦合开口65A之间设置通过填充电阻而形成的电阻通孔列30e，电阻通孔列30e如图10所示，位于介质传输线路80A内，配置在距离构成前端短路面的接地通孔30d的长度为信号波的基板内有效波长λga的约1/4(L4a)的位置上。距离该介质传输线路80A的前端短路点约λga/4的位置，对于基板内有效波长为λga的信号波来说，成为电场最大的开放点，在该开放点设有电阻通孔列30e。电阻通孔列30e还配置成与介质传输线路80A中形成的电场平行。
图13中，第二空腔谐振抑制电路22B包括：第二开口部50B、第二阻抗变换器60B、第二耦合开口65B、第二介质传输线路80B、以及电阻通孔列30e。即，在介质传输线路80B中设置的前端短路的接地通孔30d和耦合开口65B之间配置电阻。
在接地图案18的空腔端部或空腔端部周边形成第二开口部50B、即接地的开口图案。在该开口部50B的前方的多层介质基板2内，形成长度(L3b)为第二信号波的基板内有效波长λgb的约1/4的第二阻抗变换器60B。阻抗变换器60B在内部具有导电板25，该导电板25使第二介质传输线路80B的波导绕行而变长，变成约λgb/4的长度(L3b)。因此，不需要增加多层介质基板2的厚度(不需要增加多层基板的层数)，就能构成与长波长的信号波所对应的阻抗变换器。
在这种结构的实施方式3中，由于也形成有抑制频率fo的第一信号波的空腔谐振的第一空腔谐振抑制电路22A、和抑制频率fo/2的第二信号波的空腔谐振的第二空腔谐振抑制电路22B这两种空腔谐振抑制电路，因此，能够抑制作为对象的两个频率信号波的谐振。此外，在本实施方式中，也不限于两种空腔谐振抑制电路，还可以设置抑制其它频率信号波的谐振的空腔谐振抑制电路。
另外，在本实施方式中，也可以与实施方式2的相同，省略阻抗变换器60A和阻抗变换器60B。此外，也可以将第一空腔谐振抑制电路22A的从构成前端短路面的接地通孔30d到电阻通孔列30e的长度L4a设定为λga/4的奇数倍，还可以将第二空腔谐振抑制电路22B的从构成前端短路面的接地通孔30d到电阻通孔列30e的长度L4b设定为λgb/4的奇数倍，同样，也可以将第一阻抗变换器60A的长度L3a设定为λga/4的奇数倍，还可以将第二阻抗变换器60B的长度L3b设定为λgb/4的奇数倍。
此外，上述实施方式中，是将本发明应用于在多层介质基板2内形成的IC装载凹部6内收纳作为高频器件的MMIC3B和混频器3A这样的结构的高频封装，但本发明也能适用于在没有IC装载凹部6的平坦的多层介质基板2的表层装载高频器件这样的结构的高频封装。
工业上的实用性
如上所述，本发明所涉及的多层介质基板及半导体封装对于需要采取高频EMI对策的FM-CW雷达等半导体电子设备是有用的。

Claims (14)

1.一种多层介质基板，
在介质基板上形成空腔，在空腔内安装半导体器件，该多层介质基板具备空腔谐振抑制电路，包括：
开口部，该开口部形成于所述空腔内的介质基板上所配置的表层接地导体；
阻抗变换器，该阻抗变换器形成于介质基板内，通过所述开口部与所述空腔电耦合，其长度为信号波的基板内有效波长的约1/4的奇数倍；
前端短路的介质传输线路，该前端短路的介质传输线路形成于介质基板内，其长度为信号波的基板内有效波长的约1/4的奇数倍；
耦合开口，该耦合开口形成于所述阻抗变换器和介质传输线路的连接部中的内层接地导体；以及
电阻，该电阻形成于所述耦合开口，
所述多层介质基板的特征在于，包括：
第一空腔谐振抑制电路，该第一空腔谐振抑制电路抑制第一信号波的空腔谐振；以及
第二空腔谐振抑制电路，该第二空腔谐振抑制电路抑制频率不同于所述第一信号波的第二信号波的空腔谐振。
2.一种多层介质基板，
在介质基板上形成空腔，在空腔内安装半导体器件，该多层介质基板具备空腔谐振抑制电路，包括：
开口部，该开口部形成于所述空腔内的介质基板上所配置的表层接地导体；
阻抗变换器，该阻抗变换器形成于介质基板内，通过所述开口部与所述空腔电耦合，其长度为信号波的基板内有效波长的约1/4的奇数倍；
前端短路的介质传输线路，该前端短路的介质传输线路形成于介质基板内；
耦合开口，该耦合开口形成于所述阻抗变换器和介质传输线路的连接部中的内层接地导体；以及
电阻，该电阻位于所述介质传输线路内，并且配置于距离所述前端短路点为信号波的基板内有效波长的约1/4的奇数倍的位置，
所述多层介质基板的特征在于，包括：
第一空腔谐振抑制电路，该第一空腔谐振抑制电路抑制第一信号波的空腔谐振；以及
第二空腔谐振抑制电路，该第二空腔谐振抑制电路抑制频率不同于所述第一信号波的第二信号波的空腔谐振。
3.一种多层介质基板，
在介质基板上形成空腔，在空腔内安装半导体器件，该多层介质基板具备空腔谐振抑制电路，包括：
开口部，该开口部形成于所述空腔内的介质基板上所配置的表层接地导体；
前端短路的介质传输线路，该前端短路的介质传输线路形成于所述介质基板内，通过所述开口部与所述空腔电耦合，其长度为信号波的基板内有效波长的约1/4的奇数倍；以及
电阻，该电阻形成于所述开口部，
所述多层介质基板的特征在于，包括：
第一空腔谐振抑制电路，该第一空腔谐振抑制电路抑制第一信号波的空腔谐振；以及
第二空腔谐振抑制电路，该第二空腔谐振抑制电路抑制频率不同于所述第一信号波的第二信号波的空腔谐振。
4.如权利要求1至3的任一项所述的多层介质基板，其特征在于，
还包括导电板，该导电板设置在介质基板内，使所述阻抗变换器或所述介质传输线路的波导绕行，从而使其长度成为所述信号波的基板内有效波长的约1/4的奇数倍。
5.一种多层介质基板，
在介质基板上形成空腔，在空腔内安装半导体器件，该多层介质基板具备空腔谐振抑制电路，包括：
开口部，该开口部形成于所述空腔内的介质基板上所配置的表层接地导体；
前端短路的介质传输线路，该前端短路的介质传输线路形成于介质基板内，通过所述开口部与所述空腔电耦合；以及
电阻，该电阻位于所述介质传输线路内，并且配置于距离所述前端短路点为信号波的基板内有效波长的约1/4的奇数倍的位置，
所述多层介质基板的特征在于，包括：
第一空腔谐振抑制电路，该第一空腔谐振抑制电路抑制第一信号波的空腔谐振；以及
第二空腔谐振抑制电路，该第二空腔谐振抑制电路抑制频率不同于所述第一信号波的第二信号波的空腔谐振。
6.如权利要求5所述的多层介质基板，其特征在于，
还包括导电板，该导电板设置在介质基板内，使所述介质传输线路的波导绕行，从而使其所述前端短路点到所述电阻的距离成为信号波的基板内有效波长的约1/4的奇数倍的长度。
7.如权利要求1至6的任一项所述的多层介质基板，其特征在于，
所述开口部位于所述介质基板上，并且配置于空腔的侧端部或者距离侧端部的长度为信号波的波长的约1/2的整数倍的位置。
8.如权利要求1至7的任一项所述的多层介质基板，其特征在于，
所述第一信号波的频率为fo，所述第二信号波的频率为fo/2。
9.如权利要求1或2所述的多层介质基板，其特征在于，
将所述开口部、介质传输线路及电阻形成在装载半导体器件的部位的周围。
10.如权利要求3或5所述的多层介质基板，其特征在于，
将所述开口部、阻抗变换器、介质传输线路、耦合开口及电阻形成在装载半导体器件的部位的周围。
11.如权利要求1至3、及5的任一项所述的多层介质基板，其特征在于，
所述介质传输线路包括：内层接地导体、多个接地通孔、以及这些内层接地导体和多个接地通孔的内部的介质。
12.如权利要求3或5所述的多层介质基板，其特征在于，
所述阻抗变换器包括：内层接地导体、多个接地通孔、以及这些内层接地导体和多个接地通孔的内部的介质。
13.一种半导体封装，其特征在于，包括：
权利要求1至12的任一项所述的多层介质基板；以及
形成所述空腔的电磁屏蔽构件。
14.一种半导体封装，其特征在于，包括：
一个或多个半导体器件；
装载所述半导体器件的权利要求1至12的任一项所述的多层介质基板；以及
形成用于收纳所述半导体器件的所述空腔的电磁屏蔽构件。
CN2009801098606A 2008-03-17 2009-03-05 多层介质基板及半导体封装 Expired - Fee Related CN101971327B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008068222 2008-03-17
JP2008-068222 2008-03-17
PCT/JP2009/054194 WO2009116403A1 (ja) 2008-03-17 2009-03-05 多層誘電体基板および半導体パッケージ

Publications (2)

Publication Number Publication Date
CN101971327A true CN101971327A (zh) 2011-02-09
CN101971327B CN101971327B (zh) 2012-07-18

Family

ID=41090809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801098606A Expired - Fee Related CN101971327B (zh) 2008-03-17 2009-03-05 多层介质基板及半导体封装

Country Status (6)

Country Link
US (1) US8222976B2 (zh)
EP (2) EP2256800B1 (zh)
JP (1) JP5132760B2 (zh)
CN (1) CN101971327B (zh)
HK (1) HK1151887A1 (zh)
WO (1) WO2009116403A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106104911A (zh) * 2014-03-11 2016-11-09 三菱电机株式会社 高频封装
CN110085572A (zh) * 2018-01-26 2019-08-02 住友电气工业株式会社 用于光接收器模块的封装部
CN114788420A (zh) * 2020-05-13 2022-07-22 住友电工印刷电路株式会社 高频电路

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
JP6822100B2 (ja) * 2016-11-28 2021-01-27 富士通株式会社 ビアモデル生成プログラム、ビアモデル生成方法及び情報処理装置
JP6828576B2 (ja) * 2017-04-26 2021-02-10 富士通株式会社 高周波モジュール、無線装置、及び高周波モジュールの製造方法
US10928501B2 (en) * 2018-08-28 2021-02-23 Infineon Technologies Ag Target detection in rainfall and snowfall conditions using mmWave radar

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5863201A (ja) 1981-10-12 1983-04-15 Matsushita Electric Ind Co Ltd 高周波回路装置
JP2571029B2 (ja) * 1994-11-30 1997-01-16 日本電気株式会社 マイクロ波集積回路
US6239669B1 (en) 1997-04-25 2001-05-29 Kyocera Corporation High frequency package
JP3580680B2 (ja) 1997-09-30 2004-10-27 京セラ株式会社 高周波用パッケージおよびその接続構造
JP4013432B2 (ja) * 2000-01-11 2007-11-28 三菱電機株式会社 半導体パッケージ
JP4372360B2 (ja) 2001-01-10 2009-11-25 三菱電機株式会社 導波管／マイクロストリップ線路変換器
JP2003078310A (ja) * 2001-09-04 2003-03-14 Murata Mfg Co Ltd 高周波用線路変換器、部品、モジュールおよび通信装置
JP2004297373A (ja) * 2003-03-26 2004-10-21 Kyocera Corp 誘電体導波管線路と高周波伝送線路との接続構造
WO2006001389A1 (ja) 2004-06-28 2006-01-05 Mitsubishi Denki Kabushiki Kaisha 多層誘電体基板および半導体パッケージ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106104911A (zh) * 2014-03-11 2016-11-09 三菱电机株式会社 高频封装
CN106104911B (zh) * 2014-03-11 2019-03-26 三菱电机株式会社 高频封装
CN110085572A (zh) * 2018-01-26 2019-08-02 住友电气工业株式会社 用于光接收器模块的封装部
CN110085572B (zh) * 2018-01-26 2024-03-08 住友电气工业株式会社 用于光接收器模块的封装部
CN114788420A (zh) * 2020-05-13 2022-07-22 住友电工印刷电路株式会社 高频电路

Also Published As

Publication number Publication date
JP5132760B2 (ja) 2013-01-30
HK1151887A1 (en) 2012-02-10
EP2256800B1 (en) 2019-08-14
EP2256800A4 (en) 2012-05-09
EP2256800A1 (en) 2010-12-01
EP3324430A1 (en) 2018-05-23
JPWO2009116403A1 (ja) 2011-07-21
WO2009116403A1 (ja) 2009-09-24
CN101971327B (zh) 2012-07-18
US8222976B2 (en) 2012-07-17
US20110006862A1 (en) 2011-01-13

Similar Documents

Publication Publication Date Title
CN101971327B (zh) 多层介质基板及半导体封装
EP1775765B1 (en) Multilayer dielectric substrate and semiconductor package
US10299368B2 (en) Surface integrated waveguides and circuit structures therefor
EP2463953B1 (en) Transmission line substrate and semiconductor package
CN102696145B (zh) 微带线和矩形波导间的微波转换设备
JP4653005B2 (ja) 電子部品パッケージ
US9048232B2 (en) Package with integrated pre-match circuit and harmonic suppression
JP5047357B2 (ja) 高周波収納ケースおよび高周波モジュール
US5142352A (en) Ceramic package component having one quarter wavelength spaced conductive grounding vias
CN105247784A (zh) 高频模块元器件
WO2020040072A1 (ja) 配線基板、パッケージおよびモジュール
US9577310B2 (en) Semiconductor package and semiconductor package mounting structure
US6140698A (en) Package for microwave and mm-wave integrated circuits
US8589832B2 (en) On chip shielding structure for integrated circuits or devices on a substrate and method of shielding
JP5495619B2 (ja) 多層高周波パッケージ基板
JP2001203290A (ja) マイクロ波パッケージ
JPH0448696A (ja) 高周波プリント回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1151887

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1151887

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120718

Termination date: 20200305

CF01 Termination of patent right due to non-payment of annual fee