CN101969035A - 检测半导体器件的大马士革结构的方法 - Google Patents

检测半导体器件的大马士革结构的方法 Download PDF

Info

Publication number
CN101969035A
CN101969035A CN2009100554317A CN200910055431A CN101969035A CN 101969035 A CN101969035 A CN 101969035A CN 2009100554317 A CN2009100554317 A CN 2009100554317A CN 200910055431 A CN200910055431 A CN 200910055431A CN 101969035 A CN101969035 A CN 101969035A
Authority
CN
China
Prior art keywords
damascene structure
layer
sample
nanometers
liquid state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009100554317A
Other languages
English (en)
Other versions
CN101969035B (zh
Inventor
芮志贤
段淑卿
杨卫明
王玉科
苏凤莲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200910055431A priority Critical patent/CN101969035B/zh
Publication of CN101969035A publication Critical patent/CN101969035A/zh
Application granted granted Critical
Publication of CN101969035B publication Critical patent/CN101969035B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Sampling And Sample Adjustment (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种检测半导体器件的大马士革结构的方法，包括：在大马士革结构上依次沉积液态有机物保护层及金属铂层后，放置在聚焦离子束FIB机台上切割得到样品；将样品放置在透射电子显微镜TEM下观测得到大马士革结构的铜种子层厚度及刻蚀形貌。本发明提供的方法可以检测面积小的大马士革结构的铜种子层的厚度以及刻蚀形貌。

Description

检测半导体器件的大马士革结构的方法
技术领域
本发明涉及半导体器件的制程技术，特别涉及一种检测半导体器件的大马士革结构的方法。
背景技术
在半导体器件的后段(back-end-of-line，BEOL)工艺中，可根据不同需要在半导体衬底上生长多层金属互连层，每层金属互连层包括金属互连线和绝缘层，这就需要对上述绝缘层制造沟槽(trench)和连接孔，然后在上述沟槽和连接孔内沉积金属，沉积的金属即为金属互连线，一般选用铜作为金属互连线材料。
由于铜比较难以刻蚀，为了在每层金属互连层形成铜互连金属线，采用的方法为大马士革方法以避免铜的刻蚀。大马士革方法的过程为：在绝缘层刻蚀连接孔和沟槽后，然后沉积铜到刻蚀好的连接孔和沟槽内，应用化学机械平坦化(CMP)工艺去掉额外沉积的铜。
具体地说，就是在金属互连层100上沉积绝缘层101，再沉积氮化硅层102，光刻氮化硅层102形成连接孔位置；沉积绝缘层103后，光刻绝缘层103形成沟槽位置；以绝缘层103和氮化硅层102为掩膜，继续刻蚀绝缘层101，形成连接孔和沟槽；在形成的连接孔和沟槽中依次沉积钽和氮化钽后，再沉积铜种子层，形成了大马士革结构。
图1为半导体器件的大马士革结构示意图，包括：金属互连层100、绝缘层101、氮化硅层102、绝缘层103、钽层104、氮化钽层105以及铜种子层106。从图中可以看出，图1所示的大马士革结构中具有两个通孔107以及两个沟槽108，在这个大马士革结构上沉积铜，就形成了金属互连层。
在制造完大马士革结构后，需要对所制造的大马士革结构的铜种子层106的厚度以及刻蚀形貌进行检测，以确定是否为设计的大马士革结构。采用的检测方法一般采用两种：第一种方式，对大马士革结构进行手工磨样加离子减薄的方式；第二种方式，聚焦离子束(FIB)方式。
随着半导体器件的发展，为了减少半导体器件的RC效应，低介电常数(Low-K)材料，例如含有硅、氧、碳、氢元素的类似氧化物(Oxide)的黑钻石(black diamond，BD)材料，被用来作为绝缘层，这加大了检测所形成的大马士革结构的铜种子层106以及刻蚀形貌的难度。
第一种方式，对大马士革结构进行手工磨样加离子减薄的方式，由于这种方式需要进行手工磨样，所以不适用于样品面积小的大马士革结构，一般适用于样品大于等于20纳米乘以20纳米的结构。具体方法为：
对大马士革结构样品进行手工磨样，得到大马士革结构的样片，对该样片采用能量低于5电子伏特的离子减薄后，得到样品，将样品在透射电子显微镜(TEM)下进行观测，得到的照片如图2所示，图2为现有技术适用手工磨样加离子减薄的方式获得的TEM照片，从照片可以看出，大马士革结构样品没有变形，可以完全反应大马士革结构的铜种子层106的厚度以及刻蚀形貌。
因此，采用这种方法对大马士革结构检测，对样品材质的影响小，低于5电子伏特能量的离子减薄过程不会导致样品中具有低介电常数材料的绝缘层产生变形，从而样片完全反应大马士革结构的铜种子层106的厚度以及刻蚀形貌。但是这种方法也存在缺点：由于需要手工磨样，所以检测的大马士革结构面积受限，小于20纳米乘以20纳米的大马士革结构，无法采用该方法检测完成。
第二种方法，对大马士革结构进行FIB方式
这种方式采用FIB制造样品，适用于样品面积小的大马士革结构，一般适用于样品小于20纳米乘以20纳米的大马士革结构。具体方法为：
采用大于5电子伏特能量的电子束和大于30电子伏特能量的离子束对放置在FIB机台上的大马士革结构进行切割，得到样品后，在TEM上进行观测，得到的照片如图3所示。图3为现有技术适用于FIB方式获得的TEM照片示意图，从图3可以看出，由于大电子伏特能量的电子束和离子束的切割，会导致在切割样品时，切割大马士革结构中具有低介电常数材料的绝缘层发生收缩，从而导致互连金属线区域跟随变形，特别是大马士革结构中的底部通孔发生严重变形，从而切割得到的样品发生严重变形，很难真实反应大马士革结构的铜种子层106的厚度以及刻蚀形貌。
综上，目前没有一种方法能够检测面积小的大马士革结构的铜种子层的厚度以及刻蚀形貌。
发明内容
有鉴于此，本发明提供一种检测半导体器件的大马士革结构的方法，该方法能够检测面积小的大马士革结构的铜种子层的厚度以及刻蚀形貌。
为达到上述目的，本发明实施例的技术方案具体是这样实现的：
一种检测半导体器件的大马士革结构的方法，包括：
在大马士革结构上依次沉积液态有机物保护层及金属铂层后，放置在聚焦离子束FIB机台上切割得到样品；
将样品放置在透射电子显微镜TEM下观测得到大马士革结构的铜种子层厚度及刻蚀形貌。
所述液态有机物保护层的厚度为500纳米～700纳米。
所述液态有机物保护层的有机物为：乙酸丙酯n-Propyl acetate、乙酸乙酯ethyl acetate或液态树脂。
所述金属铂层采用化学气相沉积CVD的方式以低于5电子伏特能量的离子沉积得到。
所述金属铂层为40纳米～60纳米厚的金属铂层。
所述放置在FIB机台上是在所述液态有机物保护层未出现空洞的时间内放置的。
该方法适用于小于20纳米乘以20纳米的大马士革结构检测。
由上述技术方案可见，本发明提供的方法当采用FIB方式在FIB机台上切割大马士革结构时，在大马时革结构沉积液态有机物保护层和金属铂(Pt)层，由于液态有机物保护层的存在，使得在采用FIB切割大马士革结构时，不会对大马士革结构的绝缘层造成损伤，从而得到的样品不会出现变形；由于金属Pt层的存在，防止在采用FIB切割大马士革结构得到样品时的电荷积累效应，不影响切割得到的样品质量。这样，在采用了该方法后，切割得到的样品没有变形，可以准确反应出大马士革结构的铜种子层的厚度以及刻蚀形貌，从而根据该样品就可以检测面积大的大马士革结构的铜种子层的厚度以及刻蚀形貌。
附图说明
图1为现有技术的半导体器件的大马士革结构示意图；
图2为现有技术适用手工磨样加离子减薄的方式获得的TEM照片示意图；
图3为现有技术适用于FIB方式获得的TEM照片示意图；
图4为本发明提供的检测半导体器件的大马士革结构的方法流程图；
图5为采用本发明提供的方法获得的TEM照片示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
从现有技术可以看出，在对大马士革结构进行检测时，需要从大马士革结构上切割样品后，到TEM上观测。切割的样品和大马士革结构的相似程度决定了最终检测的准确度。对于大面积的大马士革结构，可以采用手工磨样加离子减薄的方式进行，得到的样品没有变形，和大马士革结构的相似程度很高，但是，由于需要手工磨样，所以只能针对面积大的大马士革结构；对于面积小的大马士革结构，采用的FIB方式，就是直接将大马士革结构送到FIB机台采用聚焦离子束切割得到样品，这种方式由于要采用高电子伏特能量的离子束切割，在切割过程中对大马士革结构造成损伤和变形，切割得到的样品也会变形，切割得到的样品和大马士革结构的相似程度不高，降低了最终检测的准确度。
因此，本发明在进行面积小的大马士革结构检测过程中，特别是在小于20纳米乘以20纳米的大马士革结构检测过程中，在制造样品时，对大马士革结构进行处理，在大马士革结构上沉积一层厚度为500纳米～700纳米的液态有机物保护层，然后再沉积一层金属铂层后，再放置到FIB机台进行切割得到样品。其中，由于液态有机物保护层的存在，使得在采用FIB切割大马士革结构时，不会对大马士革结构的绝缘层造成损伤，从而得到的样品不会出现变形；由于金属铂层的存在，防止在采用FIB切割大马士革结构得到样品时的电荷积累效应，不影响切割得到的样品质量；使得切割得到的样品变形问题得到解决。
当然，这种方式也可以应用在面积大的大马士革结构检测过程中。
图4为本发明提供的检测半导体器件的大马士革结构的方法流程图，其具体步骤为：
步骤401、对大马士革结构结构沉积液态有机物保护层；
在本步骤中，沉积的液态有机物保护层的厚度为500纳米～700纳米，如可以为550纳米、600纳米或650纳米等，采用该厚度范围的有机物保护层在FIB机台通过FIB方式切割大马士结构时，不会对大马士革结构损伤，切割得到的样品不会变形；如果超过该厚度范围，则切割时间变长，会对大马士革结构造成损伤；如果小于该厚度范围，则对大马士革结构在切割过程中保护不够，切割得到的样品也会出现变形；
在本步骤中，液态有机物保护层采用的有机物可以是任一一种，只要保证该有机物是液态的，且张力较小，可以均匀覆盖在大马士革结构上即可，比如可以为乙酸丙酯(n-Propyl acetate)、乙酸乙酯(ethyl acetate)或液态树脂等；
步骤402、在所述液态有机物保护层上沉积金属铂层；
在本步骤中，可以采用化学气相沉积(CVD)的方式使用低于5电子伏特能量沉积一层约40纳米～60纳米厚的金属铂层，例如可以沉积50纳米厚的金属铂层，以防止在沉积过程中穿透所述液态有机物保护层对大马士革结构造成损伤；
在本步骤中，该金属铂层用于防止在采用FIB切割大马士革结构时的电荷积累效应；
步骤403、在所述液态有机物保护层未出现空洞的时间内，将具有金属铂层和液态有机物保护层的大马士革结构放置到FIB机台上，进行样品切割，得到样品；
在本步骤中，所述液态有机物保护层未出现空洞的时间为小于等于半个小时，如果在所述液态有机物保护层未出现空洞的时间外，才将具有金属铂层和液态有机物保护层的大马士革结构放置到FIB机台上进行切割，就会在所述液态有机物保护层出现空洞，无法对要切割的大马士革结构起到保护作用；
在本步骤中，如何采用FIB方式具体切割大马士革结构，得到样品采用现有技术完成，这里不再累述，如可以采用大于5电子伏特能量的电子束和大于30电子伏特能量的离子束对放置在FIB机台上的大马士革结构进行切割，得到样品；
步骤404、将步骤403得到的样品放置到TEM上进行观测，得到照片，真实反应大马士革结构的铜种子层的厚度以及刻蚀形貌。
在本步骤中，按照现有技术的方法，将得到的样品直接沉积一层金属铂层，放置到TEM上进行观测，得到照片，其中金属铂层用于在TEM进行观测过程中，保护样品的，这和现有技术相同，这里不再累述。
图5为采用本发明提供的方法获得的TEM照片示意图，可以看出，得到的照片中的绝缘层没有发生变形，切割的样品和大马士革结构的相似程度很高，能够反应大马士革结构的铜种子层的厚度以及刻蚀形貌。
以上举较佳实施例，对本发明的目的、技术方案和优点进行了进一步详细说明，所应理解的是，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种检测半导体器件的大马士革结构的方法，包括：
在大马士革结构上依次沉积液态有机物保护层及金属铂层后，放置在聚焦离子束FIB机台上切割得到样品；
将样品放置在透射电子显微镜TEM下观测得到大马士革结构的铜种子层厚度及刻蚀形貌。
2.如权利要求1所述的方法，其特征在于，所述液态有机物保护层的厚度为500纳米～700纳米。
3.如权利要求1或2所述的方法，其特征在于，所述液态有机物保护层的有机物为：乙酸丙酯n-Propyl acetate、乙酸乙酯ethyl acetate或液态树脂。
4.如权利要求1所述的方法，其特征在于，所述金属铂层采用化学气相沉积CVD的方式以低于5电子伏特能量的离子沉积得到。
5.如权利要求1或4所述的方法，其特征在于，所述金属铂层为40纳米～60纳米厚的金属铂层。
6.如权利要求1所述的方法，其特征在于，所述放置在FIB机台上是在所述液态有机物保护层未出现空洞的时间内放置的。
7.如权利要求1所述的方法，其特征在于，该方法适用于小于20纳米乘以20纳米的大马士革结构检测。
CN200910055431A 2009-07-27 2009-07-27 检测半导体器件的大马士革结构的方法 Expired - Fee Related CN101969035B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910055431A CN101969035B (zh) 2009-07-27 2009-07-27 检测半导体器件的大马士革结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910055431A CN101969035B (zh) 2009-07-27 2009-07-27 检测半导体器件的大马士革结构的方法

Publications (2)

Publication Number Publication Date
CN101969035A true CN101969035A (zh) 2011-02-09
CN101969035B CN101969035B (zh) 2012-09-26

Family

ID=43548167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910055431A Expired - Fee Related CN101969035B (zh) 2009-07-27 2009-07-27 检测半导体器件的大马士革结构的方法

Country Status (1)

Country Link
CN (1) CN101969035B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102313521A (zh) * 2011-03-29 2012-01-11 上海华碧检测技术有限公司 一种有机保护膜厚度测量方法
CN103021802A (zh) * 2011-09-23 2013-04-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的检测样本制作方法及检测样本
CN103839922A (zh) * 2012-11-27 2014-06-04 中芯国际集成电路制造(上海)有限公司 半导体测试结构及其测试方法
CN109346420A (zh) * 2018-09-11 2019-02-15 武汉新芯集成电路制造有限公司 一种检测大马士革结构导电性的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100521109C (zh) * 2006-12-06 2009-07-29 中芯国际集成电路制造(上海)有限公司 一种低介电常数电介质的金属单镶嵌结构制作方法
CN101458180B (zh) * 2007-12-13 2011-10-05 中芯国际集成电路制造(上海)有限公司 预处理tem样品以及对样品进行tem测试的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102313521A (zh) * 2011-03-29 2012-01-11 上海华碧检测技术有限公司 一种有机保护膜厚度测量方法
CN103021802A (zh) * 2011-09-23 2013-04-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的检测样本制作方法及检测样本
CN103839922A (zh) * 2012-11-27 2014-06-04 中芯国际集成电路制造(上海)有限公司 半导体测试结构及其测试方法
CN103839922B (zh) * 2012-11-27 2017-06-13 中芯国际集成电路制造(上海)有限公司 半导体测试结构及其测试方法、检测方法
CN109346420A (zh) * 2018-09-11 2019-02-15 武汉新芯集成电路制造有限公司 一种检测大马士革结构导电性的方法

Also Published As

Publication number Publication date
CN101969035B (zh) 2012-09-26

Similar Documents

Publication Publication Date Title
CN104078343B (zh) 一种栅氧化层缺陷原貌的失效分析方法
CN104576433B (zh) 于扩散阻障层中检测缺陷的方法
TWI222526B (en) Method for micro probing
CN103972160B (zh) 一种降低在线wat测试对铜互连可靠性影响的方法
CN101529572B (zh) 用于选择性材料沉积的工件表面改性的方法与设备
Chiodarelli et al. Integration of vertical carbon nanotube bundles for interconnects
CN101969035B (zh) 检测半导体器件的大马士革结构的方法
US8749057B2 (en) Methods of forming structures with a focused ion beam for use in atomic force probing and structures for use in atomic force probing
US6616784B2 (en) Method for fabricating transmission electron microscope
CN102412191B (zh) 可检测大马士革籽晶层和阻挡层的透射电镜样品制备方法
CN113030674A (zh) 用于失效分析的样品的处理方法及失效分析方法
Saring et al. Recombination and Charge Collection at Nickel Silicide Precipitates in Silicon Studied by Electron Beam‐Induced Current
Feautrier et al. Impact of laser anneal on NiPt silicide texture and chemical composition
US7482691B2 (en) Semiconductor device and method for fabricating the same
CN110854101A (zh) 半导体器件及其形成
CN110940689B (zh) SiC器件样品的制备方法及SiC器件的形貌分析方法
CN113314542B (zh) 一种样品制备方法
CN105140148B (zh) 一种在线测试半导体器件衬底
US11233017B2 (en) Ex-situ manufacture of metal micro-wires and FIB placement in IC circuits
US20080048325A1 (en) Semiconductor device and fabricating method thereof
Strausser Characterization in silicon processing
Mueller et al. Influence of liner-system and Cu-layer thickness on the grain structure of electroplated Cu
US9224692B2 (en) Semiconductor device having a nanotube layer and method for forming
KR100685128B1 (ko) 시편 제작 방법
Chiodarelli et al. Integration of vertical carbon nanotube bundles for interconnects

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121116

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121116

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120926

Termination date: 20200727