CN101968820A - 芯片网表测试平台 - Google Patents
芯片网表测试平台 Download PDFInfo
- Publication number
- CN101968820A CN101968820A CN2009100576566A CN200910057656A CN101968820A CN 101968820 A CN101968820 A CN 101968820A CN 2009100576566 A CN2009100576566 A CN 2009100576566A CN 200910057656 A CN200910057656 A CN 200910057656A CN 101968820 A CN101968820 A CN 101968820A
- Authority
- CN
- China
- Prior art keywords
- chip
- program
- fpga chip
- netlist
- net table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明公开了一种芯片网表测试平台,包括:连接在数据/地址总线上的FPGA芯片、程序存储器和下载控制模块,程序存储器用于存储处理器芯片的验证测试程序,芯片设计代码综合后获得的网表存放在FPGA芯片中;在FPGA芯片和其中的网表工作时,通过所述数据/地址总线从程序存储器中读取和执行验证测试程序;在FPGA芯片和其中的网表不工作时,所述下载控制模块通过程序下载通道从PC机接收需要重新下载的验证测试程序,并经所述数据/地址总线将新的验证测试程序下载到程序存储器中。本发明能够方便、快速地完成验证测试程序的更新,保证了测试结果的可信度,具有很好的通用性;适用于各种处理器芯片的验证测试。
Description
技术领域
本发明涉及集成电路芯片设计的测试领域,特别是涉及一种芯片网表测试平台。
背景技术
集成电路芯片在设计完成后开始流片前,考虑到流片费用十分高昂,通常都会对集成电路芯片的设计网表再做一次验证。用于网表验证的测试平台上基本都使用FPGA(Field-Programmable Gate Arrays现场可编程门阵列)芯片下载集成电路芯片的设计网表后模拟集成电路芯片功能来最后验证集成电路芯片的网表的设计是否符合设计规格的要求。在处理器芯片的芯片网表测试平台上FPGA+芯片网表模拟的是处理器的产品芯片,和处理器的产品芯片一样,要使其工作起来检验芯片网表的功能还需要有验证测试程序。通过芯片网表在FPGA上执行验证测试程序才能检测出芯片网表设计是否符合设计规范。
在现有的芯片网表测试平台应用中,集成电路芯片存放测试程序的存储器设置在FPGA芯片内,这样就需要把芯片设计代码和测试程序一起综合成一个网表,再下载到测试平台的FPGA芯片中进行验证测试。而实际的验证测试过程中,测试程序常常需要更换、调整或升级,因此每次都需要与芯片设计代码一起重新综合,再下载到测试平台的FPGA芯片中进行验证测试。由于重新综合的时间很长(几个小时),对测试而言非常的不方便,影响了验证测试工作的效率。
发明内容
本发明要解决的技术问题是提供一种芯片网表测试平台,芯片网表无需重新综合,验证测试程序修改、调整或升级后可以快速地下载到测试平台上,进入验证测试工作。
为解决上述技术问题,本发明的芯片网表测试平台,包括:连接在数据/地址总线上的FPGA芯片、程序存储器和下载控制模块,下载控制模块通过程序下载通道与PC(personal computer,个人计算机)机连接;
所述程序存储器用于存储处理器芯片的验证测试程序,芯片设计代码综合后获得的网表存放在所述FPGA芯片中;
在FPGA芯片和其中的网表工作时,通过所述数据/地址总线从程序存储器中读取和执行验证测试程序;
在FPGA芯片和其中的网表不工作时,所述下载控制模块通过程序下载通道从PC机接收需要重新下载的验证测试程序,并经所述数据/地址总线将新的验证测试程序下载到程序存储器中,FPGA芯片重新开始工作时读取和执行的是更新后的验证测试程序。
采用本发明的芯片网表测试平台,能够方便、快速地完成验证测试程序的更新。测试平台与产品芯片结构基本一致,保证了测试结果的可信度。所述芯片网表测试平台可以应用于各种处理器芯片的验证测试,具有很好的通用性。有利于真实且方便、高效地完成芯片设计的验证测试工作。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
附图是本发明的芯片网表测试平台结构示意图。
具体实施方式
如图所示,本发明的芯片网表测试平台1包括:FPGA芯片2、程序存储器3、下载控制模块4。FPGA芯片2与程序存储器3连接在标准的数据/地址总线5上,该数据/地址总线5的结构与处理器的产品芯片中芯片处理器核与程序存储器间的数据/地址总线一致,这使芯片网表测试平台与处理器的产品芯片结构基本一致,保证了测试结果的可信度。
下载控制模块4也连接在数据/地址总线5上,该下载控制模块4通过程序下载通道6与PC机连接。
程序存储器3用于存储测试芯片设计代码的验证测试程序,并且不放置在FPGA芯片2内;芯片设计代码综合后获得的网表存放在FPGA芯片2中。
在FPGA芯片2和其中的网表工作时,通过数据/地址总线5从程序存储器3中读取和执行验证测试程序。FPGA芯片2和其中的网表替代了处理器的产品芯片中除程序存储器以外的部分。程序存储器3存放验证测试程序,替代了处理器的产品芯片中程序存储器的部分。这样的工作过程与现有的芯片网表测试平台是类似的,芯片设计代码可以得到有效的验证,保证了测试结果的可信度。
在FPGA芯片2和其中的网表不工作时,下载控制模块4通过程序下载通道6从PC机接收需要重新下载的验证测试程序,并经数据/地址总线5把接收到的新验证测试程序下载到程序存储器3中。此过程所需时间是“秒”或“分”级别的,相比于重新综合网表“小时”级的耗时要少很多。FPGA芯片2和其中的网表重新开始工作时,读取和执行的就是更新后的验证测试程序;这样就方便、快速地更新了验证测试程序。
从上述结构和工作过程可以看出,测试平台1可以应用于各种处理器芯片的验证测试,具有很好的通用性。有利于真实且方便、高效地完成处理器芯片设计的验证测试工作。
以上通过具体实施方式对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
Claims (1)
1.一种芯片网表测试平台,其特征在于,包括:连接在数据/地址总线上的FPGA芯片、程序存储器和下载控制模块,下载控制模块通过程序下载通道与PC机连接;所述程序存储器用于存储处理器芯片的验证测试程序,芯片设计代码综合后获得的网表存放在所述FPGA芯片中;
在FPGA芯片和其中的网表工作时,通过所述数据/地址总线从程序存储器中读取和执行验证测试程序;
在FPGA芯片和其中的网表不工作时,所述下载控制模块通过程序下载通道从PC机接收需要重新下载的验证测试程序,并经所述数据/地址总线将新的验证测试程序下载到程序存储器中,FPGA芯片重新开始工作时读取和执行的是更新后的验证测试程序。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100576566A CN101968820A (zh) | 2009-07-27 | 2009-07-27 | 芯片网表测试平台 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100576566A CN101968820A (zh) | 2009-07-27 | 2009-07-27 | 芯片网表测试平台 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101968820A true CN101968820A (zh) | 2011-02-09 |
Family
ID=43547977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100576566A Pending CN101968820A (zh) | 2009-07-27 | 2009-07-27 | 芯片网表测试平台 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101968820A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103678745A (zh) * | 2012-09-18 | 2014-03-26 | 中国科学院微电子研究所 | 一种用于fpga的跨平台多层次集成设计系统 |
CN110907798A (zh) * | 2019-10-23 | 2020-03-24 | 盛科网络(苏州)有限公司 | 集成SoC的交换芯片的测试验证板、测试装置及方法 |
-
2009
- 2009-07-27 CN CN2009100576566A patent/CN101968820A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103678745A (zh) * | 2012-09-18 | 2014-03-26 | 中国科学院微电子研究所 | 一种用于fpga的跨平台多层次集成设计系统 |
CN103678745B (zh) * | 2012-09-18 | 2016-09-28 | 中国科学院微电子研究所 | 一种用于fpga的跨平台多层次集成设计系统 |
CN110907798A (zh) * | 2019-10-23 | 2020-03-24 | 盛科网络(苏州)有限公司 | 集成SoC的交换芯片的测试验证板、测试装置及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9652410B1 (en) | Automated modification of configuration settings of an integrated circuit | |
CN101373435B (zh) | 可下载固件以及进行测试的处理系统及其处理方法 | |
CN110634530A (zh) | 芯片的测试系统和测试方法 | |
CN105955781B (zh) | 一种emmc升级方法及升级装置和终端 | |
CN107479918B (zh) | 一种可重构的mcu烧录的fpga模型 | |
CN102053850A (zh) | 一种在线升级fpga逻辑的方法 | |
CN103309693A (zh) | 复杂可编程逻辑器件更新方法及系统 | |
US11250193B1 (en) | Productivity platform using system-on-chip with programmable circuitry | |
CN101211266A (zh) | 一种实现fpga自动下载和在线升级的方法 | |
CN111475364A (zh) | 一种片上系统芯片的测试方法及系统 | |
CN107690630B (zh) | 计算设备中的桥配置 | |
CN105677344A (zh) | 复杂可编程逻辑器件的固件的更新系统及其更新方法 | |
CN101169729A (zh) | 嵌入式系统及其更新应用程序的方法 | |
CN104777416A (zh) | 用于电路板的测试方法和测试仪 | |
CN102479121A (zh) | 独立磁盘冗余阵列实现及测试方法 | |
CN102346677A (zh) | Fpga程序的升级方法 | |
CN114117973A (zh) | 逻辑综合方法、设备和存储介质 | |
CN102799479A (zh) | 具有多功能bios的主板及其测试方法 | |
CN101950265B (zh) | Cpu板卡程序下载及硬件在线检测的方法及插件 | |
CN114356820A (zh) | 基于ate设备芯片测试的加速方法、装置及测试机系统 | |
CN101968820A (zh) | 芯片网表测试平台 | |
CN111090039A (zh) | Fpga功能测试方法及装置 | |
CN112306937B (zh) | 服务器中主板器件的设定选择电路、方法、设备及介质 | |
CN101488091A (zh) | 一种嵌入式系统中固化程序的方法 | |
CN106125592A (zh) | 一种升级散热固件的方法及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110209 |