CN101958688B - 具有输入失调修整的放大器和方法 - Google Patents

Abstract

本发明公开了一种具有输入失调修整的放大器和方法。一种具有开机修整的放大器和使用具有放大器系统的方法，该放大器系统包括放大器系统输入端和放大器系统输出端，放大器，比较器，具有耦合到比较器输出端的输入端的逐次逼近寄存器，用于将放大器的输入端从放大器系统输入切换至短接放大器输入的第一开关，用于将放大器的输出端从放大器系统输出切换至比较器输入端的第二开关，逐次逼近寄存器的输出端耦合到N位数模(D/A)转换器，该D/A转换器是至少在最高有效位使用小于2的基的非二进制转换器，以及该D/A转换器的输出端耦合到放大器以控制放大器的输入补偿。公开了放大器、比较器和D/A转换器的新颖实施例。

Description

具有输入失调修整的放大器和方法

技术领域

本发明涉及运算放大器和仪表放大器的领域。

背景技术

运算放大器的关键性能指标之一就是它的DC误差或失调电压(offsetvoltage)。失调电压限制了放大器解决小DC输入电压的能力。总失调电压通常被指定为，假定是在输入端子处的单个误差源。这种假想电压源的值表示放大器的输入参考失调电压。这个参数的意义在于放大器将不能解决在其输入端小于输入参考失调电压的任何DC电压的事实。

在单片集成运算放大器中，输入参考失调电压(也称为输入失调，失调电压或仅简称失调)主要是由于电路中关键部件之间的统计失配(statisticalmismatch)的原因。一般地，这些关键部件包括输入级晶体管，但其他器件也对失调起到相当大的作用。由于部件失配的原因而引起的典型的失调电压处于若干毫伏量级。

用以减小放大器的输入参考失调电压的众所周知的方法是通过在制造过程中对每个放大器进行修整(trim)。在生产过程的某阶段——通常在针对缺陷对元件进行电气筛选时——测量元件的原失调，并且对该元件进行相应的修正以补偿此失调。对该元件的修正需要是永久性的，以使失调在产品生命期期间保持被补偿。

过去已经提出并使用了许多对IC进行永久改变以便存储失调补偿电压的方法。示例包括用激光对电阻进行修整、用激光烧断链接、通过高反向电压使齐纳二极管短路、用大电流烧断金属熔线、用大电流修正多晶硅电阻的电阻率以及将数字位存储到非易失性存储器(例如，闪速存储器)上。

基于在生产过程中进行修整的时间选择，所有修整技术可被分到两大类之一类中：

1.封装前修整

2.封装后修整

顾名思义，封装前修整包括在硅片被封装成其最终封装之前发生的所有修整技术。相反地，封装后修整是在对元件进行封装之后进行的。

由于封装过程可能导致元件相当大的失调偏移(offset shift)，所以封装前修整和封装后修整之间的区别是关键的区别。尤其对于包括如今载装所有元件中的大部分元件的塑料封装，其可能对硅片施加大的机械压力。硅的压电属性将该机械压力转换成电路的失调电压偏移。在封装之后，这些失调漂移进而促使元件的输入参考失调电压随机改变。由于封装的原因而造成的典型失调偏移为数百毫伏量级。

在封装之前(封装前修整)进行零失调修整的元件在安装后将极有可能显示非零失调。因此，封装前修整不能保证经修整的失调电压的极高精度。

另一方面，封装后修整考虑了由于封装的原因而造成的失调偏移，并将对它进行补偿。极高的修整精度可以通过这种方式来达到。

尽管封装后修整具有高的最终精度，但存在与其相关联的两个主要缺点。封装后修整的第一缺点是需要某种片内非易失性存储器。用于制造运算放大器的大多数工艺技术不提供非易失性存储器，并且如果提供非易失性存储器，则位单元(bit cell)倾向于并非是非常面积有效。

第二缺点是需要提供用以外部控制修整状态和存储失调补偿值的装置。在许多情况下将需要给封装增加管脚，就增加了成本。可选地，该元件可以采用某种复杂的多元方法来重复利用现有管脚来控制失调修整算法。然而，这样的设置需要复杂的电路，就增加了芯片的尺寸和成本。

一种不需要非易失性存储器和修整算法的外部控制的封装后修整方法是号称的开机校准(power-on calibration)。使用此技术，元件在制造过程中不予以修整，而是代之以在每次元件通电时进行修整(参见“Circuit Techniques for Reducingthe Effects of Op-Amp Imperfections：Autozeroing，Correlated Double Sampling，and Chopper Stabilization”，C.C.Enz and G.C.Temes，IEEE J.Solid-StateCircuits，vol.84，1996年11月，pp.1584-1614and“Ahigh-performance autozeroedCMOS opamp with 50μV offset”，Krummenacher等人，Solid-State CircuitsConference，1997，Digest of Technical Papers，pp.350-351，483)。由于存储的失调补偿值仅在电源可用时需要保持，所以开机校准就减轻了对非易失性存储器的需要。作为替代，可以使用易失性存储器。此类型的存储器提供了小的芯片尺寸，并且可无所不在地用于以触发器形式的任何CMOS工艺技术中。

图1示出了具有开机校准的放大器的框图。

它使用逐次逼近算法来抵消随机的输入参考失调电压V_os。放大器A的失调校准通过开关S、比较器COMP、逐次逼近状态机SAR，以及最后的向放大器A馈送失调校正电压的数模转换器D/A来达到的。当放大器上电时，开关S闭合。这就迫使在放大器A的输入端产生与输入参考失调电压V_os相等的差分输入电压。由于无反馈，放大器A运行在比较器模式下：如果差分输入电压大于零，则其输出端将跳至正端电压(positive rail)，反之亦然(假设在端口N的失调校正电压为零)

图2示出了在校准过程中图1的放大器电路的简化表示。

在校准时，图1的输入开关连接放大器A的两个差分输入端之间的失调源V_os。这在图2中用失调源V_os来表示。由于在图1中，D/A输出电压V_da驱动放大器A₁上的失调补偿端口N，所以V_da的影响可被看作是从放大器输入端的失调电压V_os中减去V_da。这在图2中由针对电压V_os的加号，和针对电压V_da的减号指示。失调电压V_os和校正电压V_da之间的差为误差电压ε。误差电压ε的信号(sign)通过放大器A和比较器COMP驱动逐次逼近算法的决策。

在电路通电之后将启动其逐次逼近状态机，以在次级输入端N获得使整个电路的输入参考失调电压最小化的失调校正电压V_da的值。该逐次逼近运行如下(参见Analog-To-Digital and Digital-To-Analog Converters，R.J.van de Plassche，Springer，1994)。电路从数模转换器D/A的所有位设置为零开始。这促使把最小负电压V_da设在失调补偿输入端N。如果失调补偿范围足够大，这个负电压将总是使放大器A的输出为高(ε＞0)。在下一个循环中，将测得D/A的最高有效位(MSB或b_n)为高。如果这促使A的输出降低(ε＜0)，在进行下一位之前，该位将返回到其低态。否则，如果由于设置MSB(ε＞0)的原因A的输出不改变，那么该位将保持为高。MSB的状态将存入寄存器中并在校准过程的其余过程期间不改变。在下面步骤中，将测得低于MSB的位(b_n-1)为高，并将所得位值存入寄存器中。对于所有位，从高到低接连地继续进行此过程，直到测了最低有效位并将其值予以存储为止。

表1示出了在失调电压V_os为零的简单情形下，用于3位SAR寄存器的失调校准过程的示例。

步骤	b3(±1V)	b2(±0.5V)	b1(±0.25V)	Vda[V]	ε[V](Vos-Vda)	备注
							0	0	0	0	-1.75	+1.75	初始状态
1	1	0	0	+0.25	-0.25	ε＜0，b2＝0
							2	0	1	0	-0.75	+0.75	ε＞0，b1＝1
3	0	1	1	-0.25	+0.25	ε＞0，b0＝1
							4	0	1	1	-0.25	+0.25	最终状态

表1假定Vos＝0，逐次逼近算法的示例

该表中假设MSB b₃在值-1V(位置低)和+1V(位置高)之间切换。其它位是加权的二进制，因此b₂＝±0.5V和b₁＝±0.25V。对该算法所测试的位加了下划线。在一个LSB的步长(0.5V)范围内，表1的示例中误差值ε接近零。所得的二进制码为(011)(参见底行)。

表2给出了逐次逼近算法的类似示例，现在假设输入失调电压V_os为1.6V。在这种情形下位收敛于码(110)，其中剩余误差(remaining error)ε为0.35V，其又是在一个LSB步长内。

步骤	b3(±1V)	b2(±0.5V)	b1(±0.25V)	Vda[V]	ε[V](Vos-Vda)	备注
							0	0	0	0	-1.75	+3.35	初始状态
1	1	0	0	+0.25	+1.35	ε＞0，b2＝1
							2	1	1	0	+1.25	+0.35	ε＞0，b1＝1
3	1	1	1	+1.75	-0.15	ε＜0，b0＝0
							4	1	1	0	+1.25	+0.35	最终状态

表2假定Vos＝1.6，逐次逼近算法的示例

注意在表1和表2的示例中，剩余输出误差ε如何总是大于零。这就是逐次逼近算法的特性：如果测得特定位为高且误差电压ε小于零，则把所述位重置为零。结果，该算法不允许误差ε为负。

事实上，误差ε分布在零和一个LSB步长S_lsb之间。理想地，我们想看到误差绕零点为中心。这样做将使最大误差ε从+1S_lsb减半变为±1/2_lsb。为了重定中心，我们将需要在校准完成后把等于1/2S_lsb的值加到D/A转换器电压V_da。D/A转换器最终电压V_da的偏移是通过在最低有效位b₁(LSB)下面给D/A转换器再增加一位来达到的。这个附加位在校准过程期间保持为零，并且一旦完成校准随后就被设为1。表3举例说明了该算法的偏移位(shift bit)的添加。

步骤	b3(±1V)	b2(±0.5V)	b1(±0.25V)	bs(±0.125V)	Vda[V]	ε[V](Vos-Vda)	备注
								0	0	0	0	0	-1.875	+3.475	初始状态
1	1	0	0	0	+0.125	+1.475	ε＞0，b2＝1
								2	1	1	0	0	+1.125	+0.475	ε＞0，b1＝1
3	1	1	1	0	+1.625	-0.025	ε＜0，b0＝0
								4	1	1	0	1	+1.375	+0.225	最终状态

表3假定Vos＝1.6，具有偏移位的逐次逼近算法的示例

在这个示例中，最终状态的误差ε为0.225V(底行)，其小于半个LSB步长(0.25V)。

尽管逐次逼近算法在校准加电放大器的失调方面非常强大，但是它有一个主要的缺陷。为了使算法能够保证一定的校准最终精度，D/A转换器中各种部件的匹配需要特别严格。MSB步长S_msb与其他位的匹配变得尤其重要。为了使所述失配不明显影响整体精度，MSB步长S_msb的匹配误差必须远小于一个LSB的步长S_lsb：

ΔS_msb＜＜S_lsb                                         (1)

这也可以改写为：

$\frac{\mathrm{\&Delta;}{S}_{\mathrm{msb}}}{S_{\mathrm{msb}}}<<\frac{S_{\mathrm{lsb}}}{S_{\mathrm{msb}}}=\frac{1}{2^{n-1}}---\left(\text{2}\right)$

其中，n等于D/A转换器的位数。

把由于MSB的失配的原因而引起的最大误差视为等于半个LSB步长1/2S_lsb，把MSB的最大匹配误差的表达式简化为

$\frac{\mathrm{\&Delta;}{S}_{\mathrm{msb}}}{S_{\mathrm{msb}}}\&le;2^{-n}---\left(3\right)$

尽管具有逐步宽松的匹配要求，但是对在A/D转换器的其他位上而言，在关于最大匹配误差的MSB方面也发生类似限制。当从MSB到LSB时，对于每步，位的步长以因数2变小。因此各个位的最大匹配误差的表达式为：

$\frac{\mathrm{\&Delta;}{S}_b}{S_b}\&le;2^{-b}---\left(4\right)$

其中，b等于位号(对于MSB，b＝n；对于LSB，b＝1)。

明显地，MSB的匹配将最为关键。

为了说明失配对D/A转换器转换功能(transfer function)的影响，图3示出了无任何失配误差的3位转换器的输出电压对输入码的示例。

当输入码从(000)进行到(111)时，输出以均匀步长步进通过所有八个可能的输出值。图3的理想D/A转换器能够在半个LSB步长(1/2S_lsb)内生成需要用以补偿给整个放大器失调的任何电压。

图4示出了相同D/A转换器的转换功能，现在假设失配误差使得MSB步长非常大。

注意：当输入码从(011)到(100)时，输出电压是如何跳变的。这是因为在转变过程中，MSB被接通。假定开启MSB几乎补偿了所有其他断开的位，这在码(011)和(100)的输出电平之间保留1LSB步长S_lsb的正差。由于在此示例中MSB步长S_msb非常大，所以MSB对其他断开的位进行了过补偿，从而促使这两个电平之间的差非常大。这就在输入码(011)和(100)的输出电压电平之间产生了间距(gap)。

阴影区域是未由D/A转换器覆盖的输出电压的范围。如果需要补偿整个放大器失调的电压V_da落在阴影电压范围中间的某处，那么失调电压极有可能不能在半个LSB步长或1/2S_lsb内被校正。

当匹配误差使MSB步长S_msb非常小时，我们得到类似于图5的D/A响应。与图3的理想情形相比，转换功能不再单调，并且具有稍微减小的动态范围。

尽管存在这两个因素，不过在转换器的动态范围内，所有输出电压如今都能够在半个LSB步长(1/2S_lsb)内予以产生。换句话说，尽管存在MSB失配误差，我们能够继续保证整个放大器的任何失调电压在1/2S_lsb内可以得到补偿。注意对于逐次逼近算法适当运行而言，不需要D/A转换功能的单调性。

总结MSB失配对逐次逼近算法的影响，我们发现下列：

1.促使MSB非常大的失配误差在校准之后将使整个放大器的最坏情形的失调电压恶化。

2.促使MSB非常小的失配误差基本上不会影响失调校准的整体精度。

图6图示了此结论。

在x轴上，它示出了在MSB b_n的值和下一位b_n-1的值之间的比率(比特率(bit ratio)ρ)，而y轴表示一定比特率ρ的概率。理想地，比特率ρ为2(MSBb_n是下一位b_n-1的两倍)。由于用于制造电路的部件之间失配的原因，实际比特率ρ将在具有标准偏差σ_ρ的正态分布的情况下围绕均值(mean value)2变化。为了确保由于部件失配引起的整体误差不超过半个LSB步长(1/2S_lsb)，比特率ρ不应该非常大。

可以发现比特率ρ的误差Δρ与MSB步长的失配ΔS_n/S_n之间的关系如下：

S_n＝2·S_n-1

$S_n+\mathrm{\&Delta;}{S}_n=(2+\mathrm{\&Delta;\&rho;})\&CenterDot;S_{n-1}\&DoubleRightArrow;---\left(5\right)$

$\frac{\mathrm{\&Delta;}{S}_n}{S_n}=\frac{\mathrm{\&Delta;\&rho;}\&CenterDot;S_{n-1}}{S_n}=\frac{\mathrm{\&Delta;\&rho;}}{2}$

利用公式3和公式5，现在能够得到最大允许误差Δρ_max

Δρ_max＝2·2^-n                                     (6)

从公式6能够得到比特率ρ_max的最大可接受绝对值的表达式

${\mathrm{\&rho;}}_{\max }=\stackrel{\&OverBar;}{\mathrm{\&rho;}}+\mathrm{\&Delta;}{\mathrm{\&rho;}}_{\max }=2+2^{1-n}---\left(7\right)$

其中，是平均比特率或目标比特率。

图6中的阴影区域表示比特率ρ的禁区。由虚线表示的、大于2+2^1-n的比特率ρ的值导致整个电路的校准可能超出规格(上文的第1点)，而低于此界制的比特率ρ的任何值保证了经校准的失调在规格范围内(参见上文的第2点)。

基于公式7，我们能够确定比特率的最大匹配误差

$\frac{\mathrm{\&Delta;}{\mathrm{\&rho;}}_{\max }}{\stackrel{\&OverBar;}{\mathrm{\&rho;}}}=2^{-n}---\left(8\right)$

注意，最大可接受的匹配误差如何随着位数以指数方式下降。尤其是随着向高位计数，这就会导致非常严格的匹配要求。

以n＝10位为例，比特率的最大允许失配误差等于2^-10或约0.1％(公式8)。需要此为6σ界限(假定是正态分布，超出小于～1ppb规格界限的概率)是指MSB比特率匹配的标准偏差σ_ρ必须小于0.016％。

如果不是不可能的话，从公式8得出的匹配要求在实际的单片集成电路中往往很难实现。因此，具有开机校准的现有放大器的现状很大程度上依赖于对所有可能的D/A输出电平的生产筛选，以便保证输入参考失调将处于广泛的运行条件规格中。由于大量的可能输出电平(n＝10时为1024)的原因，所以此生产筛选既费时，成本又高。

发明内容

本发明要解决的问题是提供一种具有输入失调修整的放大器和方法。

根据本发明的一方面，一种具有放大器系统输入和放大器系统输出的放大器系统包括：

第一放大器；

比较器；

逐次逼近寄存器，其具有耦合到所述比较器的输出端的输入端；

第一开关，用于将所述第一放大器的输入端从所述放大器系统输入切换至短接所述第一放大器输入；

第二开关，用于将所述第一放大器的输出端从所述放大器系统输出切换至所述比较器的输入端；

所述逐次逼近寄存器的输出端耦合到N位数模(D/A)转换器；

所述D/A转换器是至少在最高有效位使用小于2的基的非二进制转换器；所述D/A转换器的输出端耦合到所述第一放大器以控制所述第一放大器的输入失调。

根据本发明的另一方面，一种具有放大器系统输入和放大器系统输出的放大器系统，包括：

放大器，其具有耦合到所述放大器输入的第一跨导差分输入级，以及第二跨导差分输入级，所述第一和第二跨导差分输入级的输出端并联耦合，所述放大器还包括中间级、提供所述第一放大器输出的第一输出级、形成所述比较器的第二输出级，所述中间级具有耦合到所述第一和第二跨导差分输入级的并联连接的输出端的输入端；

逐次逼近寄存器，其具有耦合到所述第二跨导差分输入级的输出端的输入端；

第一开关，用于将所述第一跨导差分输入级的输入端从所述放大器系统输入切换至短接所述第一跨导差分输入级的输入端；

第二开关，用于将所述中间级的输出端在所述第一和第二输出级的输入端之间进行切换；

所述逐次逼近寄存器的输出端耦合到N位数模(D/A)转换器；

所述D/A转换器是至少在最高有效位使用小于2的基的非二进制转换器；所述D/A转换器的输出端耦合到所述第二跨导差分输入级以控制所述放大器的输入失调。

附图说明

图1示出了具有开机校准的现有技术放大器。

图2示出了在校准模式下的现有技术开机校准放大器。

图3示出了理想的3位D/A的转换功能。

图4示出了3位D/A转换器的转换曲线：MSB太大。

图5示出了3位D/A转换器的转换曲线：MSB太小。

图6示出了SA D/A转换器的比特率ρ的概率密度函数。

图7示出了用于本校准电路的比特率ρ的概率密度函数。

图8示出了使用非二进制加权D/A转换器的开机校准的优选实施例。

图9是本发明的电路实现方式的简化示例。

图10示出了非二进制加权A/D转换器的电路实现方式的示例。

图11示出了具有开机校准的仪表放大器的示例。

图12呈现了当在一次性可编程存储器中存储结果时，生产时用以进行修整的示例性配置。

图13示出了附加辅助放大器以在校准过程中控制输出。

具体实施方式

开机校准的传统逐次逼近方法导致了对D/A转换器部件的匹配规格过于严格。本发明提出了放宽匹配要求的方法。允许更多的变化将大大改进开机校准电路的可制造性。

改进开机校准的鲁棒性的关键在于使用目标比特其小于传统比特率从图6和公式7注意到任何低于2+2^1-n的比率ρ(具有ρ＝1的实际下限)保证了校准的精度。通过选择小于2的目标比特率满足由公式7设置的界限就变得渐渐容易了。

这通过图7来举例说明。

此曲线又示出了MSB b_n和相邻位b_n-1之间比特率ρ的概率密度函数，假设是正态分布。保证对放大器失调进行适当校准的最大可允许比率ρ用位于ρ_max＝2+2^1-n处的虚线表示。阴影区域表示比率ρ“被禁止”的值。图6中现有技术的曲线图与图7中的曲线图之间的主要区别在于现在比特率的中心围绕略小于传统值2的值。图7使用平均比特作为示例。

选择较小的平均比特率的结果在于概率密度函数的峰值远离上限。在峰值与上限之间较大的距离暗示出它将更容易满足生产规格。这可以量化如下。比特率的平均值和规格界限ρ_max之间的差由下列给出：

${\mathrm{\&rho;}}_{\max }-\stackrel{\&OverBar;}{\mathrm{\&rho;}}=2+2^{1-n}-\stackrel{\&OverBar;}{\mathrm{\&rho;}}---\left(9\right)$

由于在很多实际情况中位数n＞＞1，所以这简化为：

${\mathrm{\&rho;}}_{\max }-\stackrel{\&OverBar;}{\mathrm{\&rho;}}\&ap;2-\stackrel{\&OverBar;}{\mathrm{\&rho;}}---\left(10\right)$

现在比特率ρ的匹配要求变为

$\frac{\mathrm{\&Delta;}{\mathrm{\&rho;}}_{\max }}{\stackrel{\&OverBar;}{\mathrm{\&rho;}}}\&ap;\frac{2-\stackrel{\&OverBar;}{\mathrm{\&rho;}}}{\stackrel{\&OverBar;}{\mathrm{\&rho;}}}\&ap;\frac{2-\stackrel{\&OverBar;}{\mathrm{\&rho;}}}{2}---\left(11\right)$

公式11的右边假设目标比特率接近于2。

注意从公式11得到的匹配要求与总位数无关。在现有技术的情况(二进制加权)下，匹配规格随着位数的增加严格程度是呈指数增大的(公式8)。

通过把我们的示例代入公式11，我们得到比特率的最大允许失配为5％。再需要6σ界限，这就导致MSB比特率失配的最大标准偏差σ_ρ等于0.8％。这比现有技术二进制加权示例的0.016％宽松得多。事实上，在不需要附加的修整或生产测试的情况下，在标准的制造过程中也能够常规实现0.8％级的匹配比率。

图8示出了本发明的优选实施例。

它包括放大器输入级A₁，以及两个可选的输出级A_2a和A_2b。开机失调校准通过比较器COMP、逐次逼近寄存器SAR和非二进制加权的D/A转换器完成。D/A转换器包括开关b_n至b_s、非二进制加权位值1到1/1.9^n-2、以及由开关b₁和偏移位b_s控制的最低有效位的二进制加权值。在电路通电时，输入开关S₁将放大器输入级A₁的输入端短路。结果，输入参考失调电压V_os将呈现在其差分输入端子之间。输出开关S₂将输入级A₁连接至次级输出级A_2b。由于其连接至次级输出级A_2b，所以比较器COMP现在能够驱动由寄存器SAR执行的逐次逼近算法的决策。对最低有效位进行二进制加权，这是因为在加权中的任何误差都不会引起必须被随后的位补偿的误差的事实，并且相对于最低有效位对偏移位进行二进制加权，这是因为其目的是为了补偿半个最低有效位，以使得误差ε以零点为中心，而不是总是在零点的一侧，因此将最大误差减半了。

一旦开机失调校准完成了，开关S₁将整个放大器的输入端子连接至输入级A₁，而开关S₂激活输出级A_2a。而且SAR寄存器激活偏移位b_s。注意即使所有其他位都未被二进制加权，LSB b₁和偏移位b_s之间的比率仍保持为2。在寄存器SAR保持与(主要)补偿输入参考失调V_os的电压V_da相对应的数字码的情况下，放大器现在处于其正常运行模式下。

对于本发明来说，尽管未必要求使用两个可选的输出级A_2a和A_2b、以及输出开关S₂来正常工作，但是对于校准模式和正常模式二者而言，这种设置比使用单个输出级具有几个关键优点。首先，在正在校准放大器时，在两个输出级之间进行选择将防止伪信号或假信号出现在放大器的输出端子上。双重输出级的第二个好处就是次级输出级A_2b现在能够在没有附加用于闭环稳定性的补偿电容情况下得以实现。在正常运行过程中需要频率补偿电容C_m，以确保具有整体反馈的放大器的稳定性。由于在开机校准过程中，放大器运行在开环比较器模式下，所以不需要频率补偿。省略了补偿电容这加速了在逐次逼近过程中进行的决策，从而减少了在校准模式中花费的总时间。

作为通电情况的替代，校准序列也可以由任何其他触发器启动。在那种情况下，系统执行按需校准，这与上述的开机校准相反。

图9示出了本发明的电路实现方式的简化示例。

它包括具有晶体管M₁和M₂的跨导输入级。这些器件的栅极连接至开关S_1，1和S_1，2。在正常模式下，开关直接将M₁和M₂的栅极连接至输入端子IN+和IN-。在校准过程期间，输入端被短路并且连接至参考共模电压V₁。器件M₅至M₈实现了传统的折叠共源共栅回转级(folded cascade turn-around stage)。用于正常运行的第一输出级或主输出级包括器件M₁₁和M₁₂，以及频率补偿电容C_M1和C_M2。在校准过程中使用的次级输出级包括器件M₉和M₁₀。由于该次级输出级将仅用在比较器模式下，所以它不需要任何频率补偿部件。开关S_2，1和S_2，2在两个输出级之间进行选择。块AB实现输出级器件(或者M₁₁和M₁₂，或者M₉和M₁₀，这取决于S_2，1和S_2，2的状态)的AB类静态电流控制(class-AB quiescentcurrent control)。当选择了主输出状态M11和M12时，开关S_2，3和S_2，5关闭，这使级次输出级处于高输出阻抗状态；并且当选择了次级输出状态M9和M10时，开关S_2，4和S_2，6关闭，这使主输出级处于高输出阻抗状态。

并联输入级M₃/M₄实现了失调控制的输入。M₃和M₄的栅极之间的差分电压将在它们的漏极产生差分输出电流。这个差分漏极电流与输入级M₁/M₂的漏极电流并行流动。在M₃和M₄栅极处的合适的差分电压能够补偿输入级M₁/M₂的随机失调。由于该并联输入级需要补偿的失调电压的范围比在放大器输入端振荡(swing)的期望信号小得多，所以通过器件M₃和M₄的尾电流(tail current)I₂可以选择小于该输入级的偏置电流(bias current)I₁。

寄存器SAR和非二进制加权D/A转换器D/A实现了上述的逐次逼近算法。

图10示出了非二进制加权D/A转换器的6位实现方式的示例。

它包括具有电阻器值R、R₁和R₂的三阶差分电阻阶梯(three-sectiondifferential resistive ladder)。该阶梯的共模电压由电压源V_cm设定。注意当晶体管M3和M4在差分模式下运行以控制电流I2分流时(图9)，这个电压与输入信号IN+、IN-的任何共模电压无关，与差分输入级晶体管M1和M2的运行无关。开关b_s至b₆把电流从底端电流源引导向差分阶梯的任一侧，这取决于输入位的状态。在这个示例中，位b₂至b₄的加权通过该电阻阶梯完成，而b_s、b₁和b₆的加权通过对相应电流源进行标量(scaling)来实现。这种选择是任意的，并且对电路的运行并不重要。

规定比特率可以发现电阻器的值如下：

$R_1=R\&CenterDot;(\stackrel{\&OverBar;}{\mathrm{\&rho;}}-1)$

$R_2=R\&CenterDot;\frac{\stackrel{\&OverBar;}{\mathrm{\&rho;}}}{\stackrel{\&OverBar;}{\mathrm{\&rho;}}-1}---\left(12\right)$

其中R是阶梯的特性阻抗。

注意选择比特率(标准二进制加权)如何将图10的D/A转换器转变成传统的R-2R阶梯(R₁＝R，R₂＝2R)。

通过给图9的电路增加额外的输入级，能够容易地把它转变为所谓的仪表放大器(参见Operational Amplifiers，Theory and Design，J.Huijsing，pp.52-53，Boston，Kluwer Academic Publishers，2001)。仪表放大器具有两组差分输入端子，并且能够在大的共模干扰条件下感测小的差分信号。

为了在改进的电路中使开机校准正常工作，仅需要根据原有放大器重复输入级器件和输入开关即可。失调校准可通过组合的两个输入级来实现，并且因此不需要任何其他的附加部件。

图11示出了根据修改图9所示的电路而得到的仪表放大器。加入电路的部件是二输入级，其具有M₁₃和M₁₄以及对应的输入开关S_1，3和S_1，4，其与S_1，1和S_1，2同时运行。

这里图9和图11所示的实施例是MOS实施例，不过也可使用其他有源器件，诸如双极型器件。再者，这里以及权利要求中所使用的单词“开关”用于一般含义，并且可视情况包括单个开关或多个开关。当单词“开关”用于多个开关的情形下时，这样的多个开关会基本上同时运行，不过可能具有优选的不重叠相位(preferred nonoverlapping phasing)。例如，用于将放大器的输入端从放大器系统输入切换至短接放大器输入的开关可以是单个开关，诸如图1中的开关S或者图9中的两个开关S_1，1和S_1，2，或者又例如可以是四个开关，两个用于把差分输入级从差分放大器输入断开，两个用于将短接差分输入级的输入端。在该后一种情形下，通常会更喜欢在短接差分输入级之前断开差分放大器输入端，因此定义了不重叠运行。

类似地，在这里和权利要求中所提及的输入或输出就是通常所提及的输入或输出，与输入或输出是否为相对于电路接地(a circuit ground)的单个信号，或者差分信号无关。

在器件的制造过程中，图8的方法能够予以扩展以执行一次性校准。在那种情形下，电路需要某形式的一次性可编程存储器或者OTP，用于在产品生命期期间存储校准的结果。图12给出了示例。

当器件第一次通电时，电路将经历其自动校准循环。一旦循环完成，位b_n至b_s的所得值将存储在非易失性存储器OTP上。在随后的通电情况下，存储的失调补偿位将从OTP存储器中读出，并用于控制位开关b_n至b_s。需要一个附加的OTP单元(cell)OTP_n+1来确定元件已被编程的事实。当元件在其应用中通电时这就避免了以后试图对失调予以校准。

在自动校准过程中，图8中的整个放大器对外部信号是无响应的。这是由将放大器从外部电路断开的开关S₁和S₂所造成的。可能由于自动校准时间短，所以在许多(如果不是大多数)应用中禁止放大器不会造成问题。在需要受控的输出电压的情况下，甚至在自动校准序列期间也需要受控的输出电压的情况下，图13的电路给出了解决方案。

图13的电路在图8的基础电路上增加了辅助放大器A_aux、以及开关S₃至S₅。当元件在自动校准时，开关S₃至S₅关闭，并且辅助放大器A_aux和输出级A_2a建立了从输入端子V_in至输出端V_out的信号路径。由于校准时间短，所以辅助放大器将无论如何也没有足够的时间达到极其高的精度，与主电路相比，失调和关于辅助放大器的其他要求可以放宽。结果，非常简单的电路就能满足大多数实际情况。

因此在这里为了说明而不是为了限制的目的，已经公开和描述了本发明的一定优选实施例。本领域技术人员应当理解在其中对形式和细节所进行的各种变化并不偏离本发明的精神和范围。

Claims (20)

1.一种具有放大器系统输入和放大器系统输出的放大器系统包括：

第一放大器；

比较器；

逐次逼近寄存器，其具有耦合到所述比较器的输出端的输入端；

第一开关，用于将所述第一放大器的输入端从所述放大器系统输入切换至短接所述第一放大器输入；

第二开关，用于将所述第一放大器的输出端从所述放大器系统输出切换至所述比较器的输入端；

所述逐次逼近寄存器的输出端耦合到N位数模（D/A）转换器；

所述数模转换器是至少在最高有效位使用小于2的基的非二进制转换器；

所述数模转换器的输出端耦合到所述第一放大器以控制所述第一放大器的输入失调。

2.如权利要求1所述的放大器系统，其中所述基近似为1.9。

3.如权利要求2所述的放大器系统，其中最低有效位的基为2。

4.如权利要求1所述的放大器系统，其中所述数模转换器还包括一个附加位，其为所述第一放大器的输入失调控制提供N位的最低有效位的一半。

5.如权利要求1所述的放大器系统，其中所述第一放大器具有耦合到所述第一放大器输入的第一跨导差分输入级，并且其中所述第一放大器还包括第二跨导差分输入级，所述第一和第二跨导差分输入级的输出端并联耦合，所述数模转换器的输出端耦合到所述第二跨导差分输入级的输入端以使耦合到所述第一跨导差分输入级的差分输出端之间的所述第二跨导差分输入级的电流源按比例分流以减小所述第一放大器的所述输入失调。

6.如权利要求5所述的放大器系统，其中所述第一放大器还包括中间级、提供所述第一放大器输出的第一输出级、形成所述比较器的第二输出级、将所述中间级的输出端在所述第一和第二输出级的输入端之间切换的第二开关，所述中间级具有耦合到所述第一和第二跨导差分输入级的并联连接的输出端的输入端。

7.如权利要求6所述的放大器系统，其中当所述第二开关把所述第二输出级的输入端耦合到所述中间级的输出端时，所述第二开关又将所述第一输出级设成高阻抗状态，并且，当所述二开关把所述第一输出级的输入端耦合到所述中间级的输出端时，把所述第二输出级设成高阻抗状态。

8.如权利要求6所述的放大器系统，其中所述第一放大器还包括第三跨导差分输入级，所述第一、第二和第三跨导差分输入级的输出端并联耦合，所述第一开关通过短接所述第一跨导差分输入级的差分输入并同时短接所述第三跨导差分输入级的差分输入而短接所述第一放大器输入。

9.如权利要求1所述的放大器系统，还包括用于永久存储所述逐次逼近寄存器的输出的一次性可编程存储器，由此控制所述第一放大器的输入失调的数模转换器的单个输出可被永久保持。

10.如权利要求1所述的放大器系统，还包括第二放大器，当短接所述第一放大器的输入端时所述第一开关把所述放大器系统输入耦合到所述第二放大器的输入端，当把所述第一放大器的输出端从所述放大器系统输出切换至所述比较器的输入端时所述第二开关把所述第二放大器的输出端耦合到所述放大器系统输出。

11.如权利要求1所述的放大器系统，其中所述数模转换器包含公共参考线、和至少部分地关于所述公共参考线对称的电阻阶梯、以及第三开关，所述第三开关用于响应于所述逐次逼近寄存器选择性地将相等的电流源切换到所述公共参考线任一侧上的阶梯节点，所述电阻阶梯为R(ρ-1)，Rρ/(ρ-1)阶梯，其中ρ小于2。

12.如权利要求11所述的放大器系统，其中ρ近似为1.9。

13.一种具有放大器系统输入和放大器系统输出的放大器系统，包括：

放大器，其具有耦合到所述放大器输入的第一跨导差分输入级，以及第二跨导差分输入级，所述第一和第二跨导差分输入级的输出端并联耦合，所述放大器还包括中间级、提供所述第一放大器输出的第一输出级、形成比较器的第二输出级，所述中间级具有耦合到所述第一和第二跨导差分输入级的并联连接的输出端的输入端；

逐次逼近寄存器，其具有耦合到所述第二输出级的输出端的输入端；

第一开关，用于将所述第一跨导差分输入级的输入端从所述放大器系统输入切换至短接所述第一跨导差分输入级的输入端；

第二开关，用于将所述中间级的输出端在所述第一和第二输出级的输入端之间进行切换；

所述逐次逼近寄存器的输出端耦合到N位数模（D/A）转换器；

所述数模转换器是至少在最高有效位使用小于2的基的非二进制转换器；

所述数模转换器的输出端耦合到所述第二跨导差分输入级以控制所述放大器的输入失调。

14.如权利要求13所述的放大器系统，其中所述基近似为1.9。

15.如权利要求13所述的放大器系统，其中针对最低有效位的基为2。

16.如权利要求13所述的放大器系统，其中所述数模转换器还包括一个附加位，其为所述放大器的输入失调控制提供N位的最低有效位的一半。

17.如权利要求13所述的放大器系统，其中当所述第二开关将所述第二输出级的输入端耦合到所述中间级的输出端时，所述第二开关还将所述第一输出级设成高阻抗状态，并且，当所述第二开关将所述第一输出级的输入端耦合到所述中间级的输出端时，将所述第二输出级设成高阻抗状态。

18.如权利要求13所述的放大器系统，其中所述放大器还包括第三跨导差分输入级，所述第一、第二和第三跨导差分输入级的输出端并联耦合，所述第一开关通过短接所述第一跨导差分输入级的差分输入并同时短接第三跨导差分输入级的差分输入来短接所述放大器输入。

19.如权利要求13所述的放大器系统，其中所述数模转换器包含公共参考线、至少部分地关于所述公共参考线对称的电阻阶梯、以及用于响应于所述逐次逼近寄存器选择性地将相等的电流源切换到公共参考线任一侧上的阶梯节点的第三开关，所述电阻阶梯为R(ρ-1)，Rρ/(ρ-1)阶梯，其中ρ小于2。

20.如权利要求19所述的放大器系统，其中ρ近似为1.9。