CN101958106B - 液晶显示器 - Google Patents

Abstract

液晶显示器。提供了一种用于减小功耗和改善显示质量的液晶显示器。该液晶显示器包括：液晶显示板，其包括数据线和选通线以及液晶单元，且该液晶显示板被分割成第一、第二和第三区域；驱动第一区域的第一数据IC；驱动第二区域的第二数据IC；驱动第三区域的第三数据IC；以及定时控制器，其对输入数字视频数据进行分析，产生用于控制是否使用电荷共享的第一选择信号和第二选择信号，且利用第一和第二选择信号来独立地控制第一、第二和第三数据IC。

Description

液晶显示器

发明领域

本文件涉及一种液晶显示器（LCD），且更具体而言，涉及一种用于减小功耗且改善显示质量的LCD。

背景技术

本申请要求2009年7月15日提交的韩国专利申请No.10-2009-0064628的优先权，此处以引证的方式并入其内容，就像在此进行了完整阐述一样。

LCD根据视频信号控制液晶单元的光透射率以显示图像。有源矩阵型LCD利用分别形成在液晶单元的薄膜晶体管来切换提供到液晶单元的数据电压，以有源地控制数据，且因而有源矩阵型LCD可以改善运动图像的显示质量。

LCD反转每一组预定数目的液晶单元中所充入的数据电压的极性，以减小DC偏移成分和液晶的劣化。然而，只要数据电压的极性变化，这种反转驱动方法就增加了提供到数据线的数据电压的摆动宽度，且增加了数据驱动电路的温度，导致显著地增加了功耗。

为了减小数据电压的摆动宽度且降低数据驱动电路的温度和功耗，提出了如图1A和1B所示的电荷共享法。该电荷共享法在源输出使能信号SOE的逻辑高周期中导通连接在数据驱动电路的相邻输出通道之间的电荷共享开关SW1，以共享面板中的正电荷和负电荷，从而将数据驱动电路的初始输出值改变为中间值。

然而，该电荷共享法不能在所有时间都减小数据驱动电路的功耗。即，该电荷共享法在显示如下数据模式（data pattern）时具有低功耗的优点：该数据模式在通过相同通道连续输出的输出值之间具有大差异。当显示具有小输出值差异的数据模式时，如图2A和2B所示，在不使用电荷共享法的情况下，在保持先前输出值的同时对输出电压进行输出对于实现低功耗而言更加有效。

然而，该常规的电荷共享法不考虑输入到数据驱动电路的数据模式的特性而确定是否使用了电荷共享功能，且一律将确定结果应用到构成数据驱动电路的所有数据集成电路（数据IC）。在这种情况下，根据是否使用电荷共享功能，功耗差异大的数据模式可被分别输入到不同数据IC。因此，和其它数据IC相比，特定数据IC的功耗显著增加，且因而该常规的电荷共享法不能实现低功耗。例如，如图3所示，当使用电荷共享时具有低功耗优点的数据模式、合成数据模式、以及当不使用电荷共享时具有低功耗优点的数据模式被分别施加到第一、第二和第三数据ICTAB1、TAB2和TAB3时，第三数据IC TAB3的功耗增加而第一数据ICTAB1的功耗减小。当电荷共享并不一律地用于数据IC TAB1、TAB2和TAB3时，第三数据IC TAB3的功耗减小而第一数据IC TAB1的功耗增加。

发明内容

本文件的目的是提供一种LCD，其用于分析输入数据模式且独立地确定是否针对相应的数据IC使用电荷共享以实现更合适功耗。

本文件的另一目的是提供一种LCD，其用于独立地确定是否针对相应的数据IC使用电荷共享以解决数据IC之间的区块发暗（block dim）。

根据本文件的一个方面，提供了一种液晶显示器，该液晶显示器包括：液晶显示板，其包括多条数据线、与数据线交叉的多条选通线以及分别形成在数据线和选通线的交叉处的液晶单元，所述液晶显示板被分割成第一区域、第二区域和第三区域；驱动第一区域的第一数据集成电路（IC）；驱动第二区域的第二数据IC；驱动第三区域的第三数据IC；以及

定时控制器，其对输入数字视频数据进行分析，产生用于控制是否使用电荷共享的第一选择信号和第二选择信号，且利用第一选择信号和第二选择信号来独立地控制第一、第二和第三数据IC，其中第二区域被分割成邻接第一区域的第一区块、邻接第三区域的第三区块以及位于第一区块和第三区块之间的第二区块；并且第一选择信号控制是否针对第一和第三数据IC来使用电荷共享，并且第二选择信号控制是否针对第二区块来使用电荷共享，且第二选择信号逐渐地改变在应用电荷共享的数据IC和不应用电荷共享的数据IC之间的边界区块中的突然充入延迟的偏差。

附图说明

附图被包括在本说明书中以提供对本发明的进一步理解，并结合到本说明书中且构成本说明书的一部分，附图示出了本发明的实施方式，且与说明书一起用于解释本发明的原理。附图中：

图1A和1B分别示出当使用常规的电荷共享法时的电路图和输出波形图；

图2A和2B分别示出当不使用常规的电荷共享法时的电路图和输出波形图；

图3示出当将电荷共享应用到所有数据IC和当电荷共享不应用到所有数据IC时，多个数据IC的功耗的增加/减小；

图4是根据本文件的实施方式的LCD的框图；

图5示出从定时控制器提供到数据驱动电路的选择信号；

图6和7示出独立地控制是否针对包括相邻数据IC之间的边界区块的相应数据IC而使用电荷共享的示例；

图8A、8B、8C和8D示出当图6应用于图7时获得的图；

图9和10详细地示出第一数据IC；

图11详细地示出第二数据IC；

图12是示出图11所示的彼此相连的输出电路和电荷共享电路的示例性构造的电路图；

图13是图12中示出的数字缓冲器的电路图；

图14是用于解释图12中示出的数字缓冲器的功能的波形图；

图15示出具有延迟的源输出使能信号以及根据该源输出使能信号的数据输出波形，其中当该源输出使能信号顺序地经过第一至第k通道时，延迟逐渐增加；

图16示出具有延迟的源输出使能信号以及根据该源输出使能信号的数据输出波形，其中当该源输出使能信号顺序地经过第一至第k通道时，延迟逐渐减少；以及

图17是示出图11中所示的彼此相连的输出电路和电荷共享电路的另一示例性构造的电路图。

具体实施方式

将参考图4至17详细解释本发明的实施方式。

图4是根据本文件的实施方式的LCD的框图。参考图4，根据本发明的本实施方式的LCD包括LCD面板10、定时控制器11、数据驱动电路12和选通驱动电路13。

LCD面板10包括分配在两个玻璃基板之间的液晶分子。而且，LCD面板10包括多条数据线DL、与数据线DL交叉的多条选通线GL、以及以矩阵形式分别设置在数据线DL和选通线GL的交叉处的液晶单元Clc。

多条数据线DL、多条选通线GL、薄膜晶体管（TFT）、分别连接到TFT的液晶单元Clc的像素电极1、以及存储电容器Cst形成在LCD面板10的下玻璃基板上。

黑底、滤色器和与像素电极1相对的公共电极2形成在LCD面板10的上玻璃基板上。在诸如扭曲向列（TN）模式和垂直对准（VA）模式的垂直电场驱动模式下，公共电极2形成在上玻璃基板上，而在诸如共面切换（IPS）模式和边缘场切换（FFS）模式的水平电场驱动模式下，公共电极2与像素电极1一起形成在下玻璃基板上。

具有彼此垂直的光轴的偏振器分别附接到LCD面板10的上和下玻璃基板上，且用于设置液晶的预倾角的配向膜分别形成在上玻璃基板和下玻璃基板的与液晶接触的内侧上。

定时控制器11接收诸如垂直和水平同步信号Vsync和Hsync、数据使能信号DE和时钟信号DCLK的定时信号，且产生包括用于控制数据驱动电路12和选通驱动电路13的操作定时的数据控制信号DDC和选通控制信号GDC的控制信号。选通控制信号GDC包括选通起始脉冲信号GSP、选通移位时钟信号GSC和选通输出使能信号GOE。数据控制信号DDC包括源起始脉冲信号SSP、源采样时钟信号SSC、源输出使能信号SOE和极性控制信号POL。

定时控制器11重新排列所输入的数字视频数据RGB，使得所输入的数字视频数据RGB变得适用于LCD面板10，且定时控制器11将数字视频数据RGB提供到数据驱动电路12。具体地，定时控制器11分析所输入的数字视频数据RGB，且基于分析结果产生用于独立地控制是否针对相应数据IC使用电荷共享的第一和第二选择信号SEL1和SEL2。这里，第一选择信号SEL1用于控制是否针对相应数据IC使用电荷共享。第二选择信号SEL2不仅用于控制是否针对相应数据IC使用电荷共享，而且还逐渐地改变在应用电荷共享的数据IC和不应用电荷共享的数据IC之间的边界区块中的突然充入延迟的偏差（abrupt charging delay variation）。

选通驱动电路13包括多个选通IC，且顺序地输出具有对应于约一个水平周期的脉冲宽度的扫描脉冲。选通IC具有移位寄存器、用于改变移位寄存器的输出信号以使得输出信号具有适于操作液晶单元的TFT的摆动宽度的电平转换器、以及连接在电平转换器和选通线G1至Gn之间的输出缓冲器。扫描脉冲被提供到选通线GL以选择施加了数据电压的水平线。

数据驱动电路12在定时控制器11的控制下锁存数字视频数据RGB，将数字视频数据RGB转换成模拟正/负伽马补偿电压以产生正/负数据电压，且将正/负数据电压提供到数据线D1至Dm。

图5示出了从定时控制器11提供到数据驱动电路12的选择信号SEL1和SEL2。

参考图5，数据驱动电路12包括多个数据IC DIC1、DIC2和DIC3。

多个数据IC DIC1、DIC2和DIC3分别安装在源膜上芯片（COF）上。源COF可以被源带载封装（TCP）代替。源COF的输入端子电连接到源印刷电路板（PCB）（未示出）的输出端子，且源COF的输出端子电连接到形成在LCD面板10的下玻璃基板上的数据焊盘。LCD面板10具有被数据IC DIC1、DIC2和DIC3独立地驱动的三个区域AREA1、AREA2和AREA3。尽管为了方便说明在实施方式中描述了三个数据IC，但是本文件的技术精神不限于此，且数据IC的数量可以是4个或更多个。LCD面板10的第二区域AREA 2被分割成邻接第一区域AREA1的第一区块BL1、邻接第三区域AREA3的第三区块BL3、以及位于该第一和第三区块BL1和BL3之间的第二区块BL2。根据第二选择信号SEL2来独立地驱动第一、第二和第三区块BL1、BL2和BL3。

第一和第三数据IC DIC1和DIC3分别驱动LCD面板10的第一和第三区域AREA1和AREA3，且根据第一和第三区域AREA1和AREA3中要显示的数据的属性来接收使能信号EN和禁止信号DIS之一作为第一选择信号SEL1。使能信号EN是用于指示当使用电荷共享时具有低功耗优点的数据模式将使用电荷共享的控制信号。禁止信号DIS是指示当不使用电荷共享时具有低功耗优点的数据模式不使用电荷共享的控制信号。第一和第三数据IC DIC1和DIC3响应于使能信号EN在源输出使能信号SOE的逻辑高周期中对n（n是正整数）个输出通道执行电荷共享。而且，第一和第三数据IC DIC1和DIC3响应于禁止信号DIS不对n个输出通道执行电荷共享，且在保持原先值的同时输出数据输出。

第二数据IC DIC2驱动位于LCD面板10的第一和第三区域AREA1和AREA3之间的第二区域AREA2，且根据在第二区域AREA2中要显示的数据的属性来接收使能信号EN和禁止信号DIS之一、以及用于控制充入延迟逐渐增加的负载延迟信号ILD（此后，称为第一负载延迟信号）和用于控制充入延迟逐渐减小的负载延迟信号DLD（此后，称为第二负载延迟信号）之一作为第二选择信号SEL2。在第二数据IC DIC2的n（n是正整数）个输出通道中，左边的k（k≤n/2）个输出通道（第一通道组）和右边的k个通道（第三通道组）分别驱动第一区块BL1和第三区块BL3，且接收使能信号EN、禁止信号DIS、第一负载延迟信号ILD和第二负载延迟信号DLD之一作为第二选择信号SEL2。第二数据ICDIC2的输出通道中的（n-2k）个中间通道（第二通道组）接收使能信号EN和禁止信号DIS之一作为第二选择信号SEL2。使能信号EN和禁止信号DIS已经在上面进行了解释。第一负载延迟信号IDL是用于在充入延迟突然增加的边界区块BL1或BL3中逐渐增加充入延迟的控制信号。第二负载延迟信号DLD是用于在充入延迟突然减小的边界区块BL1或BL3中逐渐减少充入延迟的控制信号。此处，充入延迟被定义为数据充入时间的延迟程度。液晶单元中充入的数据的量随着充入延迟增加而减小，因为TFT的选通截止时间根据扫描脉冲信号而是固定的（即，单个水平周期是固定的）。使用充入共享时的充入延迟大于不使用充入共享时的充入延迟。

第二数据IC DIC 2响应于使能信号EN在源输出使能信号SOE的逻辑高周期对中间的(n-2k)个通道执行电荷共享，以将初始输出值改变为中间值。第二数据IC DIC 2响应于禁止信号DIS不对中间的（n-2k）个通道执行电荷共享，且在保持先前值的同时输出数据输出。

第二数据IC DIC2响应于第一负载延迟信号ILD逐渐延迟源输出使能信号SOE，以在源输出使能信号SOE通过左边和/或右边的k个通道从左到右地传输时，逐渐增加充入延迟。第二数据IC DIC 2响应于第二负载延迟信号DLD逐渐延迟源输出使能信号SOE，以在源输出使能信号SOE通过左边和/或右边的k个通道从左到右地传输时，逐渐减少充入延迟。

当具有位于其间的边界区块BL1或BL3的相邻区域（例如，AREA1和BL2、或BL2和AREA3）中的充入延迟彼此相等且被保持时，第二数据IC DIC2响应于使能信号EN对左边和/或右边的k个通道执行电荷共享，或响应于禁止信号DIS不对左边和/或右边的k个通道执行电荷共享，以使得边界区块BL1或BL3中的充入延迟对应于相邻区域的充入延迟。

上面的描述是参考图6和7进行的。

第一和第三数据IC DIC 1和DIC3根据施加到其上的数据的属性通过使能信号EN和禁止信号DIS之一来进行控制，以对所有通道执行电荷共享或对所有通道不执行电荷共享。

第二数据IC DIC2根据施加到其上的数据的属性通过使能信号EN和禁止信号DIS之一来进行控制，以对（n-2k）个中间通道执行电荷共享或对（n-2k）个中间通道不执行电荷共享。而且，通过使能信号EN、禁止信号DIS、第一负载延迟信号ILD和第二负载延迟信号DLD之一来控制第二数据IC DIC 2，以对左边和/或右边上的k个通道同时执行电荷共享或不对该k个通道执行电荷共享，或者对该k个通道执行电荷共享，使得充入延迟随着其从左到右通过k个通道时而逐渐增加或减小。第二数据IC DIC2中的左边和右边上的k个通道分别驱动第一和第三边界区块BL1和BL3，且因而第一和第三边界区块BL1和BL3的操作状态通过具有位于其间的边界区块BL1或BL3的相邻区域（例如，AREA1和BL2、或BL2和AREA3）的操作状态来确定。即，左边和/或右边的k个通道被控制，使得当针对相邻区域执行电荷共享时对k个通道执行电荷共享（参考图6中的OP1和OP2的EN），且电荷共享受到控制，使得当不对相邻区域执行电荷共享时，不对k个通道执行电荷共享（参考图6中的OP7和OP8的DIS）。而且，左边和/或右边的k个通道受到控制，使得当对与k个通道相邻的左边区域执行电荷共享（EN，充入延迟大）且对与k个通道相邻的右边区域不执行电荷共享（DIS，充入延迟小）时，充入延迟随着其从左到右通过k个通道时而逐渐减小（参考图6中的OP2、OP3、OP4和OP6的DLD）。另外，左边和/右边的k个通道受到控制，使得当对于与k个通道相邻的左边区域不执行电荷共享（DIS充入延迟小），且对与k个通道相邻的右边区域执行电荷共享（EN，充入延迟大）时，充入延迟随着其从左到右通过k个通道时而逐渐增加（参考图6中的OP3、OP5、OP6和OP7的ILD）。图8A、8B、8C和8D是示出当图6应用于图7时的信号值的图，且分别示出了图6的OP3、OP4、OP5和OP6。

图9和10详细示出了第一数据IC DIC1。第三数据IC DIC3具有与第一数据IC DIC1相同的构造。

参考图9和10，第一数据IC DIC1包括移位寄存器121、第一锁存阵列122、第二锁存阵列123、伽马补偿电压产生器124、数字/模拟转换器（此后，称为DAC）125、输出电路126以及电荷共享电路127。

移位寄存器121根据源采样时钟信号SSC使采样信号移位。而且，当提供了具有比与第一锁存阵列122锁存的数目相对应的数据量更大的量的数据时，移位寄存器121产生进位信号。

第一锁存阵列122响应于从移位寄存器121顺序地输入的采样信号对来自定时控制器11的数字视频数据RGB进行采样，锁存对应于每一条水平线的数字视频数据RGB，且同时输出对应于一条水平线的数据。

第二锁存阵列123锁存从第一锁存阵列122输入的对应于一条水平线的数据，且在源输出使能信号SOE的逻辑低周期中输出锁存的数字视频数据RGB。同时，第二和第三数据IC DIC2和DIC3的第二锁存阵列输出数字视频数据RGB。

伽马补偿电压产生器124将多个伽马基准分压为与数字视频数据RGB的位数所代表的级数（numbers of gradations）一样多的电压，以产生对应于相应级的正伽马补偿电压VGH和负伽马补偿电压VGL。

DAC 125包括提供有正伽马补偿电压VGH的P解码器、提供有负伽马补偿电压VGL的N解码器、以及响应于极性控制信号POL来选择P解码器的输出和N解码器的输出的复用器。P解码器对从第二锁存阵列123输入的数字视频数据RGB进行解码，且输出对应于该数据级的正伽马补偿电压VGH。N解码器对从第二锁存阵列123输入的数字视频数据RGB进行解码，且输出对应于该数据级的负伽马补偿电压VGL。复用器响应于极性控制信号POL来选择正伽马补偿电压VGH和负伽马补偿电压VGL。

如图10所示，输出电路126包括分别连接到输出通道的多个缓冲器BUF，且最小化从DAC 125提供的模拟数据电压的信号衰减。

电荷共享电路127包括其每个均连接在相邻输出通道之间的多个第一开关SW1、分别连接在缓冲器BUF的输出端子和输出通道之间的多个第二开关SW2、通过第一选择信号SEL1切换以选择性地将源输出使能信号SOE施加到电荷共享电路127的第三开关SW3、以及使源输出使能信号SOE反相的多个反相器INV。第三开关SW3响应于作为第一选择信号SEL1而输入的使能信号EN来导通，以将源输出使能信号SOE施加到电荷共享电路127的多个反相器INV和多个第一开关SW1。在源输出使能信号SOE的逻辑高周期，第一开关SW1导通以使相邻输出通道短路，从而实现电荷共享，且第二开关SW2截止以阻止数据电压输出。当源输出使能信号SOE转变为逻辑低值时，第一开关SW1截止以取消电荷共享操作，且第二开关SW2导通以允许数据电压被输出。第三开关SW3响应于作为第一选择信号SEL1而输入的禁止信号DIS来截止，以阻止源输出使能信号SOE被施加到电荷共享电路127。在这种情况下，第二开关SW2保持原先导通状态（用于在前一帧和当前帧之间的消隐周期中复位电路的导通）且第一开关SW1不能被导通，且因而电荷共享电路127在不执行电荷共享的情况下工作。

图11至17详细示出了第二数据IC DIC 2。

参考图11，第二数据IC DIC2包括移位寄存器221、第一锁存阵列222、第二锁存阵列223、伽马补偿电压产生器224、DAC 225、输出电路226以及电荷共享电路227。移位寄存器221、第一锁存阵列222、第二锁存阵列223、伽马补偿电压产生器224和DAC 225执行与图9中示出的移位寄存器121、第一锁存阵列122、第二锁存阵列123、伽马补偿电压产生器124和DAC 125相同的功能。电荷共享电路227独立地驱动用于驱动LCD面板10的第二区域AREA2的第一区块BL1的k个输出通道、用于驱动第二区域AREA2的第三区块BL3的k个输出通道、以及用于驱动第二区域AREA2的第二区块BL2的（n-2k）个输出通道。除了输出通道的数目之外，用于操作（n-2k）个输出通道的电荷共享电路227的构造和功能与图10中示出的电荷共享电路127相同。

在图12至图16中示出了用于操作用来驱动第一区块BL1或第三区块BL3的k个输出通道的彼此相连的输出电路226和电荷共享电路227的示例性构造。参考图12，输出电路226包括分别连接到输出通道的多个缓冲器BUF，且最小化从DAC 225提供的模拟数据电压的信号衰减。

电荷共享电路227包括其每个均连接在相邻输出通道之间的多个第一开关SW1、分别连接在缓冲器BUF的输出端子和输出通道之间的多个第二开关SW2、通过第二选择信号SEL2（EN/DIS）切换以选择性地将源输出使能信号SOE施加到电荷共享电路227的第三开关SW3、使源输出使能信号SOE反相的多个反相器INV、以及对施加到第一和第二开关SW1和SW2的源输出使能信号SOE进行延迟的SOE延迟单元。SOE延迟单元包括：第一负载延迟部（load delay）2271，该第一负载延迟部2271具有多个分压电阻器R且分割其第一端子Net_2和第二端子Net_3之间的电压；第二负载延迟部2272，该第二负载延迟部2272具有多个分压电阻器R且分割其第一端子Net_1和第二端子Net_4之间的电压；第一和第二选择器MUX1和MUX2，其响应于第二选择信号SEL2（ILD/DLD），选择性地操作该第一和第二负载延迟部2271和2272；以及缓冲器单元2273，其具有多个数字缓冲器DBUF，该数字缓冲器DBUF接收从第一或第二负载延迟部2271或2272提供的分割电压作为源电压VCC，对源输出使能信号SOE进行延迟，且将延迟后的源输出使能信号SOE施加到第一和第二开关SW1和SW2。

第一开关SW1在源输出使能信号SOE的逻辑高周期中导通，且在源输出使能信号SOE的逻辑低周期中截止。第二开关SW2根据反相器INV执行与第一开关SW1的操作相反的操作。第三开关SW3响应于作为第二选择信号SEL2而输入的使能信号EN来导通，且响应于作为第二选择信号SEL2而输入的禁止信号DIS来截止。第一选择器MUX1响应于作为第二选择信号SLE2而输入的第一负载延迟信号ILD将高电压Vmax提供到第一负载延迟部2271的第一端子Net_2，且响应于作为第二选择信号SEL2而输入的第二负载延迟信号DLD将低电压Vmin提供到第二负载延迟部2272的第一端子Net_1。第二选择器MUX2响应于作为第二选择信号SEL2而输入的第一负载延迟信号ILD将低电压Vmin提供到第一负载延迟部2271的第二端子Net_3，且响应于作为第二选择信号SEL2而输入的第二负载延迟信号DLD将高电压Vmax提供到第二负载延迟部2272的第二端子Net_4。第一负载延迟部2271产生分割电压作为数字缓冲器DBUF的源电压VCC，其中该分割电压随着其从左到右而逐渐减小。第二负载延迟部2272产生分割电压作为数字缓冲器DBUF的源电压VCC，该分割电压随着其从左到右而逐渐增加。

如图13所示，多个数字缓冲器DBUF中的每一个包括具有偶数数目的反相器131和132的反相器串。第一和第二反相器131和132中的每一个由PMOS和NMOS组成，且反相器131和132的输入/输出端子被级联。反相器131和132的公共输入端子形成MOS电容。现在将解释数字缓冲器DBUF的操作。

响应于高输入信号，第一反相器131的PMOS打开且第一反相器131的NMOS短路，且因而第一反相器131的输出端子和第二反相器132的输入端子变成逻辑低。响应于逻辑低，第二反相器132的NMOS打开且第二反相器132的PMOS短路，且因而第二反相器132的输出端子变成逻辑高。即，在理论上，数字缓冲器DBUF照原样对输入信号进行输出。然而，第一反相器131的NMOS的导通电阻（R成分）和第二反相器132的输入端子的MOS电容（C成分）互相作用以导致RC延迟，且因而如图14所示，数字缓冲器DBUF将输入信号延迟了预定值Δt，且在实际操作中输出延迟后的输入信号。如果源电压VCC减小，则第一反相器131的PMOS的栅-源电压Vgs减小，以导致第一反相器131的截止时间中的延迟、以及第二反相器132的PMOS的导通时间和第二反相器132的NMOS的截止时间中的延迟。即，延迟随着源电压VCC减小而增加。

现在将解释在具有上述构造的电荷共享电路227中，对k个通道同时执行电荷共享、或对k个通道不执行电荷共享、或对k个通道执行电荷共享使得充入延迟随着其从左到右而逐渐增加或减小的操作。

首先解释对k个通道执行电荷共享使得充入延迟随着其从左到右而逐渐增加的操作。第三开关SW3响应于作为第二选择信号SEL2而输入的使能信号EN来导通，以将源输出使能信号SOE施加到数字缓冲器DBUF。在这种状态下，如果第一负载延迟信号ILD作为第二选择信号SEL2而被输入，则高电压Vmax被施加到第一负载延迟部2271的第一端子Net_2，且低电压Vmin被施加到第一负载延迟部2271的第二端子Net_3。此处，没有电压施加到第二负载延迟部2272的两个端子Net_1和Net_4，且因而第二负载延迟部2272浮动。因此，由于构成第一负载延迟部2271的电阻器R导致的电压下降，输入到数字缓冲器DBUF的源电压VCC随着其远离输入有源输出使能信号SOE的输入端子而减小。因此，通过数字缓冲器DBUF输出的源输出使能信号SOE的延迟随着源使能信号SOE远离输入有源输出使能信号SOE的输入端子而逐渐增加，如图15所示。因为TFT的选通截止时间根据扫描脉冲信号而固定，所以源输出使能信号SOE的延迟随着其从第一通道到第k通道的逐渐增加意味着随着其从第一通道到第k通道充入时间中的逐渐减小。当充入时间减少时，充入数据的量减小，且因而充入延迟随着其从左到右经过通道时而逐渐增加。这可以去除充入延迟突然增加的边界区块中的区块发暗。

现在将解释对k个通道执行电荷共享使得充入延迟随着其从左到右而逐渐减少的操作。第三开关SW3响应于作为第二选择信号SEL2而输入的使能信号EN来导通，以将源输出使能信号SOE施加到数字缓冲器DBUF。在这种状态下，如果第二负载延迟信号DLD作为第二选择信号SEL2而被输入，则低电压Vmin被施加到第二负载延迟部2272的第一端子Net_1且高电压Vmax被施加到第二负载延迟部2272的第二端子Net_4。此处，没有电压被施加到第一负载延迟部2271的两个端子Net_2和Net_3，且因而第一负载延迟部2271浮动。因此，由于构成第二负载延迟部2272的电阻器R导致的电压下降，输入到数字缓冲器DBUF的源电压VCC随着其靠近输入有源输出使能信号SOE的输入端子而减小。因此，通过数字缓冲器DBUF输出的源输出使能信号SOE的延迟随着其远离施加有源输出使能信号SOE的输入端子而逐渐减少，如图16所示。因为TFT的选通截止时间根据扫描脉冲信号而固定，所以源输出使能信号SOE的延迟随着其从第一通道到第k通道的逐渐增加意味着其从第一通道到第k通道充入时间中的逐渐增加。当充入时间减少时，充入数据的量增加，且因而充入延迟随着其从左到右经过通道时而逐渐减少。这可以去除充入延迟突然减少的边界区块中的区块发暗。

为了对k个通道同时执行电荷共享，源输出使能信号SOE可以直接施加到第一和第二开关SW1和SW2，而不经过数字缓冲器DBUF，如图10所示。为了不对k个通道同时执行电荷共享，第三开关SW3响应于作为第二选择信号SEL2而输入的禁止信号DIS来截止，以阻止源输出使能信号SOE被施加到电荷共享电路227。在这种情况下，第二开关SW2保持原先的导通状态（用于在前一帧和当前帧之间的消隐周期中复位电路的导通）且第一开关SW1不能被导通，且因而电荷共享电路227操作而不执行电荷共享。

图17示出了针对用于驱动第一区块BL1或第三区块BL3的k个输出通道而彼此相连的输出电路226和电荷共享电路227的另一构造。

参考图17，输出电路226包括分别连接到输出通道的多个缓冲器BUF，且最小化从DAC 225提供的模拟数据电压的信号衰减。

电荷共享电路227包括第一开关SW1、第二开关SW2、第三开关SW3、反相器INV和SOE延迟单元。第一开关SW1、第二开关SW2、第三开关SW3和反相器INV与图12中所示的电荷共享电路227的那些部件相同。SOE延迟单元包括：复用器MUX1；第一SOE延迟部3271，其具有多个数字缓冲器DBUF，该数字缓冲器DBUF在选择器MUX1的控制器下对源输出使能信号SOE进行延迟使得源输出使能信号SOE的延迟随着其从左到右而逐渐增加，且将延迟后的源输出使能信号SOE施加到第一和第二开关SW1和SW2；以及第二SOE延迟部3272，其具有多个数字缓冲器DBUF，该数字缓冲器DBUF在选择器MUX1的控制下对源输出使能信号SOE进行延迟使得源输出使能信号SOE的延迟随着其从右到左而逐渐增加，且将延迟后的源输出使能信号SOE施加到第一和第二开关SW1和SW2。相同的源电压VCC被施加到构成第一和第二SOE延迟单元3271和3272的数字缓冲器DBUF。数字缓冲器DBUF利用参考图13和14描述的导通电阻和MOS电容之间的RC延迟来使源输出使能信号SOE延迟了一预定值。除了用于对源输出使能信号SOE进行延迟的构造之外，图17中示出的使用延迟后的源输出使能信号SOE的电荷共享电路227的操作和效果与图12中示出的电荷共享电路相同。

如上所述，根据本文件的LCD可以分析输入数据模式且独立地确定是否针对相应数据IC使用电荷共享，以实现最合适的功耗。

而且，根据本文件的LCD可以独立地确定是否针对相应数据IC使用电荷共享，以将新的电荷共享法应用到数据IC之间具有显著充入延迟差异的边界区块，来逐渐地改变充入延迟。因此，可以去除数据IC之间的区块发暗。

尽管已经参考其示例性实施方式具体示出和描述了本文件，本领域普通技术人员应当理解，在不偏离如所附权利要求限定的本文件的精神和范围的条件下，可以在形式和细节中做出各种变化。

Claims (10)

1.一种液晶显示器，该液晶显示器包括：

液晶显示板，其包括多条数据线、与数据线交叉的多条选通线以及分别形成在数据线和选通线的交叉处的液晶单元，所述液晶显示板被分割成第一区域、第二区域和第三区域；

驱动第一区域的第一数据集成电路IC；

驱动第二区域的第二数据IC；

驱动第三区域的第三数据IC；以及

定时控制器，其对输入数字视频数据进行分析，产生用于控制是否使用电荷共享的第一选择信号和第二选择信号，且利用第一选择信号和第二选择信号来独立地控制第一、第二和第三数据IC，

其中第二区域被分割成邻接第一区域的第一区块、邻接第三区域的第三区块以及位于第一区块和第三区块之间的第二区块；并且

第一选择信号控制是否针对第一和第三数据IC来使用电荷共享，并且第二选择信号控制是否针对第二区块来使用电荷共享，且第二选择信号逐渐地改变在应用电荷共享的数据IC和不应用电荷共享的数据IC之间的边界区块中的突然充入延迟的偏差，

其中，所述充入延迟被定义为数据充入时间的延迟程度。

2.根据权利要求1所述的液晶显示器，其中第一选择信号包括指示将使用电荷共享的使能信号和指示不使用电荷共享的禁止信号，且第二选择信号包括指示将使用电荷共享的使能信号和指示不使用电荷共享的禁止信号、控制第一或第三区块中的充入延迟逐渐增加的第一负载延迟信号、以及控制第一或第三区块中的充入延迟逐渐减小的第二负载延迟信号。

3.根据权利要求2所述的液晶显示器，其中第二数据IC包括：

用于驱动第一区块的数据线的第一通道组；

用于驱动第二区块的数据线的第二通道组；以及

用于驱动第三区块的数据线的第三通道组，

其中通过使能信号、禁止信号、第一负载延迟信号和第二负载延迟信号之一来控制第一通道组和第三通道组，且通过使能信号和禁止信号之一来控制第二通道组。

4.根据权利要求3所述的液晶显示器，其中根据邻接第一区块的左边区域和邻接第一区块的右边区域是否使用电荷共享来确定第一通道组的操作状态，且根据邻接第三区块的左边区域和邻接第三区块的右边区域是否使用电荷共享来确定第三通道组的操作状态。

5.根据权利要求4所述的液晶显示器，其中第一和第三通道组受到控制以使得：当邻接区域执行电荷共享时执行与邻接区域的电荷共享，当邻接区域不执行电荷共享时不执行与邻接区域的电荷共享，当邻接的左边区域执行电荷共享而邻接的右边区域不执行电荷共享时使充入延迟随着其从左到右而逐渐减小，以及当邻接的左边区域不执行电荷共享而邻接的右边区域执行电荷共享时使充入延迟随着其从左到右而逐渐增加。

6.根据权利要求3所述的液晶显示器，其中连接到第一和第三通道组的第二数据IC包括：

输出电路，其包括分别连接到多个输出通道的多个缓冲器；

多个第一开关，其每一个连接在相邻的输出通道之间；

多个第二开关，其分别连接在缓冲器的输出端子和输出通道之间；

第三开关，其通过使能信号或禁止信号来切换，以选择性地将源输出使能信号施加到第一和第二开关；

多个反相器，其使源输出使能信号反相；以及

源输出使能信号SOE延迟单元，其对施加到第一和第二开关的源输出使能信号进行延迟。

7.根据权利要求6所述的液晶显示器，其中SOE延迟单元包括：

第一负载延迟部，其包括多个分压电阻器且对其第一端子和第二端子之间的电压进行分割；

第二负载延迟部，其包括多个分压电阻器且对其第一端子和第二端子之间的电压进行分割；

第一和第二选择器，其响应于第一或第二负载延迟信号，来选择性地操作第一和第二负载延迟部；以及

多个数字缓冲器，其接收从第一或第二负载延迟部提供的分割电压作为源电压，对源输出使能信号进行延迟，并且然后将延迟后的源输出使能信号施加到第一和第二开关，

其中第一和第二负载延迟部分别沿彼此相反的方向分割电压。

8.根据权利要求6所述的液晶显示器，其中SOE延迟单元包括：

选择器，其响应于第一或第二负载延迟信号来输出选择信号；

第一SOE延迟部，其包括多个数字缓冲器，并且用于在选择器的控制下对源输出使能信号进行延迟，且将延迟后的源输出使能信号施加到第一和第二开关；以及

第二SOE延迟部，其包括多个数字缓冲器，并且用于在选择器的控制下对源输出使能信号进行延迟，且将延迟后的源输出使能信号施加到第一和第二开关，

其中第一和第二SOE延迟部分别沿彼此相反的方向对源输出使能信号进行延迟。

9.根据权利要求7所述的液晶显示器，其中各个数字缓冲器包括第一反相器和第二反相器，各个反相器由PMOS和NMOS组成，且第一和第二反相器的输入/输出端子被级联。

10.根据权利要求8所述的液晶显示器，其中各个数字缓冲器包括第一反相器和第二反相器，各个反相器由PMOS和NMOS组成，且第一和第二反相器的输入/输出端子被级联。

Images