CN101931401B - 应用于锁相环的鉴相鉴频器和电荷泵组合电路结构 - Google Patents
应用于锁相环的鉴相鉴频器和电荷泵组合电路结构 Download PDFInfo
- Publication number
- CN101931401B CN101931401B CN2009100878886A CN200910087888A CN101931401B CN 101931401 B CN101931401 B CN 101931401B CN 2009100878886 A CN2009100878886 A CN 2009100878886A CN 200910087888 A CN200910087888 A CN 200910087888A CN 101931401 B CN101931401 B CN 101931401B
- Authority
- CN
- China
- Prior art keywords
- signal
- charge pump
- frequency difference
- sign bit
- differ
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 52
- 238000007599 discharging Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 3
- 230000003111 delayed effect Effects 0.000 claims description 2
- 238000012423 maintenance Methods 0.000 claims description 2
- 230000008901 benefit Effects 0.000 abstract description 3
- 238000001228 spectrum Methods 0.000 abstract description 3
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 230000008859 change Effects 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000003542 behavioural effect Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009022 nonlinear effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种应用于锁相环的鉴相鉴频器和电荷泵组合电路结构，该组合电路结构由鉴相鉴频器和电荷泵依次连接而成，鉴相鉴频器用来鉴别参考信号fref和反馈信号fdiv的相差或频差，产生相差或频差信号和符号位；电荷泵根据鉴相鉴频器的输出提供充电或放电电流到具有低通特性的环路滤波器。利用本发明，克服了传统电荷泵的开关引起的电荷共享、电荷注入和时钟前馈，消除了传统鉴相鉴频器的输出延时差异，提高了锁相环的频谱性能。
Description
技术领域
本发明涉及通信技术领域，特别涉及一种应用于锁相环的鉴相鉴频器和电荷泵组合电路结构。
背景技术
锁相环是无线收发机设计中的一个关键模块，它输出一系列高精度频率信号，为收发机的频率变换提供本振信号。在各种锁相环结构中，电荷泵锁相环因其低功耗、高速、低抖动和低成本的优良特性被广泛应用。电荷泵锁相环结构如图1所示，由依次连接的鉴相鉴频器、电荷泵、环路滤波器、压控振荡器和分频器构成，其中分频器连接在鉴相鉴频器输入端与压控振荡器输出端之间。基本工作原理用一句话简单概括，即来自压控振荡器的输出经过分频器锁定到参考频率。
图1中鉴相鉴频器的输出信号状态由输入信号上升边沿决定。当参考信号fref超前反馈信号fdiv时，输出U为高，将被紧接着的反馈信号fdiv的上升沿复位；当信号fdiv超前参考信号fref时，输出信号D置高，将被紧接着的fref信号的上升沿复位。它对锁相环路的主要影响是死区和输出延时差异。死区会引起输出抖动；而输出延时差异使得输出出现杂散电平，不利于高频谱纯度设计。
图1中电荷泵提供充电或放电电流到具有低通特性的环路滤波器，可以被简单地描述为一个开关切换的电流源。它输出电流到环路滤波器，受鉴相鉴频器的输出信号U和D信号控制。当U信号为低时，Iup向环路滤波器充电，导致压控振荡器的控制电压升高；当D信号为高，环路滤波器通过Idown放电，导致压控振荡器的控制电压下降。在相位锁定时，上下电流相等。理想的电荷泵结合理想的鉴相鉴频器和环路滤波器可以为锁相环路提供无限的直流增益，若不考虑压控振荡器(VCO)的电压输入范围，则该锁相环具有无限的频率捕捉范围。但是实际上电荷泵不可避免地存在泄漏电流、电流源失配、时钟前馈、电荷注入、电荷共享以及输出饱和电压范围等非线性问题。
为了消除传统鉴相鉴频器和电荷泵组合结构存在的一系列问题，人们提出了一些改进的结构。但是这些改进并不能满足无线收发机对锁相环提出的越来越苛刻的要求。因此开发新型结构的鉴相鉴频器和电荷泵组合结构以适应各种应用场合的需要就成了一个很紧迫的问题。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的在于提供一种应用于锁相环的鉴相鉴频器和电荷泵组合电路结构，以消除鉴相鉴频器引起的输出延时差异，并克服电荷泵中因为开关引起的电荷共享、电荷注入以及时钟前馈等问题。
(二)技术方案
为达到上述目的，本发明提供了一种应用于锁相环的鉴相鉴频器和电荷泵组合电路结构，该组合电路结构由鉴相鉴频器和电荷泵依次连接而成，鉴相鉴频器用来鉴别参考信号fref和反馈信号fdiv的相差或频差，产生相差或频差信号和符号位；电荷泵根据鉴相鉴频器的输出提供充电或放电电流到具有低通特性的环路滤波器。
上述方案中，所述鉴相鉴频器产生的相差或频差信号和符号位保持确定的时序关系，相差或频差信号的宽度等于一个周期内电荷泵充放电流的时间，符号位在一个周期内保持固定的值。
上述方案中，所述相差或频差信号的宽度与参考信号fref和反馈信号fdiv之间的相差或频差有关，并与复位路径延时信号有关，
上述方案中，当参考信号fref领先反馈信号fdiv信号时，符号位1为高电平，符号位2为低电平；当参考信号fref滞后反馈信号时，符号位1为低电平，符号位为高电平。
上述方案中，当符号位1为高电平时，电荷泵向环路滤波器充电流；当符号位2为高电平时，环路滤波器通过电荷泵放电。
上述方案中，所述电荷泵包括偏置电路、参考电路和偏置可控的主电路，其中：偏置电路受相差或频差信号和符号位控制，用来根据相差或频差信号和符号位产生电荷泵主电路的偏置信号；参考电路用来产生主电路的参考电压；主电路根据偏置电路的输出，为环路滤波器提供充放电流，当参考信号领先反馈信号时，Iup导通，Idn截止，反之，Iup截止，Idn导通。
(三)有益效果
从上述技术方案可以看出，本发明具有如下特点及良好效果：
1、本发明提供的这种应用于锁相环的鉴相鉴频器和电荷泵组合电路结构，鉴相鉴频器输出为相差或频差信号的宽度和方向，相差或频差宽度信号在不同的相差或频差方向下控制相同类型的偏置管，不会引入因偏置管类型不同导致的延时差异。输出路径延时差异对应着相差或频差方向信号和相差或频差宽度信号延时差异，不会改变相差或频差信号的宽度，因而不会改变电荷泵充放电流的时间，对锁相环的性能不造成影响。
2、本发明提供的这种应用于锁相环的鉴相鉴频器和电荷泵组合电路结构，电荷泵的电流源直接给环路滤波器充放电，电流源的关断通过改变偏置电压实现，电荷泵的控制信号用来产生电流源的偏置信号，无需开关控制电流源的充放电流，可以消除开关引起的电荷共享，电荷注入和开关前馈等问题。
附图说明
图1是传统锁相环的电路结构示意图；
图2是本发明提供的鉴相鉴频器和电荷泵电路结构示意图；
图3是图2中的鉴相鉴频器电路结构示意图；
图4是图2中的电荷泵电路结构示意图；
图5是基于本发明提供的鉴相鉴频器和电荷泵的锁相环的输出相位噪声。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
图2示出了本发明提供的鉴相鉴频器和电荷泵的电路结构示意图，由鉴相鉴频器和电荷泵电路依次连接而成，电荷泵包括偏置电路、参考电路和主电路。
本发明中的鉴相鉴频器如图3所示，输出信号状态由输入信号上升边沿决定。当参考信号fref超前反馈信号fdiv时，输出upx为高，将被紧接着的反馈信号fdiv的上升沿复位；当信号fdiv超前参考信号fref时，输出信号dnx置高，将被紧接着的fref信号的上升沿复位。或门产生参考频率fref和反馈频率fdiv之间的相差或频差，该相差或频差是两个输入信号之间的实际相差或频差和鉴相鉴频器反向路径复位延时的和。两个触发器用来判定upx信号和dnx信号之间的相位关系。当upx信号超前dnx信号，触发器1置低，触发器2置高，符号位1置高。这表明fref信号超前fdiv信号，需要电荷泵向环路滤波器充电来提高压控振荡器的频率。如果upx信号滞后dnx信号，触发器2置低，触发器1置高，符号位2置高。这表明fref信号滞后fdiv信号，需要环路滤波器向电荷泵放电来降低压控振荡器的频率。当环路趋近锁定时，upx信号和dnx接近同频同相，此时触发器输出不定，可能出现同时置高的情形，这是不希望的，与非门用来消除符号位同时置高现象。当触发器1和触发器2输出同时置高，与非门输出置低，这使得与门输出为低，不会出现符号位1和符号位2同时置高的情形。相差或频差的输出经过延时电路后输出，即在符号位确定后，相差或频差信号才启动电荷泵的充放电流。延时宽度的选择必须保证在任何工艺角，温度，电源电压等条件下，相差或频差信号滞后于符号位的变化。如果相差或频差输出和符号位不能保持正确的时序关系，将导致充放电流方向错误，这是不希望的。
本发明中的电荷泵如图4所示，包括偏置电路、参考电路和主电路三部分。偏置电路用来产生主电路电流源的偏置电压。偏置电路的输入是相差或频差信号和两个符号位。当相差或频差信号为高，同时符号位1为高时，支路1导通，这使得主电路中Iup电流源导通。当相差或频差信号为高，同时符号位2为高时，支路2导通，这使得Idn电流源导通。当相差或频差为零，无论符号位为高还是低，主电路中电流源Iup和Idn关断。支路1和支路2不同时导通，但出现同时关断的状态。参考电路提供主电路需要的参考电压。为了减小Iup和Idn电流的失配，主电路中引入了反馈结构形式，使得参考电压能有效地跟踪输出，从而实现高的上下电流匹配性。反馈网络由简单的差分放大器构成，如果放大器增益足够大，则充放电流与输出电压无关。这克服了通常采用提高充放电电流源的内阻而降低了电荷泵输出范围的缺点，实现了上下电流匹配。
延时差异是由鉴相鉴频器的电路或者版图不对称引起的两条支路延时差异，使得电荷泵注入到环路滤波器的电流有波动，干扰了压控振荡器的控制电压，引起杂散信号。为了消除这种延时差异，传统结构除了在版图上要严格对称外，在电路上需要插入额外的缓存器。由于两个支路控制的电流开关类型不一样，消除延时差异比较困难。本发明中的upx信号和dnx信号不直接用来控制电荷泵的开关，而是通过触发器和或门产生相差或频差信号的符号位和相差或频差信号。符号位在一个周期保持固定电平；相差或频差信号的大小不超过参考信号的一个周期。当符号位确定后，相差或频差宽度信号开始提供电荷泵的充放电控制信号。鉴相鉴频器的输出仅有一个相差或频差信号，相差或频差宽度信号在不同的相差或频差方向下控制相同类型的偏置管，不会引入因偏置管类型不同导致的延时差异。输出路径延时差异对应着相差或频差方向信号和相差或频差宽度信号延时差异，不会改变相差或频差信号的宽度，因而不会改变电荷泵充放电流的时间，对锁相环的性能不造成影响。
在环路的锁定过程中，相差或频差的大小逐步减小。当环路趋向锁定时，参考频率和反馈频率达到同频同相的状态。在本发明中，锁定状态是一种动态的同频同相状态，即反馈信号在平均意义上跟参考信号同频同相，但是瞬态时并不是同频同相。当电荷泵电流出现失配时，输出会出现杂散信号，为了有效抑制杂散信号，本发明在电荷泵中引入了反馈电路结构，使得输入能有效地跟踪输出，在较大的电压输出范围内保持了充放电流的一致性，能有效地减少杂散信号的值。
电荷泵的电流源开关引起一系列问题，包括时钟前馈、电荷注入和电荷共享等，在本发明中，主电路包括两个偏置可控的电流源和反馈放大器，无需电流源开关。电流源的开通和关断通过控制电流源的偏置实现。电荷泵的控制信号用来产生偏置信号，控制信号通过偏置电路和电荷泵的输出有效隔离，由开关引起的问题能得到有效地削弱。
图5是基于本发明提供的鉴相鉴频器和电荷泵结构的锁相环的输出相位噪声，所有电路模型是基于verilogA行为级模型，每个电路模块引入了噪声。电路的参考频率为2.046MHz，压控振荡器的输出频率为2.44GHz～2.67GHz，分频比为1255；电荷泵电流为1mA；环路带宽约为10KHz。从图5可知，在低频阶段，主要是冲击噪声起主要作用，在带内，振荡器、分频器和鉴相鉴频器和电荷泵的噪声起主要作用，在带外，压控振荡器的噪声起主要作用。当鉴相鉴频器引入输出延时差异，同时保持相差或频差信号和符号位正确的时序关系，频谱上没有看到明显的杂散信号，这说明该结构对鉴相鉴频器输出延时差异不敏感，从而能有效提高杂散性能。当电荷泵引入失配时，在参考频率位置出现杂散信号，这表明本发明中的反馈电路结构是必要的，它使得电荷泵在较大的电压输出范围内保持充放电流一致。由于消除了电流源开关，且鉴相鉴频器的输出跟电荷泵的输出有效的隔离，由开关引起的非线性效应得到有效地抑制。
本发明优于传统结构的鉴相鉴频器和电荷泵结构，因为电荷泵无需开关来实现开通和关断电流，电荷泵电流源的开通和关断通过控制偏置电压实现，控制开关和输出之间通过镜像电路有效地隔离，开关引起的电荷共享、电荷注入和时钟前馈等得到有效地削弱。电荷泵引入反馈电路结构，在较大的输出电压范围内实现上下电流匹配，这能有效削弱杂散信号。
本发明的第二个优点是对鉴相鉴频器的输出延时差异不敏感。因为相差或频差宽度信号在不同的相差或频差方向下控制相同类型的偏置管，不会引入因偏置管类型不同导致的延时差异。输出路径延时差异对应着相差或频差方向信号和相差或频差宽度信号延时差异，不会改变相差或频差信号的宽度，因而不改变电荷泵充放电流的时间。当相差或频差信号和符号控制位保持正确的时序关系，鉴相鉴频器的输出延时差异不会引起输出杂散信号，这使得本发明能有效提高锁相环路的频谱纯度。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (4)
1.一种应用于锁相环的鉴相鉴频器和电荷泵组合电路结构，其特征在于，该组合电路结构由鉴相鉴频器和电荷泵依次连接而成，鉴相鉴频器用来鉴别参考信号fref和反馈信号fdiv的相差或频差，产生相差或频差信号和符号位；电荷泵根据鉴相鉴频器的输出提供充电或放电电流到具有低通特性的环路滤波器；
其中，所述鉴相鉴频器含有或门结构和两个触发器结构，该或门结构用来产生参考信号fref和反馈信号fdiv之间的相差或频差，该相差或频差是两个输入信号之间的实际相差或频差和鉴相鉴频器反向路径复位延时的和；该两个触发器结构用来判定充电信号upx和放电信号dnx之间的相位关系，当充电信号upx超前放电信号dnx，触发器1置低，触发器2置高，符号位1置高，这表明参考信号fref超前反馈信号fdiv，需要电荷泵向环路滤波器充电来提高压控振荡器的频率；如果充电信号upx滞后放电信号dnx，触发器2置低，触发器1置高，符号位2置高，这表明参考信号fref滞后反馈信号fdiv，需要环路滤波器向电荷泵放电来降低压控振荡器的频率；当环路趋近锁定时，充电信号upx和放电信号dnx接近同频同相，此时与非门用来消除符号位同时置高现象；当触发器1和触发器2输出同时置高，与非门输出置低，这使得与门输出为低，不会出现符号位1和符号位2同时置高的情形；相差或频差的输出经过延时电路后输出，即在符号位确定后，相差或频差信号才启动电荷泵的充放电流；延时宽度的选择必须保证在任何工艺角，温度，电源电压条件下，相差或频差信号滞后于符号位的变化；
所述电荷泵包括偏置电路、参考电路和主电路三部分，偏置电路用来产生主电路电流源的偏置电压，偏置电路的输入是相差或频差信号和两个符号位；其中充电信号upx和放电信号dnx不直接用来控制电荷泵的开关，而是通过触发器和或门产生相差或频差信号的符号位和相差或频差信号，从而保证符号位在一个周期保持固定电平，相差或频差信号的大小不超过参考信号的一个周期，当相差或频差信号为高，同时符号位1为高时，支路1导通，这使得主电路中充电电流源Iup导通；当相差或频差信号为高，同时符号位2为高时，支路2导通，这使得放电电流源Idn导通；当相差或频差为零，无论符号位为高还是低，主电路中充电电流源Iup和放电电流源Idn关断；支路1和支路2不同时导通，但出现同时关断的状态；参考电路提供主电路需要的参考电压；主电路包括两个偏置可控的电流源和反馈放大器，无需电流源开关，电流源的开通和关断通过控制电流源的偏置实现，使得参考电压能有效地跟踪输出，从而实现高的上下电流匹配性。
2.根据权利要求1所述的应用于锁相环的鉴相鉴频器和电荷泵组合电路结构，其特征在于，所述鉴相鉴频器产生的相差或频差信号和符号位保持确定的时序关系，相差或频差信号的宽度等于一个周期内电荷泵充放电流的时间，符号位在一个周期内保持固定的值。
3.根据权利要求2所述的应用于锁相环的鉴相鉴频器和电荷泵组合电路结构，其特征在于，所述相差或频差信号的宽度与参考信号fref和反馈信号fdiv之间的相差或频差有关，并与复位路径延时信号有关，
4.根据权利要求2所述的应用于锁相环的鉴相鉴频器和电荷泵组合电路结构，其特征在于，当参考信号fref领先反馈信号fdiv时，符号位1为高电平，符号位2为低电平；当参考信号fref滞后反馈信号fdiv时，符号位1为低电平，符号位2为高电平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100878886A CN101931401B (zh) | 2009-06-24 | 2009-06-24 | 应用于锁相环的鉴相鉴频器和电荷泵组合电路结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100878886A CN101931401B (zh) | 2009-06-24 | 2009-06-24 | 应用于锁相环的鉴相鉴频器和电荷泵组合电路结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101931401A CN101931401A (zh) | 2010-12-29 |
| CN101931401B true CN101931401B (zh) | 2012-06-27 |
Family
ID=43370366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100878886A Active CN101931401B (zh) | 2009-06-24 | 2009-06-24 | 应用于锁相环的鉴相鉴频器和电荷泵组合电路结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101931401B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104734493B (zh) * | 2013-12-23 | 2017-03-01 | 中国科学院电子学研究所 | 电荷泵 |
| CN108988854B (zh) * | 2018-07-04 | 2020-11-17 | 西安电子科技大学 | 锁相环电路 |
| CN109194327B (zh) * | 2018-08-31 | 2022-03-22 | 重庆邮电大学 | 一种用于延迟锁相环的低失配率的电荷泵电路 |
| CN109302179B (zh) * | 2018-09-03 | 2022-04-19 | 重庆西南集成电路设计有限责任公司 | 双模式电荷泵电路和模式选择电路及采样逻辑容差电路 |
| CN109639269B (zh) * | 2018-12-11 | 2023-08-01 | 海信视像科技股份有限公司 | 一种快速锁定鉴频鉴相器及锁相环 |
| CN114362748B (zh) * | 2022-03-18 | 2022-05-27 | 深圳通锐微电子技术有限公司 | 电荷泵的电流调整方法、电流调整电路和锁相环电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1909373A (zh) * | 2005-08-03 | 2007-02-07 | 瑞昱半导体股份有限公司 | 产生扩频及/或超频时钟的方法及其电路 |
| CN101064501A (zh) * | 2006-04-24 | 2007-10-31 | 中国科学院微电子研究所 | 一种片上集成的低噪声有源滤波器的自适应电路 |
-
2009
- 2009-06-24 CN CN2009100878886A patent/CN101931401B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1909373A (zh) * | 2005-08-03 | 2007-02-07 | 瑞昱半导体股份有限公司 | 产生扩频及/或超频时钟的方法及其电路 |
| CN101064501A (zh) * | 2006-04-24 | 2007-10-31 | 中国科学院微电子研究所 | 一种片上集成的低噪声有源滤波器的自适应电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101931401A (zh) | 2010-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102263554B (zh) | 用于提高带内相位噪声性能的锁相环频率综合器结构 | |
| CN101931401B (zh) | 应用于锁相环的鉴相鉴频器和电荷泵组合电路结构 | |
| Musa et al. | A compact, low-power and low-jitter dual-loop injection locked PLL using all-digital PVT calibration | |
| US5977801A (en) | Self-resetting phase/frequency detector with reduced dead zone | |
| CN101931399B (zh) | 一种锁相环频率综合器 | |
| US8373460B2 (en) | Dual loop phase locked loop with low voltage-controlled oscillator gain | |
| KR100717103B1 (ko) | 전압제어 발진기의 발진 주파수를 자동 튜닝할 수 있는위상동기루프 회로, 및 지연라인의 지연시간을 자동 튜닝할수 있는 지연동기루프 회로 | |
| US8019022B2 (en) | Jitter-tolerance-enhanced CDR using a GDCO-based phase detector | |
| KR20000077451A (ko) | 멀티-위상 클럭을 발생시키기 위한 지연-로킹 루프 및 그방법 | |
| CN105071799A (zh) | 一种采用新型错误锁定检测电路的延迟锁相环 | |
| US20140049329A1 (en) | Divider-less phase locked loop (pll) | |
| CN103138751A (zh) | 锁相环 | |
| CN103684431A (zh) | 可快速锁定的锁相环及其锁定方法 | |
| Ismail et al. | CMOS phase frequency detector for high speed applications | |
| CN109696821A (zh) | 两级数字时间转换器 | |
| Cheng et al. | A difference detector PFD for low jitter PLL | |
| CN102710257A (zh) | 一种对频率锁定的方法、一种压控振荡器以及频率产生单元 | |
| CN101826869B (zh) | 含双电流源电荷泵及双比较器复位电路的锁相环电路 | |
| CN106301360B (zh) | 鉴频鉴相器、电荷泵和锁相环电路 | |
| CN102075085B (zh) | 一种用于锁相环的自跟踪电流型电荷泵 | |
| CN108988853B (zh) | 数字辅助锁定电路 | |
| Chen et al. | A 2 GHz VCO with process and temperature compensation | |
| CN101826868A (zh) | 含无死区鉴频器的电荷泵型锁相环电路 | |
| CN111211776B (zh) | 一种锁相环电路 | |
| Park et al. | Phase Frequency Detector and Charge Pump for Low Jitter PLL Applications. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220812 Address after: Room 108, floor 1, building 4, No. 2 dacuodeng Hutong, Dongcheng District, Beijing 100010 Patentee after: Beijing Zhongke micro Investment Management Co.,Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |