CN101931315A - 用于控制耦合了同步整流逆向变换器的变压器的次级场效应管的电路和方法 - Google Patents

用于控制耦合了同步整流逆向变换器的变压器的次级场效应管的电路和方法 Download PDF

Info

Publication number
CN101931315A
CN101931315A CN2010102180176A CN201010218017A CN101931315A CN 101931315 A CN101931315 A CN 101931315A CN 2010102180176 A CN2010102180176 A CN 2010102180176A CN 201010218017 A CN201010218017 A CN 201010218017A CN 101931315 A CN101931315 A CN 101931315A
Authority
CN
China
Prior art keywords
trigger
field effect
vsec
effect transistor
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102180176A
Other languages
English (en)
Other versions
CN101931315B (zh
Inventor
圣杰·哈佛纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Inc filed Critical Alpha and Omega Semiconductor Inc
Publication of CN101931315A publication Critical patent/CN101931315A/zh
Application granted granted Critical
Publication of CN101931315B publication Critical patent/CN101931315B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明涉及一种次级FETsc控制电路，用于耦合了同步整流逆向变换器的变压器(TCSC)的FETsc。控制电路包括源极-漏极电压VSD传感触发器，一旦发生VSD正0-交叉，就会触发VSD-触发器。漏极-源极电流IDS传感触发器，一旦发生IDS正0-交叉，就会触发IDS-触发器。次级线圈电压Vsec传感触发器，一旦传感到负Vsec，就会触发Vsec-触发器。多触发栅极驱动(MTGD)具有耦合到VSD-触发器、IDS-触发器、Vsec-触发器的触发器输入端，以及驱动FETsc栅极的驱动输出端。MTGD具有状态-I，其中FETsc关闭并闩锁；状态-II，其中FETsc关闭但不闩锁；状态-III，其中FETsc开启但不闩锁。配置MTGD，以便在VSD-触发器激活时，进入状态-III；在IDS-触发器激活时，进入状态-I；在Vsec-触发器激活时，进入状态-II。因此控制电路通过多种不必要的Vsec振荡，避免了FETsc的误触发。

Description

用于控制耦合了同步整流逆向变换器的变压器的次级场效应管的电路和方法 
技术领域
本发明一般涉及功率电子学领域。更确切地说，本发明适用于在逆向变换器的第二面，精确控制开关金属氧化物半导体场效应管(MOSFET)。 
背景技术
开关电源变换器已经在电子行业中普遍使用，例如开关电源、直流-直流电压变换器和直流-交流电压变换器等。 
图1A至图1D表示一种原有技术耦合了传统的整流逆向变换器的变压器(TCCC)1，带有一个磁性耦合的一个初级电路10和一个次级电路30，穿过一个具有初级变压器线圈(PTC)11和次级变压器线圈(STC)31的耦合变压器20。初级电路10具有一个初级开关网络(PSN)12，带有内部循环有源开关，通过初级栅极驱动信号VGpri轮流控制初级开关场效应管((FETpm)13。因此，初级线圈电流Ipri和次级线圈电流Isec分别流经初级变压器线圈(PTC)11和次级变压器线圈(STC)31，使磁能从初级电路10转移到次级电路30。从而，在次级变压器(STC)31上产生交流电次级线圈电压Vsec。次级电路30具有具有一个功率二极管33和输出电容器(Cout)32的网络，以便对Vsec进行整流、滤波，成为所需的输出电压Vout。在此过程中，初级栅极驱动信号VGpri 14的每个开关循环，所产生的次级线圈电压Vsec以及初级线圈电流Ipri加上次级线圈电流Isec之和，分别对应图1B、图1C和图1D。每个开关循环的特点在于一系列时间标记tPCR、tPSX和tS1C。在时间标记tPCR处，信号VGpri 14开启，标志着伴随着次级线圈电压Vsec的负0-交叉，初级线圈电流(Ipri)上升。在时间标记处tPSX，信号VGpri 14关闭，标志着伴随着Vsec与振荡40a的正0-交叉，所产生的变压器行为，会使Ipri-至-Isec立即转移。注意，为了简化说明，所示的Ipri和Isec电流的振幅等于归一化后的PTC11和STC31之间的线圈匝比。其中非常重要的一点是，在Ipri-至-Isec的强烈转移时，由于变压器线圈和整个TCCC1电路中 所存在的固有的各种漏电感和寄生电感，才引起的Vsec振荡40a。最后，在时间标记tS1C附近，由于一个灵敏的功率二极管33现在关闭(随后一个注入电荷载流子-存储衰减)，以及各种漏电感和寄生电感，因此Isec衰减的末端引起额外的Vsec振荡40b。 
我们注意到，由于这种在大电流传导时巨大的正向电压降(大约0.7V至1V)，功率二极管33会引起TCCC1在时间标记tPSX和tS1C之间，产生巨大的功率损耗。正因如此，在一个耦合了同步整流逆向变换器(TCSC)50的变压器的次级电路51中，用图2A至图2C所示的其工作信号波形来说明，功率二极管33可以用一个次级开关场效应管(FETsc)52代替。对于本领域的技术人员，FETsc52本身就带有寄生体二极管BDsc52a。FETsc52的次级栅极驱动和器件电流用VGsec和IDS表示。FETsc52的源极-漏极电压，与功率二极管33的正向电压相同，用VSD表示。因此，只要BDsc52a在时间标记tPSX附近正向偏置，就应通过VGsec打开FETsc52，关闭BDsc52a，正向电压降VSD大幅降低(大约0.1V至0.2V)，这就极大地降低了来自于TCSC50的联合功率损耗。另一方面，在时间标记tS1C附近，需要关闭FETsc52，并通过VGsec保持关闭状态，或者通过临近的Vsec降，或者通过传感第一象限电流(正向IDS)通过FETsc52，以避免通过STC31短接Cout32。由图中虚线的逆时钟方向弧形箭头表示。 
理解上述对于FETsc52开启和关闭的要求之后，由于在时间标记tPSX和tS1C附近，Vsec振荡40a和40b存在噪声，因此要可靠地实施VGsec控制的其实充满了挑战。图3A和图3B表示国际整流器公司(加利福尼亚，埃尔塞贡多)提出的原有技术解决方案——IR1167S控制器。与上述TCSC50所述的电路结构类似，此处的次级电路由变压器XFM的次级线圈供电，线圈电流ID_SEC流经次级开关晶体管Q1，其栅极由IR1167S的VGATE输出端控制。场效应管Q1的漏极-至-源极电压用VDS_SEC表示。通过LOAD，在输出过滤电容器Co上产生一个特定的直流输出Vout。RC网络由Rdc和Cdc构成，仅为IR1167S供电。因此，为了正确操作，在时间标记参照周期T1和T2时，场效应管Q1的栅极驱动必须开启和关闭，其中VDS_SEC分别跨过两个阈值电压VTH2和VTH1，其中VTH2＝-100mV以及VTH1＝-10mV。在这些阈值跨越附近，存在上述VDS_SEC振荡的话，这种低振幅阈值电压(VTH2和VTH1)就 必需具有其他方法，例如时间窗MOT(最小开启时间)和tblank(空白期)，以便作为IR1167S设计的一部分。其实，时间窗MOT或tblank内，VDS_SEC的任何一个其他阈值跨越都要被忽略，才能在存在VDS_SEC振荡时，降低误开关栅极驱动的几率。无论是否使用这些其他方法，IR1167S对于使用的电路，还遵循严格的物理布局规则，以降低误栅极驱动开关。 
如图4A和图4B所示，ON半导体(菲尼克斯，亚利桑那州)在他们的NCP4302控制器和驱动中，提出的另一种原有技术的解决方案，用于控制次级开关FETSC的栅极驱动。NCP4302感应到FETSC上的电压降VDS_SEC，开启0.5V阈值。对于次级电流的零探测，230mA电流源在75Ohm电阻上产生的电压降，带有30mV的偏移量。但是，为了在存在VDS_SEC振荡噪声时，降低误开关栅极驱动的几率，都可以通过DLYADJ引脚电压调节的最小开启和关闭时间间隔，仍然是必需的。 
原有技术还有一些使用分立元件的其他实例。除了使用电压和电流传感，开启和关闭次级开关FETSC之外，还需要在变压器上多余绕组。这种解决方案需要使用大量的额外元件，在性能表现上并不十分有效。 
因此，为了可靠地开关次级开关FETSC，仍然需要耦合了同步整流逆向变换器的变压器，它具有极少的额外分立元件，而且无需复杂的用户调节。 
发明内容
一种用于控制耦合了同步整流逆向变换器的变压器(TCSC)的次级场效应管的电路，其初级电路和次级电路与变压器耦合在一起。初级电路具有一个与初级开关网络(PSN)耦合在一起的初级变压器线圈(PTC)，由其初级开关场效应管(FETpm)开关转换。次级电路由带有次级线圈电压(Vsec)的次级变压器线圈(STC)，与输出电容器(Cout)和一个带有内置寄生体二极管BDsc且正向电压为VSD的次级开关场效应管(FETsc)串联。每个TCSC开关循环的特点是都带有时间标记tPCR、tPSX和tS1C，其中tPCR标志初级线圈电流(Ipri)开始上升伴随着Vsec的负0-交叉；tPSX标志初级线圈电流(Ipri)-至-次级线圈电流(Isec)转移的瞬间，随后，VSD的正0-交叉与Vsec振荡；tS1C标记FETsc开始在第一象限传导，随后，IDS正0-交叉与Vsec振荡。次级场效应管控制电路包括： 
a)一个带有触发输出VSD-触发器的VSD传感触发器，其模拟输入端耦合到FETsc端，用于传感VSD，一旦传感到VSD的正0-交叉，便激活VSD-触发器。 
b)一个带有触发输出IDS-触发器的IDS传感触发器，其模拟输入端耦合到FETsc端，用于传感FETsc的漏极-至-源极电流ISD，一旦传感到ISD的正0-交叉，便激活ISD-触发器。 
c)一个带有触发输出Vsec-触发器的Vsec传感触发器，其模拟输入端耦合到STC端，用于传感Vsec，一旦传感到负Vsec，便激活Vsec-触发器。 
d)一个多-触发栅极驱动(MTGD)，其中触发输入VSD-输入端、IDS-输入端和Vsec-输入端分别耦合到VSD-触发器、IDS-触发器和Vsec-触发器上，驱动输出端VGATE耦合到FETsc的栅极以及一套逻辑状态： 
状态-I，其中FETsc关闭并闩锁，因此不会被触发开启。 
状态-II，其中FETsc关闭但不闩锁，因此会被触发开启。 
状态-III，其中FETsc开启但不闩锁，因此会被触发关闭。 
配置MTGD，以便在VSD-触发器激活时，进入状态-III，在IDS-触发器激活时，进入状态-I，在Vsec-触发器激活时，进入状态-II。 
因此，所述的次级场效应管控制电路避免被多个不必要的Vsec振荡引起FETsc的误触发，避免在时间标记tPSX和tS1C附近，进入不正确的状态，以免引起TCSC的次级功率损耗增加。 
作为一个较佳典型实施例，次级场效应管控制电路包括一个偏压输入端(BVIT)，用于接收低功率偏压Vcc，为VSD传感触发器、IDS传感触发器、Vsec传感触发器以及MTGD供电。Vcc可以通过低功率偏压网络(LPBN)与STC并联产生。也可选择，由低功率偏压网络(LPBN)与Cout并联产生Vcc。 
在一个较佳典型实施例中，所述MTGD包括： 
一个转换式栅极驱动器(SGD)具有一个耦合到VSD-触发器的数字触发器输入“开启”，一个数字输入“关闭”和一个耦合到FETsc栅极的驱动输出端VGATE，当激活数字触发器输出“开启”时，开启FETsc，当激活数字触发器输入“关闭”时，关闭FETsc。 
一个关闭和闩锁(TOL)具有一个耦合到IDs-触发器的数字触发器输入 “设置”，一个耦合到Vsec-触发器的数字触发器输入“复位”和一个耦合到数字触发器输入“关闭”的数字输出QTOL，通过激活数字触发器输入“设置”激活QTOL，通过激活数字触发器输入“复位”使QToL无效。 
在一个较佳实施例中，IDS传感触发器的模拟输入端与FETsc结合，四端电流传感开尔文连接，产生一个IDS很小比例的传感电流样本。 
在一个较佳实施例中，VSD传感触发器、Vsec传感触发器以及MTGD，同FETsc一同封装，形成一个四端替换装置，以便进一步提升FETsc对误触发的抗扰性。四端替换装置可以置于STC的高端或低端。 
一种用于控制耦合了同步整流逆向变换器(TCSC)的变压器的次级FETsc的方法包括： 
a)传感横跨体二极管BDsc上的正向电压VSD、FETsc的漏极-至-源极电流IDS以及Vsec。 
b1)一旦传感到VSD的正0-交叉，就开启FETsc，并保持在传导非闩锁状态，以便随后可以被关闭。 
b2)一旦传感到IDS的正0-交叉，就关闭FETsc，并保持在闩锁状态，以便随后可以不被开启。 
b3)一旦传感到负Vsec，消除FETsc闩锁，并保持在非闩锁状态，以便随后可以被开启。 
因此，本方法避免了由多个不必要的Vsec振荡引起的FETsc误触发，避免在时间标记tPSX和tS1C附近，进入不正确的状态，以免引起TCSC的次级功率损耗增加。 
作为一种完善方法，通过四端电流传感开尔文连接，传感漏极-至-源极电流IDS，产生一个占IDS很小比例的传感电流样本。 
对于本领域的技术人员，本发明的这些方面及其多种实施例，在本发明的详细说明中将显而易见。 
附图说明
为了更加全面地说明本发明的各种实施例，特此附上附图以作参考。但是，这些附图仅用作解释说明，并不用于限制本发明的范围。 
图1A至图1D表示一种原有技术的耦合了传统整流逆向变换器的变压器； 
图2A至图2C表示另一种原有技术的耦合了同步整流逆向变换器的变压器； 
图3A与图3B表示一种原有技术的控制电路，用于在耦合了同步整流逆向变换器的变压器控制次级开关场效应管； 
图4A与图4B表示另一种原有技术的控制电路，用于在耦合了同步整流逆向变换器的变压器控制次级开关场效应管； 
图5A与图5B表示本发明的控制电路，用于在耦合了同步整流逆向变换器的变压器控制次级开关场效应管； 
图6表示本发明更加详细的控制电路，用于在耦合了同步整流逆向变换器的变压器控制次级开关场效应管；以及 
图7A与图7B表示本发明的控制电路的两个实施例，用在耦合了同步整流逆向变换器的变压器中。 
具体实施方式
本文中的说明以及所含附图仅涉及本发明现有的一个或多个较佳实施例，以及一些典型的附加器件与/或可选实施例。说明书和附图仅用于解释说明，并非局限本发明。因此，本领域的技术人员可能轻松掌握变化、修正和可选方案。这些变化、修正和可选方案也应属于本发明的保护范围。 
图5A和图5B表示本发明的FETsc控制电路100，用于在TCSC中控制次级开关FETsc52(见图2A)。已知次级电路51中，带有次级线圈电压Vsec的次级变压器线圈STC31同输出电容器Cout 32以及FETsc52串联。FETsc52具有一个带正向电压VSD的内置寄生体二极管BDsc52a。如图5B所示，每个TCSC开关循环的特点是都带有时间标记tPCR、tPSX和tS1C，其中在时间标记tPCR处，伴随着Vsec的负0-交叉，初级线圈电流(Ipri)开始上升；在时间标记处tPSX，标志初级线圈电流(Ipri)-至-次级线圈电流(Isec)转移的瞬间，随后VSD的正0-交叉与Vsec振荡；tS1C标记FETsc开始在第一象限传导，随后IDS的正0-交叉与Vsec振荡。FETsc控制电路100包括： 
一个带有数字触发输出信号VSD-触发器106的VSD传感触发器102。VSD传感触发器102的模拟输入104a和104b分别耦合到FETsc52的源极和漏极端，以便传感其VSD。设计VSD传感触发器102使得一旦传感到VSD的正0-交叉，就激活其触发输出信号VSD-触发器106。 
一个带有数字触发输出信号IDS-触发器114的IDS传感触发器110。IDS传感触发器110的模拟输入112耦合到FETsc52端子，以便传感其漏极-至-源极电流IDS。设计IDS传感触发器110使得一旦传感到IDS的正0-交叉，就激活其触发输出信号IDS-触发器114。 
一个带有数字触发输出信号Vsec-触发器120的Vsec传感触发器116。Vsec传感触发器116的模拟输入端118耦合到STC31端，以便传感次级线圈电压Vsec。设计Vsec传感触发器116使得一旦传感到负Vsec，就激活其触发输出信号Vsec-触发器120。 
栅极电路130和缓冲驱动器132串联，产生驱动输出信号VGATE136，以便开启或关闭FETsc52。栅极电路130可以通过其VSD-输入106a开启，也就是VSD传感触发器102的触发输出信号VSD-触发器106。栅极电路130可以通过其关闭-信号129关闭。 
一个带有输出即关闭-信号129的可闩锁关闭逻辑128的闩锁和非闩锁输入信号，分别标记为IDS-输入114a和Vsec-输入120a，用于通过关闭-信号129，在分别保持栅极电路130在开启或关闭状态时，关闭栅极电路130。当可闩锁的关闭逻辑128在其闩锁状态时，栅极电路130不能通过其VSD-输入106a开启。当可闩锁的关闭逻辑128在其非闩锁状态时，栅极电路130可以通过其VSD-输入106a开启。可闩锁的关闭逻辑128的IDS-输入114a和Vsec-输入120a分别分别接通触发输出信号IDS-触发器114和触发输出信号Vsec-触发器120。 
因此，一旦激活触发输出信号IDS-触发器114，FETsc52就会关闭。但是，一旦激活触发输出信号VSD-触发器106，并且只有当VSD-触发器106是由Vsec-触发器120激活时，FETsc52才能开启。在控制次级电路51的FETsc52内容的范围内，可以作以下陈述： 
一旦传感到IDS正0-交叉或负Vsec，FETsc52就会关闭。但是，一旦传感到VSD的正0-交叉，并且只有当VSD的正0-交叉是在负Vsec传感之后发 生时，FETsc52才能开启。 
因此，本发明所述的FETsc控制电路100，不仅仅是根据阈值瞬间的Vsec和IDS信号水平来切换FETsc52的开启和关闭，而是根据TCSC50的自然逻辑操作序列来切换FETsc52的开启和关闭，无论是否存在Vsec振荡40a和40b。因此，FETsc控制电路100可以充分降低由于Vsec振荡40a和40b引起的误触发几率，避免在时间标记tPSX和tS1C附近，进入不正确的开启/关闭状态，以免引起TCSC50的次级功率损耗增加。 
对于本领域的技术人员，互联的可闩锁关闭逻辑128、栅极电路130和缓冲驱动132，作为一个多触发栅极驱动(MTGD)126，如图5A所示。MTGD126有一个驱动输出信号VGATE136，驱动FETsc52的栅极。MTGD126具有触发输入VSD-输入106a、IDS-输入114a以及Vsec-输入120a分别耦合到VSD传感触发器102、IDS传感触发器110以及Vsec传感触发器116。此外，MTGD126还有一系列逻辑态： 
状态-I ，其中FETsc52关闭并闩锁，因此它并不会被传感触发器VSD 102触发开启。 
状态-II，其中FETsc52关闭但不闩锁，因此它会被传感触发器VSD 102触发开启。 
状态-III，其中FETsc52开启但不闩锁，因此它会被传感触发器ISD 110触发关闭。 
MTGD 126还用于在激活VSD传感触发器102时，进入状态-III，激活IDS传感触发器110时，进入状态-I，激活Vsec传感触发器116时，进入状态-II。应明确，除了上述可闩锁关闭逻辑128和栅极电路130以外的多种其他的逻辑构造块，可以设计用于起和MTGD126一样的作用。正如说明中所提到的，提供了FETsc控制电路100的端子-A和端子-K，沿次级线圈电流Isec的传导路径作连接。 
图6表示在TCSC50中用于控制FETsc52的本发明FETsc控制电路200的更加详细的电路图。上一个FETsc控制电路100的VSD传感触发器102，嵌在电压比较器202中。上一个FETsc控制电路100的IDS传感触发器110，嵌在开尔文连接IDS传感器210以及一个电压比较器204中。更确切地说，开尔文连接利用一个四端电流传感结构，合并到FETsc52中，产生一个占IDS 很小一部分的IDS传感电流样本。作为一个典型实施例，IDS与IDS传感电流的比可以在100∶1至100000∶1的范围内变化。上一个FETsc控制电路100的Vsec传感触发器116，嵌在电压比较器206中。无需赘述，各种电压比较器202、204和206的阈值电压，可以由禁带电压参考值208产生。另一应用示例中，电压比较器202的阈值电压可以从20mV至200mV之间设置。可以设置电压比较器204的阈值电压，对应从0.1mA至10mA的IDs阈值。可以设置电压比较器206的阈值电压，对应从-0.1V至-1V的阈值电压。MTGD126嵌在关闭和闩锁(TOL)212和开关栅极驱动(SGD)214中，TOL212的数字输出QTOL耦合到SGD214的数字输入“关闭”上。TOL212的数字输入“设置”和“复位”分别耦合到电压比较器204和206的输出端，SGD214的数字输入“开启”耦合到电压比较器202的输出端。因此，激活数字输入“设置”和“复位”，将分别激活QTOL和使QTOL无效。同样地，激活数字输入”开启”和“关闭”，将分别开启和关闭FETsc52。最终，FETsc控制电路200的上述全部信号处理构造块，都由电压Vcc的偏压输入端(BVIT)201供电。 
图7A和图7B表示用在TCSC中的本发明控制电路的两个实施例。图7A中，本发明FETsc与控制电路220中，其端子-A和端子-K，沿次级线圈电流Isec的低端传导路径连接。因此，FETsc与控制电路220形成FETsc52的四端替换装置。低功率偏压网络(LPBN)222与Cout32并联，用于产生Vcc。在图7B中，本发明FETsc与控制电路220中，其端子-A和端子-K，沿次级线圈电流Isec的高端传导路径连接。因此，FETsc与控制电路220也形成FETsc52的四端替换装置。低功率偏压网络(LPBN)222与STC31并联，用于产生Vcc。 
通过上述说明和附图，给出了参照典型结构的各种实施例。本领域的技术人员应理解，本发明可用于多个其他特殊形式，而且本领域的技术人员无需多余的实验，就可以实施这些实施例。鉴于本专利文件，因此本发明的范围不应局限于上述典型实施例，而应由所附的权利要求书限定。权利要求等价范围之内的任何和所有修正，都应属于本发明的意图和范围。 

Claims (13)

1.一种用于控制耦合了同步整流逆向变换器的变压器TCSC的次级场效应管控制电路，具有一个初级电路和一个次级电路，以及耦合在所述初级电路和所述次级电路之间的变压器，所述初级电路具有一个初级变压器线圈PTC耦合一个初级转换网络PSN，所述的初级转换网络PSN通过其内置初级转换场效应管FETpm转换，所述次级电路具有一个带有次级线圈电压Vsec的次级变压器线圈STC与一输出电容器Cout和一个带有内置的寄生体二极管BDsc且正向电压为VSD的次级转换场效应管FETsc串联，每个耦合了同步整流逆向变换器的变压器TCSC同步开关循环的特点是都带有时间标记tPCR、tPSX和tS1C，其中tPCR标志初级线圈电流Ipri开始上升的时刻，伴随着Vsec的负0-交叉，tPSX标志初级线圈电流Ipri-至-次级线圈电流Isec转移的瞬间，随后VSD正0-交叉以及Vsec振荡，tS1C标记次级转换场效应管FETsc在第一象限传导的开始，随后IDS正0-交叉以及Vsec振荡，所述次级场效应管控制电路包括：
a)一个带有数字触发输出信号VSD-触发器的VSD传感触发器，其模拟输入端耦合到次级转换场效应管FETsc端用于传感VSD，一旦感应到VSD的正0-交叉，便激活VSD-触发器；
b)一个带有数字触发输出信号IDS-触发器的IDS传感触发器，其模拟输入端耦合到次级转换场效应管FETsc端，用于传感次级转换场效应管FETsc的漏极-至-源极电流IDS，一旦感应到IDS的正0-交叉，便激活IDS-触发器；
c)一个带有数字触发输出信号Vsec-触发器的Vsec传感触发器，其模拟输入端耦合到次级变压器线圈STC端，用于传感Vsec，一旦感应到负Vsec，便激活Vsec-触发器；以及
d)一个多触发栅极驱动MTGD，其具有数字触发输入端VSD-输入端、IDS-输入端和Vsec-输入端分别耦合到VSD-触发器、IDS-触发器和Vsec-触发器上，一驱动输出信号VGATE耦合到次级转换场效应管FETsc的栅极以及一套逻辑状态：
状态-I，其中次级转换场效应管FETsc关闭并闩锁，因此不会被触发开启；
状态-II，其中次级转换场效应管FETsc关闭但不闩锁，因此会被触发开启；
状态-III，其中次级转换场效应管FETsc开启但不闩锁，因此会被触发关闭；
所述的多触发栅极驱动MTGD配置成当被所述的VSD-触发器激活时，进入状态-III，当被所述的IDS-触发器激活时，进入状态-I，当被所述的Vsec-触发器激活时，进入状态-II；
因此，所述次级场效应管控制电路避免被多个不必要的Vsec振荡引起次级转换场效应管FETsc的误触发，避免在时间标记tPSX和tS1C附近，进入不正确的状态，以免引起耦合了同步整流逆向变换器的变压器TCSC的次级功率损耗增加。
2.如权利要求1所述的次级场效应管控制电路，其特征在于，还包括一个偏压输入端BVIT，用于接收低功率偏压Vcc，为VSD传感触发器、IDS传感触发器、Vsec传感触发器以及多触发栅极驱动MTGD供电。
3.如权利要求2所述的次级场效应管控制电路，其特征在于，其中Vcc是由与次级变压器线圈STC并联的一个低功率偏压网络LPBN产生。
4.如权利要求2所述的次级场效应管控制电路，其特征在于，其中Vcc是由与输出电容器Cout并联的一个低功率偏压网络LPBN产生。
5.如权利要求1所述的次级场效应管控制电路，其特征在于，其中所述的多触发栅极驱动MTGD还包括：
一个转换式栅极驱动器SGD具有一个耦合到VSD-触发器的数字触发器输入“开启”，一个数字触发器输入“关闭”和一个耦合到次级转换场效应管FETsc栅极的驱动输出VGATE，在数字触发器输入“开启”激活时，开启次级转换场效应管FETsc，在数字触发器输入“关闭”激活时，关闭次级转换场效应管FETsc；以及
一个关闭和闩锁TOL具有一个耦合到IDS-触发器的数字触发器输入“设置”，一个耦合到Vsec-触发器的数字触发器输入“复位”，以及一个耦合到数字触发器输入“关闭”的数字输出QTOL，通过激活数字触发器输入“设置”激活QTOL，通过激活数字触发器输入“复位”使QTOL无效。
6.如权利要求1所述的次级场效应管控制电路，其特征在于，其中所述的IDS传感触发器的模拟输入端与次级转换场效应管FETsc结合形成一个四端电流传感开尔文连接，产生一个IDS很小比例的传感电流样本。
7.如权利要求6所述的次级场效应管控制电路，其特征在于，其中VSD传感触发器、Vsec传感触发器以及多触发栅极驱动MTGD，同次级转换场效应管FETsc一同封装，形成一个四端替换装置，以便进一步提升次级转换场效应管FETsc对误触发的抗扰性。
8.如权利要求7所述的次级场效应管控制电路，其特征在于，其中四端替换装置设置于次级变压器线圈STC的高端。
9.如权利要求7所述的次级场效应管控制电路，其特征在于，其中四端替换装置设置于次级变压器线圈STC的低端。
10.一种用于控制耦合了同步整流逆向变换器的变压器TCSC的次级转换场效应管FETsc的方法，其中所述的耦合了同步整流逆向变换器的变压器TCSC具有一个初级电路和一个次级电路，以及耦合在所述初级电路和所述次级电路之间的变压器，所述初级电路具有一个与一个初级开关网络PSN耦合在一起的一个初级变压器线圈PTC，由其内置的初级开关场效应管FETpm开关转换，所述次级电路具有一个带有次级线圈电压Vsec的次级变压器线圈STC，与一个输出电容器Cout和一个带有内置寄生体二极管BDsc且正向电压为VSD的次级开关场效应管FETsc串联，每个耦合了同步整流逆向变换器的变压器TCSC同步开关循环的特点是都带有时间标记tPCR、tPSX和tS1C，其中tPCR标志初级线圈电流Ipri开始上升的时刻，伴随着Vsec的负0-交叉，tPSX标志初级线圈电流Ipri-至-次级线圈电流Isec转移的瞬间，随后VSD正0-交叉以及Vsec振荡，tS1C标记次级转换场效应管FETsc开始在第一象限传导，随后IDS正0-交叉以及Vsec振荡，该方法包括：
a)传感横跨体二极管BDsc上的正向电压VSD、次级转换场效应管FETsc的漏极-至-源极电流IDS以及Vsec；以及
b1)一旦传感到VSD的正0-交叉，就开启次级转换场效应管FETsc，并保持在传导非闩锁状态以便随后可以被关闭；
b2)一旦传感到IDS的正0-交叉，就关闭次级转换场效应管FETsc，并保持在闩锁状态，以便随后可以不被开启；以及
b3)一旦传感到负Vsec，关闭次级转换场效应管FETsc闩锁，并保持在非闩锁状态，以便随后可以被开启，
因此，本方法避免了由多个不必要的Vsec振荡引起的次级转换场效应管FETsc误触发，避免在时间标记tPSX和tS1C附近，进入不正确的状态，以免引起耦合了同步整流逆向变换器的变压器TCSC的次级功率损耗增加。
11.如权利要求10所述的用于控制次级场效应管的方法，其特征在于，还包括提供一个低功率偏压网络LPBN与次级变压器线圈STC并联，以便产生低功率偏压Vcc为VSD、IDS和Vsec的传感供电，并产生栅极驱动信号VGATE驱动次级转换场效应管FETSC。
12.如权利要求10所述的用于控制次级场效应管的方法，其特征在于，还包括提供一个低功率偏压网络LPBN与输出电容器Cout并联，以便产生低功率偏压Vcc，为VSD、IDS和Vsec的传感供电，并产生栅极驱动信号VGATE驱动次级转换场效应管FETSC。
13.如权利要求10所述的用于控制次级场效应管的方法，其特征在于，其中传感漏极-至-源极电流IDS包括将四端电流传感开尔文连接与次级转换场效应管FETsc结合，以便产生一个IDS很小比例的传感电流样本。
CN2010102180176A 2009-06-24 2010-06-23 用于控制耦合了同步整流逆向变换器的变压器的次级场效应管的电路和方法 Active CN101931315B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/490,597 2009-06-24
US12/490,597 US7876584B2 (en) 2009-06-24 2009-06-24 Circuit and method for controlling the secondary FET of transformer coupled synchronous rectified flyback converter

Publications (2)

Publication Number Publication Date
CN101931315A true CN101931315A (zh) 2010-12-29
CN101931315B CN101931315B (zh) 2013-04-03

Family

ID=43370306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102180176A Active CN101931315B (zh) 2009-06-24 2010-06-23 用于控制耦合了同步整流逆向变换器的变压器的次级场效应管的电路和方法

Country Status (3)

Country Link
US (1) US7876584B2 (zh)
CN (1) CN101931315B (zh)
TW (1) TWI463766B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108347182A (zh) * 2017-01-23 2018-07-31 戴洛格半导体公司 具有自适应最小关断时间的同步整流器控制
CN110574291A (zh) * 2017-04-26 2019-12-13 德州仪器公司 高分辨率fet vds零伏交叉定时检测方案

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653881B2 (en) 2012-01-31 2014-02-18 Infineon Technologies Austria Ag Half bridge flyback and forward
US8779841B2 (en) 2012-01-31 2014-07-15 Infineon Technologies Austria Ag Cascode switch with robust turn on and turn off
US9041433B2 (en) 2013-06-21 2015-05-26 Infineon Technologies Austria Ag System and method for driving transistors
US9906151B2 (en) * 2015-08-25 2018-02-27 Dialog Semiconductor Inc. Minimum off-time adaptive to timing fault conditions for synchronous rectifier control
CN105305844B (zh) * 2015-10-21 2017-11-21 深圳市芯茂微电子有限公司 一种隔离型同步整流控制电路及其装置与控制方法
US9998021B2 (en) 2016-10-25 2018-06-12 Alpha And Omega Semiconductor Incorporated Forced zero voltage switching flyback converter
US9899931B1 (en) 2016-10-25 2018-02-20 Alpha And Omega Semiconductor Incorporated Zero voltage switching flyback converter for primary switch turn-off transitions
US10063159B1 (en) 2017-06-30 2018-08-28 Dialog Semiconductor Inc. Adaptive synchronous rectifier sensing deglitch
CN112217399A (zh) * 2020-10-30 2021-01-12 杰华特微电子（杭州）有限公司 开关型调节驱动器及其调节驱动方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4870553A (en) * 1988-11-04 1989-09-26 Compaq Computer Corporation Double-switched flyback power-converter
US5608613A (en) * 1995-07-31 1997-03-04 Hewlett-Packard Company Flyback converter
JPH10248257A (ja) * 1997-03-06 1998-09-14 Sharp Corp スイッチング電源
US6373732B1 (en) * 2000-02-01 2002-04-16 Compaq Information Technologies Group, L.P. Apparatus and method for parallel synchronous power converters
CN1381942A (zh) * 2001-02-09 2002-11-27 精电科技公司 包括用于对同步整流器进行控制的电路的电源变换器
JP2003299354A (ja) * 2002-03-29 2003-10-17 Pioneer Electronic Corp フライバックコンバータの同期整流回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173846A (en) * 1991-03-13 1992-12-22 Astec International Ltd. Zero voltage switching power converter
JP3510178B2 (ja) * 2000-03-29 2004-03-22 株式会社日立製作所 直流電源装置及びその制御回路
TW497327B (en) * 2000-07-27 2002-08-01 Wonderland Internat Inc Simple flyback synchronous rectifier power supply
JP3961812B2 (ja) * 2001-10-31 2007-08-22 富士通株式会社 電源装置及びその制御方法
US6671189B2 (en) * 2001-11-09 2003-12-30 Minebea Co., Ltd. Power converter having primary and secondary side switches
DE60305309T2 (de) * 2002-04-12 2007-02-22 Det International Holding Ltd., George Town Hocheffektiver sperrwandler
JP4908760B2 (ja) * 2005-01-12 2012-04-04 昌和 牛嶋 電流共振型インバータ回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4870553A (en) * 1988-11-04 1989-09-26 Compaq Computer Corporation Double-switched flyback power-converter
US5608613A (en) * 1995-07-31 1997-03-04 Hewlett-Packard Company Flyback converter
JPH10248257A (ja) * 1997-03-06 1998-09-14 Sharp Corp スイッチング電源
US6373732B1 (en) * 2000-02-01 2002-04-16 Compaq Information Technologies Group, L.P. Apparatus and method for parallel synchronous power converters
CN1381942A (zh) * 2001-02-09 2002-11-27 精电科技公司 包括用于对同步整流器进行控制的电路的电源变换器
JP2003299354A (ja) * 2002-03-29 2003-10-17 Pioneer Electronic Corp フライバックコンバータの同期整流回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108347182A (zh) * 2017-01-23 2018-07-31 戴洛格半导体公司 具有自适应最小关断时间的同步整流器控制
CN108347182B (zh) * 2017-01-23 2020-04-17 戴洛格半导体公司 具有自适应最小关断时间的同步整流器控制
CN110574291A (zh) * 2017-04-26 2019-12-13 德州仪器公司 高分辨率fet vds零伏交叉定时检测方案
CN110574291B (zh) * 2017-04-26 2023-10-31 德州仪器公司 高分辨率fet vds零伏交叉定时检测方案

Also Published As

Publication number Publication date
US7876584B2 (en) 2011-01-25
US20100327947A1 (en) 2010-12-30
TW201110517A (en) 2011-03-16
TWI463766B (zh) 2014-12-01
CN101931315B (zh) 2013-04-03

Similar Documents

Publication Publication Date Title
CN101931315B (zh) 用于控制耦合了同步整流逆向变换器的变压器的次级场效应管的电路和方法
CN207069908U (zh) 电源转换电路和用于电源转换电路的控制器
CN1906835B (zh) 功率因数改善电路及开关电源装置
CN111193407A (zh) 一种同步整流控制方法及其控制电路
CN102231605A (zh) 一种开关电源副边的同步整流控制电路及反激式开关电源
CN106026621A (zh) 一种带避免短路保护盲区的igbt驱动电路及检测方法
JP2008211703A (ja) 半導体回路
CN102983760A (zh) 反激式开关电源系统及其恒流控制器
CN100435463C (zh) 准谐振类型开关电源单元及使用其的准谐振开关电源装置
CN105006966B (zh) 一种开关电源控制芯片及反激式ac‑dc转换器
US20090091961A1 (en) Single-Stage Power Factor Correction Circuit
CN205829455U (zh) 一种带避免短路保护盲区的igbt驱动电路
CN111404403A (zh) 一种自适应检测时间的同步整流控制方法及其控制电路
JP6090007B2 (ja) 駆動回路
CN110165872A (zh) 一种开关控制电路及其控制方法
EP2410817B1 (en) Light emitting device driving circuit
US8670220B2 (en) Protection circuit for a cascode switch, and a method of protecting a cascode switch
CN202759634U (zh) 无需辅助绕组的led驱动电路
CN208094427U (zh) 负压驱动电路
US11973431B2 (en) Switching power supply apparatus
CN208589912U (zh) 饱和自振荡推挽式隔离dc-dc转换器
CN101359878B (zh) 具有自驱式同步整流器的回扫电压变换器
CN203840227U (zh) 一种同步整流控制电路
CN103944379B (zh) 直流转换开关降压开关电源
CN216873088U (zh) 一种全桥整流芯片及电源变换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200703

Address after: Ontario, Canada

Patentee after: World semiconductor International L.P.

Address before: 475 oakmead Park, Sunnyvale, CA 94085, USA

Patentee before: Alpha and Omega Semiconductor Inc.

TR01 Transfer of patent right