CN101930791B - 存储器和数据处理方法 - Google Patents

Abstract

本发明涉及存储器及数据处理方法。其中，该存储器包括：存储器件，每个均存储1位数据；以及读出单元，其通过利用在具有预定单位数目的存储器件的存储组块中所包括的多个存储器件中的一个预定存储器件作为反转标记器件，在写入反转标记器件的1位数据是表示“0”和“1”中任一个的第一值的情况下，将写入其他存储器件的(预定单位数目-1)位的数据在位反转后读出，而在1位写入反转标记器件的数据是不同于第一值的第二值的情况下，直接读出写入其他存储器件的(预定单位数目-1)位的数据。

Description

存储器和数据处理方法

相关申请的参考

本发明包含于2009年6月24向日本专利局提交的日本优先专利申请JP 2009-149903中公开的主题，其全部内容结合于此作为参考。

技术领域

本发明涉及对于将1位数据存储在存储器件中的情况是理想的存储器和数据处理方法，该1位数据可以是例如“0”和“1”中的任一个。

背景技术

现有技术中，由于信息通信设备，特别是用于移动终端等的小型的电子设备被广泛应用，因此期望构成电子设备的诸如存储器或逻辑电路的器件具有提高的性能，如高密度集成、高运行速度、低功率消耗等。

在这样的小型设备中，非易失性存储器被当作是用于提高电子设备的功能的主要组件。作为非易失性存储器，实际采用半导体闪存、FeRAM(铁电非易失性存储器)等，且进一步提高其性能的研究和开发正在积极地进行。

近来，作为使用磁体的新型非易失性存储器，已有如美国专利第5,695,864号中描述的器件。如上所述，利用隧道磁阻效应的磁性存储器已经得到显著发展。这些磁性存储器中，具有利用自旋转移引起的磁化反转的构造的存储器引起关注。

这里，在JP-A-2003-17782中，描述了自旋转移引起的磁化反转。自旋转移引起的磁化反转是为了在磁体中生成磁化反转，这是通过将穿过另一个磁体内部的自旋极化电子注入前述磁体而生成的。

因此，当穿过磁化方向固定的磁性层(磁化固定层)的自旋极化电子移入磁化方向不固定的不同的磁性层时，扭矩被施加到该不同磁性层的磁化。然后，通过使预定阈值以上的电流流经该不同的磁体，磁性层的磁化方向可反转。

例如，使电流在垂直于层表面的方向上流经具有磁化固定层和磁化自由层的磁性隧道结器件(MTJ器件)。因此，该器件的至少一部分磁性层的磁化方向可得以反转。

然后，通过改变流经具有磁化固定层和磁化自由层(存储层)的存储器件的电流的极性，存储层的磁化方向被反转，且数据从“0”盖写为“1”以及从“1”该写为“0”。下文中，将数据写入存储器件以存储在其中可简称为“写入数据”或“写入”。此外，从存储器件读出数据可简称为“读出数据”或“读出”。

为了读出数据，通过利用诸如晶体管的组件选择存储器单元、并利用存储器件的隧道磁阻效应检测存储层的磁化方向的差异作为电压信号的差异，可检测存储的数据。

在下面的说明中，使用自旋转移的存储器件被称为SpRAM(自旋转移随机存取存储器)。此外，引起自旋转移的自旋极化的电子流被称为自旋注入电流。

发明内容

然而，在SpRAM中，为了将数据写入存储器件，使写入电流在存储器件的堆叠方向上流动。此时，在约0.5V到1V的范围内电压在存储器件的隧道绝缘层两端生成。该电压相对于隧道绝缘层的击穿电压不可忽略。换句话说，当重复执行写入操作，且隧道绝缘层受到电场应力时，会有隧道绝缘层被静电击穿的情况。这样的器件的电阻即使在执行写入操作时也不改变，且隧道绝缘层被静电击穿的存储器件的电阻显著减小。因此，难以根据电阻变化读出数据。

此外，还存在这样的情况，其中，由于在形成隧道绝缘层的过程中产生的缺陷、在精细加工TMR器件时产生的初始缺陷等，隧道绝缘层的电阻显著减小。如上所述，即使在初始状态中生成低电阻状态的缺陷的情况下，也难以根据电阻变化读出数据或向器件写入数据。

因此，需要正确地从其中有缺陷生成的存储器件中读出要写入的数据。

根据本发明实施方式，在具有预定的存储单位数目的存储器件的存储组块(memory block)中所包括的多个存储器件中的1个预定存储器件被用作反转标记器件，其中每个存储器件存储1位数据。

然后，在写入到反转标记器件的1位数据是表示“0”和“1”中任一个的第一值的情况下，写入到其他存储器件的(预定单位数目-1)位的数据在位反转后被读出。

然后，在写入到反转标记器件的1位数据是不同于第一值的第二值的情况下，写入到其他存储器件的(预定单位数目-1)位的数据被直接读出。

因此，即使在不正确的数据存储在存储组块的情况下，也可读出正确的数据。

根据本发明实施方式，本发明的优点在于，即使在例如由于包括在该存储组块中的部分存储器件的缺陷而难以从存储组块中正确读出数据的情况下，也可以利用反转标记器件的数据正确读出数据。

附图说明

图1是表示根据本发明第一实施方式的SpRAM的内部构造实例的功能框图。

图2是根据第一实施方式的使用自旋转移的存储器的存储单元的示意性截面图。

图3A、图3B和图3C是构造根据第一实施方式的存储器的存储组块的示意图。

图4A和图4B是表示根据第一实施方式，在有两个或三个有缺陷的器件的情况下写入数据和缺陷部之间关系的示图。

图5是根据第一实施方式的写入方法的流程图。

图6是示出了根据第一实施方式的存储组块和比较例的存储组块的示图。

图7表示根据第一实施方式的实例的缺陷形式的实例。

图8是示出了根据第一实施方式的器件缺陷率和组块缺陷率之间的计算关系的示图。

图9是示出了根据本发明第二实施方式的写入出错率和击穿位出错率的计算结果的实例的示意图。

图10是根据第二实施方式的写入方法的流程图。

具体实施方式

下文中，将说明实现本发明的优选模式(以下称为实施方式)。将以下面的顺序进行说明。

1.第一实施方式(写入控制：写入电压固定的情况下的写入控制的实例)

2.第二实施方式(写入控制：写入电压可变的情况下的写入控制的实例)

3.修改例

<1.第一实施方式>

[写入电压固定的情况下的写入控制的实例]

以下，将参考图1到图8来描述本发明的第一实施方式。在该实施方式中(以下称为“该实例”)，将描述本发明应用于在写入电压固定的情况下进行写入控制的存储器(以下称为SpRAM1)。根据下述处理，SpRAM1执行对存储器件的写入或读出。

图1是表示SpRAM1的内部构造的实例的功能框图。

这里，存储数据的存储器件2以阵列形式设置，以构成单元阵列5。每个存储器件2通过选择MOS晶体管3，连接到在单元阵列5上纵向延伸的位线12(BL)和源极线13(SL)，并存储为“0”或“1”的1位数据。另一方面，选择MOS晶体管3的栅极连接到在单元阵列5上水平延伸的字线14(WL)。

在图1中，示出了具有4行×4列构造的单元阵列5。然而，在实际应用中，该构造可按比例增加。因此，例如，可使用512行×512列的构造。在这样的情况下，字线14、位线12和源极线13的数目分别为512。每条字线14的左端连接到设置在单元阵列5左侧的行解码器6，且右端开放。各源极线13和各位线12的上端和下端连接到列开关7，这些列开关7设置在单元阵列5的上侧和下侧。

在单元阵列5被构造为512行×512列的情况下，地址长度为18位。因此较高阶的9位被分配给行地址，而较低阶的9位被分配给列地址。行地址被输入到行解码器6，而列地址被输入到设置在上侧和下侧的列开关7。

此外，SpRAM1包括向源极线13施加写入电压的SL写入驱动器8，以及向位线12施加写入电压的BL写入驱动器9。SL写入驱动器8和BL写入驱动器9用作将数据写入到存储器件2中的写入单元。在表示“0”和“1”中任一个的第一值(在该实例中为“1”)被写入到后述的反转标记器件的情况下，写入单元对(预定单位数目-1)位的数据执行位反转，并将该数据存储在不同的存储器件中。另一方面，在与第一值不同的第二值(在该实例中为“0”)被写入反转标记器件的情况下，通过利用SL写入驱动器8和BL写入驱动器9，写入单元将(预定单位数目-1)位的数据无任何改变地写入到不同的存储器件中。写入单元用于将数据写入存储组块的写入电压和提供给读出放大器10的基准电压由电压控制单元11控制。

此外，SpRAM1包括连接到源极线13、且向其输入用于使从存储器件2读出的电流流动的读出电压的读出放大器10。一个存储器件2存储1位数据，且具有预定电平的基准电压被输入至读出放大器10。通过比较读出电压和基准电压，读出放大器10读出写入到存储器件2的数据。该实例的读出放大器10用作从存储器件2读出数据的读出单元。

该实例的读出放大器10使用包括在具有预定单位数目的存储器件2的存储组块中的一个预定存储器件2作为反转标记器件(参见后述的图4A和图4B)。在写入到反转标记器件的1位数据为表示“0”和“1”中任一个的第一值(在该实例中为“1”)的情况下，读出放大器10将写入到不同的存储器件2的(预定单位数目-1)位的数据在位反转后读出。另一方面，在写入到反转标记器件的1位数据为与第一值不同的第二值(在该实例中为“0”)的情况下，读出放大器10直接读出写入到不同的存储器件2的(预定单位数目-1)位的数据。因此，即使写入到存储组块的部分数据是错误的，读出放大器10也能够校正该错误。

接着，将描述使用自旋转移的存储器(SpRAM1)的存储单元的内部构造的实例。

图2是存储器件2和存储单元的示意性截面图。

图2中表示的整个结构示出了存储单元。为了电选择存储单元以读出存储在存储器件2中的数据，可使用二极管、MOS晶体管等。该实例的存储单元使用MOS晶体管。

首先将描述存储单元的构造实例。

铁磁层22和铁磁层24之间设置有非磁性层23，从而形成反铁磁耦合。此外，设置在下层侧的铁磁层22被设置为与反铁磁层21接触。因此，由于上述层之间的交换相互作用，铁磁层22对于一个方向具有强的磁性各向异性。磁化固定层15是由上述层21、22、23和24构成的。换句话说，磁化固定层15具有两层铁磁层22和24。

铁磁层26被构造为其磁化M1的方向可比较容易地旋转，且存储层(磁化自由层)16是由铁磁层26构成的。存储层16存储作为磁体的磁化状态的数据。

在磁化固定层15的铁磁层24和铁磁层26之间，即在磁化固定层15和存储层16之间，形成隧道绝缘层25。隧道绝缘层25具有切断上铁磁层26和下铁磁层24之间的磁耦合并使隧道电流流过的功能。因此，TMR(隧道磁阻效应)器件是由磁化固定层15、隧道绝缘层25、以及磁化方向可变的存储层16构成的，在该磁化固定层中，磁性层的磁化方向是利用介于存储层16和磁化固定层15之间的非磁性层23而固定的。

如上所述，构成了通过上述层21到26、基底膜20和覆盖层27，由TMR器件形成的存储器件2。

通过施加在堆叠方向上流过的写入电流以改变存储层16的磁化方向，存储器件2可在存储层16中存储数据。

构成存储器件2的每层的材料如下。

作为反铁磁层21的材料，可以使用例如PtMn。

作为磁化固定层15的铁磁层22和24的材料，可使用铁磁材料如CoFe。

作为非磁性层23的材料，可使用例如Ru、Ta、Cr、Cu等。

作为隧道绝缘层25的材料，可使用例如MgO。

作为存储层16的铁磁层26的材料，可使用铁磁材料如CoFeB。

在硅基板30中形成选择MOS晶体管3。连接插头(connectionplug)17在设置在选择MOS晶体管3的一侧的扩散层33上形成。存储器件2的基底膜20连接到该连接插头17。设置在选择MOS晶体管3的另一侧的扩散层32通过图中未示出的连接插头连接到源极线13。选择MOS晶体管3的栅极31经图中未示出的连接插头连接到字线14。存储器件2的覆盖层27连接到设置于其上的位线12。

在常态下，铁磁层22的磁化M11和铁磁层24的磁化M12处于近似完全反平行状态，这是由于通过非磁性层23的反铁磁耦合所致。

通常，铁磁层22和铁磁层24具有类似构成的磁矩。因此，磁场在磁极处的泄露分量小到可忽略。

由层24、25和26构成的TMR器件的电阻值根据存储层16的铁磁层26的磁化M1的方向和磁化固定层15的铁磁层24的磁化M12的方向处于平行状态还是反平行状态而改变，其中铁磁层26和铁磁层24之间夹有隧道绝缘层25。在两个磁化M1和M12处于平行状态时，电阻值减小。另一方面，在反平行状态下，电阻值增加。当TMR器件的电阻值改变时，整个存储器件2的电阻值也改变。通过利用上述现象，数据可写入存储器件2或从其中读出。例如，可通过将具有低电阻值的状态分配给数据“0”而将具有高电阻值的状态分配给数据“1”而写入二进制数据(1位)。

此外，当读出所存储的数据时，磁化固定层15的设置在存储层16侧的铁磁层24是被参照作为存储层16的磁化M1的方向的基准的铁磁层。因此，铁磁层24也被称为“基准层”。

为了重写存储单元的数据或读出写入到存储单元中的数据，使自旋注入电流Iz流动。自旋注入电流Iz通过扩散层33、存储器件2和位线12。

当自旋注入电流Iz的极性改变时，流经存储器件2的自旋注入电流Iz的方向可从向上的方向改为向下的方向，或从向下的方向改为向上的方向。

因此，存储层16的磁化M1的方向改变，因而存储单元的数据可被盖写。

接着，将说明由写入单元执行的数据写入操作的实例。

根据行地址，行解码器6将512条字线14之一的电压设置为电源电压，并导通连接到相应字线14的选择MOS晶体管3。根据列地址，设置在上侧的列开关7将512条源极线13之一连接到SL写入驱动器8。根据列地址，设置在下侧的列开关7将512条位线12之一连接到BL写入驱动器9。

当输入的数据为“1”时，SL写入驱动器8输出写入电压。另一方面，当输入的数据为“0“时，SL写入驱动器8输出GND。相反，当输入数据为“0”时，BL写入驱动器9输出写入电压。另一方面，当输入数据为“1”时，BL写入驱动器9输出GND。因此，电流的方向根据输入的数据而改变，因而数据“0”或“1”可写入到所选的存储器件2。

接着，将描述由读出放大器10执行的数据读出操作的实例。

字线14的选择与数据写入的操作相同。根据列地址，设置在上侧的列开关7将512条位线12之一连接到SL写入驱动器8。根据列地址，设置在下侧的列开关7将512条源极线13之一连接到读出放大器10。SL写入驱动器8通常输出GND。因此，使得恒定的读出电流从读出放大器10流到所选的存储器件2。

在存储器件2的状态为“1”的情况下，即在高电阻状态的情况下，假设用于使读出电流流动的读出电压为V1。类似地，在存储器件2的状态为“0”的情况下，也就是在低电阻状态的情况下，假设用于使读出电流流动的读出电压为V0。此时，由于电阻值的大小关系，V1＞V2。因此，低于V1并高于V2的基准电压输入到读出放大器10。

读出放大器10比较读出电压和基准电压。这里，在“读出电压＞基准电压”的情况下，可确定相应的存储器件2处于其中存储了“1”的状态。另一方面，在“读出电压＜基准电压”的情况下，可确定相应的存储器件2处于其中存储了“0”的状态。换句话说，可执行数据读出操作。

如上所述，根据存储在存储器件中的数据，SpRAM1呈现为高电阻状态和低电阻状态中的一种。在该实例中，高电阻状态表示为“1”，而低电阻状态表示为“0”。此时，可以注意到，隧道绝缘层的静电击穿和初始低电阻缺陷显著减小了存储器件的电阻值，这两者都是SpRAM1的主要的缺陷因素。

在由读出放大器10执行读出操作的情况下，输出值是基于电阻值与基准电阻值的大小比较而确定的。因此，存储器件2通常输出“0”。

换句话说，在“0”写入到存储器件2后执行读出操作的情况下，电阻不会随着写入操作而发生改变。然而，结果，读出放大器10可正确地读出“0”。

相反，在“1”写入到存储器件2后执行读出操作的情况下，电阻不会随着写入操作而发生改变。因此，读出放大器10通常不正确地读出“0”。以上面给出的描述为前提，接下来将描述由该实例的SpRAM1执行的使用反转标记器件41的读出处理的实例。

图3A、图3B和图3C示出了具有多个存储器件2的存储组块40的实例。

图3A是示出了关于读出操作的数据单元的实例的示意图。

读出放大器10使用存储8位数据的数据器件40a至40h和用作一个单位的存储组块40的1位反转标记器件41来执行读出操作。在该实例中，存储组块40由9个将9位用作一个单位的存储器件2构成。因此，当一个特定的存储器件2被用作反转标记器件41，通过从9位减少1位而获得的8位数据被存储在其他存储器件2中。

在读出操作中，首先，读出放大器10读出所有位并将这些位通过CNOT(受控NOT)电路42。然后，当反转标记器件41为“0”时，可从CNOT电路42无任何变化地输出数据器件40a至40h的数据。另一方面，当反转标记器件41是“1”时，从CNOT电路42输出通过将数据器件40a至40h的所有位从“0”转换到“1”和从“1”转换到“0”所获取的数据。

图3B示出了相应于位“2”的数据器件40c是有缺陷的器件的情况。

在这样的情况下，当“0”和“1”中任一数据正确地写入除了相应于位“2”的数据器件以外的数据器件40a、40b和40d至40h时，相应于位“2”的数据器件40c通常在“0”状态。因此，在要写入相应于位“2”的数据器件40c的数据是“0”的情况下，原始数据被写入相应于位“0”到位“7”的数据器件40a至40h，而“0”被写入到反转标记器件41。因此，可通过使用上述读出方法读出正确的数据。

接着，在要写入到相应于位“2”的数据器件40c的数据是“1”的情况，通过从“0”转换到“1”和从“1”转换到“0”获得的数据被写入相应于位“0”到位“7”的数据器件40a至40h，而“1”被写入到反转标记器件41。此时，写入相应于位“2”的数据器件40c的数据被转换为“0”，从而与位“2”的状态“0”一致。在读出数据时，因为反转标记器件41是“1”，所以写入数据器件40a至40h的数据再次从“0”转换到“1”和从“1”转换到“0”，由此数据可正确再生并读出。

图3C示出了反转标记器件41是有缺陷的器件的情况。

有缺陷的器件可在同等基础上在任何存储器件(数据器件40a至40h和反转标记器件41)中生成。因此，存在反转标记器件41是有缺陷的器件的情况。在这样的情况下，反转标记器件41固定为“0”。因此，在读出数据的时候，位“0”到位“7”的数据从CNOT电路42无任何变化地输出。因此，只要位“0”到位“7”的所有数据器件40a至40b是正常的，就可正确地执行读出操作和写入操作。

图4A和图4B示出了在4位的存储器件中2位以上存储器件是有缺陷的器件的情况。

图4A示出了2位存储器件是有缺陷的器件的情况。

图4B示出了3位存储器件是有缺陷的器件的情况。

要写入数据器件40a至40h的数据有2×2＝4种方式或2×2×2＝8种方式。

在“0”写入所有有缺陷的器件的情况下，反转标记器件41被设置为“0”，且在“1”写入所有有缺陷的器件的情况下，反转标记器件41被设置为“1”。因此，可无任何问题地执行读出操作和写入操作。

然而，在“0”和“1”混合的数据写入的情况下，不管反转标记器件41如何，读出放大器10至少不能正确地读出1位或更多位。这里，在图4A和图4B中，灰色背景的部分是没有正确读出的位。在2位是有缺陷的器件的情况下，没有正确读出的位的最大数目是“1”，而在3位是有缺陷的器件的情况下，该最大数目为“2”。

通常，(有缺陷的器件数目-1)位保持为有缺陷的位，对此难以执行读出操作和写入操作。这里，在反转标记器件41包括在有缺陷的器件中的情况下，除了有缺陷的反转标记器件41之外的位变成有缺陷的位。因此，类似地，(有缺陷的器件数目＝1)位保持为有缺陷位。如上所述，根据该实例的SpRAM1，具有的优点在于，通过利用反转标记器件41，由于在存储组块40中产生的有缺陷的器件所导致的在数据写入操作或读出操作中出现的错误所影响的位的数目比有缺陷的器件的数目减少1。

在该实例中，为了从SpRAM1读出数据，可同时使用错误校正码(ECC)。任何类型的错误校正码(ECC)都可以使用。例如，可使用(12，8)码。(12，8)码表示将8位数据编码为12位数据。在这样的情况下，12位中的1位的错误被检测到并进行校正，然后将该数据解码为8位数据。例如，上述编码和解码方法的结构记载于技术文献“A Systematic(12，8)Code for Correcting Single Errorsand Detecting Adjacent Errors，Jay W.Schwartz and Jack Keil Wolf，IEEE Transactions on Computers，Volume 39，Issue 11(1990)Pages：1403-1404”中。

图5表示数据写入到存储器件2的情况的流程图。

通常，有缺陷的器件对于包括在SpRAM1中存储器件2的比率(缺陷器件率)低。因此，首先，写入单元试图根据从电压控制单元11提供的写入电压将数据写入到存储组块40中，而不使用反转标记器件41(步骤S1)。换句话说，在写入单元首次将数据写入存储组块的情况下，要写入到反转标记器件41的数据被设置为“0”，且要写入到数据器件40a至40h的数据无任何变化地进行设置。

然后，写入单元根据从电压控制单元11提供的写入电压对存储组块40执行实际的写入操作(步骤S2)。然后，读出放大器10从数据器件40a至40h读出8位数据(步骤S3)，并确定该8位数据是否被正确地写入数据器件40a至40h。

此时，读出放大器10通过利用预定的一个存储器件作为反转标记器件41执行读出操作，该预定的存储器件包括在具有预定单位数目的存储器件(存储1位数据)的存储组块中。然后，因为写入到反转标记器件41的1位数据是第二值(“0”)，则读出放大器10直接读出写入其他存储器件的(预定单位数目-1)位的数据(在该实例中，8位数据)。当验证了8位数据被写入存储器件2时，读出放大器10完成写入操作。

当确定1位或更多位数据没有正确写入时，读出放大器10确定存储组块40中存在有缺陷的器件，然后利用反转标记器件41继续进行写入操作。换句话说，读出放大器10设置要写入反转标记器件41的数据为“1”，并设置要写入数据器件的数据为通过将所需数据中的“0”转换到“1”和从“1”转换到“0”所获得的数据(步骤S4)。

再次，实际上，写入单元根据从电压控制单元11提供的写入电压将数据写入到存储组块40中(步骤S5)。换句话说，通过设置要写入反转标记器件41的数据为“1”并对于要写入数据器件40a至40h的数据执行位反转，指示写入单元至少一次或更多次地执行写入操作。

这里，用在步骤S2和S5中将数据写入到存储组块40中的写入电压是固定的。然后，读出放大器10执行读出操作并在8位数据被正确写入时完成写入操作(步骤S6)。

此时，因为写入反转标记器件的1位数据是第一值(“1”)，所以读出放大器10将写入其他存储器件的(预定单位数目-1)位的数据在位反转后读出。

在数据没有被写入的情况下(步骤S7)，确定放弃正确数据的写入，且期望辅助使用错误校正码(以下称为ECC：错误校正码)。此外，在反转标记器件41为“0”时没有正确写入的位的数目小于在反转标记器件41为“1”时没有正确写入的位的数目的情况下，反转标记器件41被再次设置为“0”。然后，无任何变化地设置要写入的数据，且数据可写入数据器件40a至40h。

上面已经描述了关于SpRAM1的写入数据的方法。然而，在该方法应用于不同类型的存储器的情况下，“写入电压”适当改变为与应用的存储器匹配的写入操作的量。

以下，将参考一般存储组块的比较例来说明添加有该实例的反转标记器件41的存储组块的构造实例。这里，有缺陷的器件的发生概率以r表示，并适当使用在下面等式(1)中定义的函数。在下面的等式(1)中，f(n，m，r)表示n位中有m位出错的发生概率。此外，F(n，s，r)表示n位中有(s+1)位以上出错的发生概率。如上所述，变量s表示出错位的数目的程度。

$f(n,m,r)=\left(\begin{array}{c}n\\ m\end{array}\right)r^m{(1-r)}^{n-m}---\left(1\right)$

$F(n,s,r)=\underset{m=s+1}{\overset{n}{\mathrm{\&Sigma;}}}f(n,m,r)$

(比较例a)

存储组块50示出了不使用ECC的一般存储组块的结构例。

存储组块50是通过8位的数据器件构成的，并可在其中存储净8位数据。然而，即使在8位的数据器件的1位中出现缺陷，整个8位的数据器件也不能正确操作。这里，存储组块50的组块缺陷率(包括在存储组块中的存储器件的缺陷率)表示为1-(1-r)⁸＝F[8，0，r]。

(比较例b)

存储组块55示出了使用ECC的一般存储组块的结构实例。

存储组块55是由12位的数据器件构成的，并可在其中存储净8位数据。然而，当在8位的数据器件中发生2位以上的缺陷时，整个12位的数据器件不能正确操作。这里，存储组块55的组块缺陷率表示为F[12，1，r]。

(实施例A)

存储组块40示出了在没有使用ECC的情况下，根据本发明实施方式的存储组块的结构实例。

存储组块40是由8位的数据器件和1位的反转标记器件41构成的，并可在其中存储净8位数据。如上所述，因为通过使用反转标记器件41将错误校正能力提高了1位，所以存储组块40的组块缺陷率表示为F[9，1，r]。

(实施例B)

存储组块45示出了在使用ECC的情况下，根据本发明实施方式的存储组块的结构实例。

存储组块45是由12位的数据器件和1位的反转标记器件41构成的，并可在其中存储净8位数据。如上所述，因为通过使用反转标记器件41使错误校正能力提高了1位，所以存储组块45的组块缺陷率表示为F[13，2，r]。

(实施例C1至C3)

为了设计存储器件(SpRAM1)，数据宽度优选是2的幂。因此，可以考虑将8×3＝24位分为与12位编码数据的两个值相关联的两部分。

实施例C1至C3示出了这种情况的根据本发明实施方式的存储组块的结构实例。

三个存储组块46a至46c中的每个都是由8位的数据器件和1位的反转标记器件41构成的。这里，通过利用存储组块46a的数据器件和存储组块46c的较低阶4位构成12位的编码数据，使净8位的数据存储在存储组块46a和46b中。因此，由存储组块46a和存储组块46c的较低阶4位构成的12位中的1位的错误可通过使用ECC来校正。

类似地，通过利用存储组块46b的数据器件和存储组块46c的较高阶4位构成的12位的编码数据，使净8位的数据存储在存储组块46b和46c中。因此，将16位数据存储在存储组块46a至46c中。

图7示出了在使用存储组块46a至46c的情况下允许的有缺陷的器件的设置的实例。

作为数据器件中缺陷发生的缺陷形式，存在存储组块46a和46b的缺陷形式P1和存储组块46c的缺陷形式P2。

在缺陷形式P1和P2中，通过在每个存储组块中包括反转标记器件41，包括在每个存储组块中的数据器件的缺陷的影响等于或小于1位。缺陷形式P1的数目为5，而缺陷形式P2的数目为13。因此，总共有5×5×13＝325种所有的形式的组合。然而，通过排除在引入12位的编码数据后缺陷数目等于或大于2位的情况，总共还有233种所有形式的数目的组合。这里，233种组合表示通过对在计算机中执行计算程序所获得的所有形式中的相应形式进行计数所获得的结果。然后，通过为所有可能的情况计算有缺陷的器件的生成概率r，可计算出组块缺陷率。然而，为了与另一实例比较，组块缺陷率被转化为每净8位的值。

(实施例D1至D3)

存储组块47a至47c是通过进一步细分与实际实施例C1至C3有关的存储组块46a至46c而获得的。所有3个存储组块47a至47c中的每个都是由4位的数据器件和1位的反转标记器件41构成的。在这样的情况下，通过形成4×3＝12位的编码数据，将净8位的数据存储在存储组块47a至47c中。通过如上所述存储数据，类似于实际实施例C1至C3，可计算所有可能情况的组块缺陷率。

然后，将对于使用根据各实施例的存储组块的情况，验证组块缺陷率。

图8中所示的曲线示出了组块缺陷率相对于从上述比较例a和b以及实施例A、B、C1至C3和D1至D3获得的缺陷器件率r的关系。

各图中的数值表示比较例a和b以及实施例A、B、C1至C3和D1至D3中每8位数据的存储器件的数目。

在具有低缺陷率r的区域中各曲线可近似为直线，且其斜率取决于错误校正能力。换句话说，其中不包括错误校正能力的比较例a中所示的存储组块50被表示为具有斜率“1”。另一方面，具有“1”的错误校正能力的比较例b中所示的存储组块55和实施例A中所示的存储组块40被表示为具有斜率“2”。此外，实施例B、C和D中所示的具有“2”的错误校正能力的存储组块45、46a至46c和47a至47c被表示为具有斜率“3”。因此，随着错误校正能力的提高，组块缺陷率与缺陷器件率r一起快速减小。

这里，通过相互比较相应于比较例b的曲线和相应于实施例A的曲线，可以知道根据实施例A的存储组块40的组块缺陷率优于存储组块55。此外，当存储组块40和55的每8位数据的存储器件的数目相比时，包括在根据比较例b的存储组块55中的存储器件的数目是“12”，且包括在根据实施例A的存储组块40中的存储器件的数目为“9”，是包括在存储组块55中的存储器件的数目的3/4。这对于减小SpRAM1中存储器件2占据的面积是有利的。因此，在仅有“0”的有缺陷器件的情况下，可以说加入到存储组块中的根据本发明实施方式的反转标记器件41的使用比普通ECC的使用更有利。

此外，通过将根据本发明实施方式的技术与ECC组合，如相应于实例B、C1至C3和D1至D3的曲线的组块缺陷率所表示的那样，可实现进一步改善的错误校正。在这样的情况下，组块缺陷率是以根据实施例B、C1至C3和D1至D3的存储组块45、46a至46c和47a至47c的顺序改善的。这里，在根据实施例C1至C3和D1至D3的存储组块46a至46c和47a至47c中，数据宽度是2的幂，因此，该组块结构对于存储器的设计是有利的。

根据第一实施方式的上述SpRAM1，在利用其中加有反转标记器件41的存储组块进行的错误校正的情况下，以及在有缺陷的器件的输出为“0”的情况下，读出放大器10可正确地读出数据。另一方面，在有缺陷的器件的输出为“1”的情况下，数据可通过利用读出放大器10校正反转标记器件41的解释(interpretation)而正确地被读出。因此，在通过使用反转标记器件41写入数据的情况下，与该实例相同，具有的优点在于，由于有缺陷的器件所导致的错误读出数据的可能性会通过基于反转标记器件41的数据从存储组块读出数据而显著减小。

<2.第二实施方式>

[写入电压可变的情况下的写入控制的实例]

下面将说明根据本发明的第二实施方式。

在该实例中，描述了本发明应用于在写入电压可变的情况下执行写入控制的存储器的情况。在下面的描述中，对于与第一实施方式中描述的图1和图3相应的每个部分都被分配了相同的参考标号，且省略其详细说明。

在该实例的SpRAM1中，读出单元(在该实例中，读出放大器10)基于从存储器件2输出的电压值确定数据的写入是否成功。当读出放大器10在处理中确定数据写入成功时，电压控制单元11停止施加写入电压到存储器件2。另一方面，当读出放大器10确定数据写入失败时，读出放大器10指示电压控制单元11增大写入电压。

具体地，在数据首次写入存储组块的情况下，读出放大器10将第二值(在该实例中为“0”)写入反转标记器件，并将(预定单位数目-1)位的数据无任何变化地写入其他存储器件。然后，读出放大器10直接读出写入存储组块中的其他存储器件的(预定单位数目-1)位的数据。在读出放大器10确定(预定单位数目-1)位的数据正确写入其他存储器件(作为读出数据的结果)的情况下，读出放大器10完成由写入单元执行的数据写入。

另一方面，当确定1位或更多位数据没有被正确写入时，读出放大器10指示写入单元执行下述操作。换句话说，读出放大器10指示写入单元将第一值(在该实例中为“1”)写入反转标记器件，并反转(预定单位数目-1)位的数据，并至少一次或多次将所反转的数据写入到其他存储器件中。

然后，读出放大器10直接读出写入存储组块中的其他存储器件的(预定单位数目-1)位的数据。在读出放大器10确定1位或更多位数据没有被正确写入(作为读出数据的结果)情况下，读出放大器10指示电压控制单元11增大写入电压，并指示写入单元再次写入数据。

图9表示写入电压的位出错率Rb的实例。

因为等于或小于10^-6的写入出错率不是从测量获得的，而是通过将测量结果直线外推计算出的。

这里，实线62表示写入出错率，虚线63表示击穿位出错率Rb。

击穿位出错率Rb可通过有规律的应力测试确定Weibull分布和幂律模型的参数而获得，其中，在该有规律的应力测试中通过施加恒定的电压到多个存储器件2来测量直到存储器件2击穿的时间。在该图中，写入出错率表现为随着写入电压的增大而减小。相反，击穿位出错率Rb表现为随着写入电压的增大而增大。

在图9中，可以知道，对于写入电压为0.65V的情况，写入出错率为“-4”，换句话说，10,000次操作中仅一次操作失败。然而，为了尽可能不施加应力给存储器件2，写入电压优选为低。因此，在该实例中，写入电压的初始值被设置为低，且在写入操作失败的情况下，逐渐增大写入电压，且再次执行写入操作。

图10表示数据写入存储器件2的情况的流程图。

首先，不使用反转标记器件41，根据从电压控制单元11提供的写入电压尝试将数据写入到存储组块40中(步骤S11)。换句话说，要写入反转标记器件41的数据被设置为“0”，且要写入数据器件40a至40h的写入数据无任何变化地进行设置。

然后，写入电压被设置为初始值(步骤S12)，且写入单元根据从电压控制单元11提供的写入电压为存储组块40执行实际的写入操作(步骤S13)。然后，读出放大器10读出数据并确定所需数据是否被写入了(步骤S14)。

当验证所需数据已被写入时，读出放大器10完成写入操作。另一方面，当确定1位或更多位数据被不正确地写入时，读出放大器10增大写入电压(步骤S15)，并确定增大后的写入电压是否超过允许的最大值(步骤S16)。在增大后的写入电压不超过允许的最大值时，处理进行到步骤S13，且写入单元再次写入数据。写入单元重复该循环直到写入电压达到最大电压。

这里，在该实例中，最大电压被假定为0.7V。如图9所示，该值相应于表示写入出错率的实线62和表示击穿位出错率Rb的虚线63的交点。然后，当写入电压超过最大电压时，击穿位出错率Rb变得比写入出错率高。因此，写入电压的上限被设置为最大电压。

在即使在该循环期间数据也没有被正确写入的情况下，读出放大器10确定在存储组块40中产生了有缺陷的器件，且将该处理进行到使用反转标记器件41的写入操作。换句话说，将要写入反转标记器件41的数据设置为“1”，且将要写入数据器件的数据设置为通过将所需数据中的“0”转换到“1”和从“1”转换到“0”所获得的数据(步骤S17)。

再次，在写入电压被设置为初始值后(步骤S18)，写入单元根据从电压控制单元11提供的写入电压为存储组块40执行实际的写入操作(步骤S19)。然后，读出放大器10读出数据并确定所需数据是否被写入(步骤S20)。在验证所需数据被写入时，读出放大器10完成写入操作。

另一方面，当确定1位或更多位数据没有被正确写入时，读出放大器10增大写入电压(步骤S21)，并确定增大的电压是否超过允许的最大值(步骤S22)。在增大的写入电压没有超过允许的最大值的情况下，处理进行到步骤S19，且写入单元再次写入数据。写入单元重复该循环直到写入电压达到最大电压。

在即使写入电压达到最大电压数据也没有被写入的情况下，确定错误(步骤S23)。此时，放弃正确数据的写入，并期望辅助使用ECC。

此外，在反转标记器件41为“0”时没有被正确写入的位的数目小于在反转标记器件41为“1”时没有被正确写入的位的数目的情况下，反转标记器件41再次被设置为“0”。然后，可以配置为无任何变化地设置需要写入的数据，且将数据写入数据器件40a至40h。

根据上述第二实施方式，在被设置为初始值的写入电压下数据没有被写入的情况下，增大写入电压直到其达到最大电压，由此可确保数据写入到存储器件2中。这里，即使在写入电压被设置为初始值时，也可以10,000次操作出现约1次故障的概率执行写入操作。因此，施加到存储器件2的电压低，且可防止存储器件2的击穿。此外，在写入失败的情况下，可通过增大电压来提高写入操作的成功率。如上所述，可以尽可能地减小施加到存储器件2的应力来执行数据写入。因此，具有SpRAM1可使用的期间被延长的优点。

<3.修改例>

此外，关于本发明的实施方式的技术不限于应用到SpRAM1。因此，上述技术可用于不同类型的存储器，只要其中产生了有缺陷的器件。引起存储器件2中产生缺陷的因素可以是任何因素，如类似于SpRAM1的情况，存储器件的低电阻，或存储器件的高电阻。

此外，根据上述实施方式的数据处理方法是考虑SpRAM1而配置的写入方法。因此，当实施方式用于不同类型的存储器时，“写入电压”可以用适当的写入操作量来代替。

此外，在根据上述实施方式的存储器件2中，磁化固定层15形成在存储层16的下层。然而，也可使用磁化固定层形成在存储层16的上层的构造。此外，在上述实施方式中，磁化固定层15由两层铁磁层22和24构成。然而，构成磁化固定层15的铁磁层的数目不受特别限制。

此外，在该实施方式中，仅在存储层16的下层形成磁化固定层15。然而，也可使用在存储层16的上层形成不同的磁化固定层，且存储层位于两个磁化固定层之间的构造。此时，这些铁磁层中最靠近存储层的一层(构成该不同的磁化固定层)的磁化方向优选固定为与构成磁化固定层15的铁磁层24的磁化方向相反的方向。此外，将不同的磁化固定层和存储层16分离的层可以是类似于隧道绝缘层25的绝缘体，或可以是非磁性金属，如Ru、Ta、Cr或Cu。

本发明不限于上述构成，并可在不偏离本发明要旨的范围内具有各种构成。

Claims (7)

1.一种存储器，包括：

存储器件，每个都存储1位数据；以及

读出单元，通过利用在具有预定单位数目的所述存储器件的存储组块中所包括的多个所述存储器件中的一个预定存储器件作为反转标记器件，在写入所述反转标记器件的1位数据是作为第一值的“0”和“1”中任一个的情况下，将写入其他存储器件的(预定单位数目-1)位的数据在位反转后读出，而在写入所述反转标记器件的1位数据是不同于所述第一值的第二值的情况下，将写入所述其他存储器件的所述(预定单位数目-1)位的数据直接读出，

其中，当所述预定单位数目的存储器件中有缺陷的存储器件写入的值为“1”时，在所述反转标记器件中写入的值为所述第一值；当所述有缺陷的存储器件写入的值为“0”时，在所述反转标记器件中写入的值为所述第二值。

2.根据权利要求1所述的存储器，还包括：

写入单元，在所述第一值被写入所述反转标记器件的情况下，将所述(预定单位数目-1)位的数据在位反转后写入所述其他存储器件中，而在所述第二值被写入所述反转标记器件的情况下，将所述(预定单位数目-1)位的数据无任何变化地写入所述其他存储器件；以及

电压控制单元，其控制用于通过所述写入单元将数据写入到所述存储组块的写入电压。

3.根据权利要求2所述的存储器，

其中，所述读出单元，在所述写入单元第一次将数据写入所述存储组块的情况下，将所述第二值写入所述反转标记器件，将所述(预定单位数目-1)位的数据无任何变化地写入所述其他存储器件，并直接从所述存储组块读出写入所述其他存储器件的所述(预定单位数目-1)位的数据，以及

其中，作为直接读出所述(预定单位数目-1)位的数据的结果，在确定所述(预定单位数目-1)位的数据正确写入所述其他存储器件的情况下，所述读出单元完成由所述写入单元执行的数据写入，而在确定1位或更多位数据被没有被正确写入的情况下，所述读出单元将所述第一值写入所述反转标记器件，并指示所述写入单元将所述(预定单位数目-1)位的数据在位反转后至少一次或更多次地写入所述其他存储器件。

4.根据权利要求3所述的存储器，

其中，作为直接从所述存储组块读出写入所述其他存储器件的所述(预定单位数目-1)位的数据的结果，在确定1位或更多位数据没有被正确写入的情况下，所述读出单元指示所述电压控制单元增加所述写入电压，并允许所述写入单元再次写入数据。

5.根据权利要求1到3中任一项所述的存储器，其中，所述存储器件根据由所述写入单元写入1位数据引起的电阻变化来存储所述1位数据。

6.根据权利要求5所述的存储器，

其中，所述存储器件包括：

存储层，用于存储作为磁体磁化状态的数据；以及

磁化固定层，其磁化方向是固定的，其中非磁性层设置在所述磁化固定层和所述存储层之间，以及

其中，通过施加在堆叠方向上流动的写入电流，使所述存储层的磁化方向改变，以在所述存储层中存储数据。

7.一种数据处理方法，包括以下步骤：

将包括预定单位数目的各自用于存储1位数据的存储器件的存储组块中的一个预定存储器件用作反转标记器件，在写入所述反转标记器件的1位数据是作为第一值的“0”和“1”中任一个的情况下，将写入其他存储器件的(预定单位数目-1)位的数据在位反转后读出，而在写入所述反转标记器件的1位数据为不同于所述第一值的第二值的情况下，将写入所述其他存储器件的所述(预定单位数目-1)位的数据直接读出，

其中，当所述预定单位数目的存储器件中有缺陷的存储器件写入的值为“1”时，在所述反转标记器件中写入的值为所述第一值；当所述有缺陷的存储器件写入的值为“0”时，在所述反转标记器件中写入的值为所述第二值。

Images