CN101916214B - 存储器装置与存储器控制方法 - Google Patents
存储器装置与存储器控制方法 Download PDFInfo
- Publication number
- CN101916214B CN101916214B CN 201010243546 CN201010243546A CN101916214B CN 101916214 B CN101916214 B CN 101916214B CN 201010243546 CN201010243546 CN 201010243546 CN 201010243546 A CN201010243546 A CN 201010243546A CN 101916214 B CN101916214 B CN 101916214B
- Authority
- CN
- China
- Prior art keywords
- row
- redundant
- address
- circuit
- storage arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 230000009471 action Effects 0.000 claims description 13
- 230000003750 conditioning effect Effects 0.000 claims description 11
- 230000008859 change Effects 0.000 claims description 7
- 230000007246 mechanism Effects 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 102100037328 Chitotriosidase-1 Human genes 0.000 description 15
- 101000879661 Homo sapiens Chitotriosidase-1 Proteins 0.000 description 15
- 238000010586 diagram Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明提供了一种具有共享备援决定机制的存储器装置与一种存储器控制方法。该存储器装置包含有一地址接收器、一指令接收器、一指令控制器、一列地址产生器、一行地址产生器以及一共享备援决定电路。该存储器控制方法包含有：接收一地址资讯与一指令资讯，产生一无闩锁地址、一列闩锁信号或一行闩锁信号、以及一列闩锁地址或一行闩锁地址；以及备援决定步骤；以及根据备援决定的该列或行的正常电路、或该列或行的备援电路来存取该存储器的资料。本发明是采用共享的备援决定电路，仅需使用一备援决定电路即可取代现有技术的两个备援决定电路(列与行备援决定电路)，而可大幅节省生产成本。
Description
技术领域
本发明关于一种存储器装置，特别是关于一种具有共享备援决定机制的存储器装置。
背景技术
现有存储器装置10的备援(Redundancy)决定机制，如图1A所示，其需要两组备援决定电路。一组为列(RoW)决定电路Decl，一组为行(Column)决定电路Dec2。
列决定电路Decl包含有一地址接收器101、一列地址产生器104、一列备援决定电路106、一正常字元线控制器108、正常字元线NWL、一备援字元线控制器109、以及备援字元线RWL。而行决定电路Dec2包含有一指令接收器102、一指令控制器103、一行地址产生器105、一行备援决定电路107、一正常位元开关控制器110、正常位元开关NBS、备援位元开关控制器111、备援位元开关RBS。
请同时参考图1A、图1B，于现有存储器装置10运作时，地址接收器101接收外部地址资讯XADD，并产生一内部地址资讯ADD，且将内部地址资讯ADD输出至列地址产生器104或行地址产生器105。而指令接收器102接收外部指令XCMD，并产生内部指令CMD，且由指令控制器103根据内部指令CMD决定如何产生列闩锁控制信号RLAT或行闩锁控制信号CLAT，来控制列地址产生器104或行地址产生器105，以产生闩锁(Latched)列地址ADD_ROW或行闩锁地址ADD_COL。如图1B所示，由时间t1处理完毕外部地址资讯XADD至时间t2决定出闩锁地址ADD_ROW或ADD_COL，现有存储器装置10共需耗费时间长度T1。
根据现有技术的设计，列或行备援决定电路106或107，必须在时间t2接收到列地址产生器104或行地址产生器105输出的列或行闩锁地址ADD_ROW或ADD_COL后，才可开始根据列或行闩锁地址ADD_ROW或ADD_COL在时间t3时决定该将其产生的列备援启动信号RHIT或行备援启动信号CHIT致能(Enable)(设为逻辑1)或禁能(Disable)(设为逻辑0)，以启动正常电路(Normal circuit)部分或是启动备援电路(Redundancy circuit)部分。因此，如图1B所示，现有存储器装置10的列或行备援决定电路106或107在进行备援决策时，需耗费时间长度T2。
需注意，即使闩锁的列或行地址ADD_ROW或ADD_COL在列备援启动信号RHIT或行备援启动信号CHIT产生之前，就先被传送至字元线控制器108、109或传送至位元开关控制器110、111，但是现有存储器装置10的资料仍需等到列或行备援决定电路106或107对一般电路与备援电路的判断动作完成后才可开始进行存取。如此，将造成时间的浪费，大幅降低处理速度。
发明内容
针对上述问题，本发明的目的之一在于提供一种存储器装置，其具有快速共享备援决定的机制。
本发明的目的之一在于提供一种存储器装置，其仅使用一备援决定电路来取代现有的两个列与行备援决定电路，已达成节省生产成本的功效。
本发明的一实施例提供了一种存储器装置，包含有一地址接收器、一指令接收器、一指令控制器、一列地址产生器、一行地址产生器以及一共享备援决定电路。地址接收器接收并转换一外部地址资讯，以产生一内部地址资讯；指令接收器接收并转换一外部指令，以产生一内部指令；指令控制器根据该内部指令，产生列闩锁控制信号或产生行闩锁控制信号；列地址产生器，接收内部地址资讯，且根据列闩锁信号决定如何转换内部地址以产生一闩锁列(Row)地址；行地址产生器接收内部地址资讯，且根据行闩锁信号决定如何转换内部地址以产生一闩锁行(Column)地址；而共享备援(Redundancy)决定电路接收内部地址资讯，根据内部地址资讯与列闩锁控制信号产生一列备援启动信号、或根据内部地址资讯与行闩锁控制信号产生一行备援启动信号。
其中，当共享备援决定电路产生的列备援启动信号或行备援启动信号为第一电压位准时，存储器装置启动相应列闩锁地址的一正常字元线电路、或启动相应行闩锁地址的一正常位元开关电路；而当共享备援决定电路产生的列备援启动信号或行备援启动信号为第二电压位准时，该存储器装置启动相应列闩锁地址的一备援字元线电路、或启动相应行闩锁地址的一备援位元开关电路。
本发明的另一实施例提供了一种存储器装置，包含有一存储器电路与一共享备援决定电路。该存储器电路接收一地址资讯与一指令资讯，产生一无闩锁(non-latched)地址、一列闩锁信号或一行闩锁信号、以及一列闩锁地址或一行闩锁地址；而共享备援决定电路，根据无闩锁地址与列闩锁信号或行闩锁信号，于列闩锁地址或行闩锁地址输出至存储器装置储存单元的列或行的正常电路、或列或行的备援电路之前，事先决定启动列或行的正常电路、或列或行的备援电路。
本发明的另一实施例提供了一种存储器控制方法，包含有下列步骤：首先为资讯产生步骤，接收一地址资讯与一指令资讯，产生一无闩锁(non-latched)地址、一列闩锁信号或一行闩锁信号、以及一列闩锁地址或一行闩锁地址；接着，为备援决定步骤，根据无闩锁地址与列闩锁信号或行闩锁信号，于列闩锁地址或行闩锁地址输出至存储器装置储存单元的列或行的正常电路、或列或行的备援电路之前，事先决定启动列或行的正常电路、或列或行的备援电路；之后，为存储器存取步骤，根据备援决定的列或行的正常电路、或列或行的备援电路来存取存储器的资料。
本发明实施例的存储器装置与控制方法是在列或行闩锁地址之前，事先采用外部地址资讯转换的无闩锁(non-latched)的内部地址与外部指令转换的包含熔丝资讯内部指令进行比较与判断。依此方式，本发明实施例存储器装置的备援机制的决策便能够在行或列闩锁地址资讯被转移至后续电路的字元线控制器或位元开关控制器之前快速地准备就绪。而存储器装置便可在闩锁的列或行地址资讯准备好后，立刻开始进行资料存取，不需要耗费额外的时间等待列或行备援启动信号信号产生。再者，由于本发明实施例的存储器装置是采用共享的备援决定电路，仅需使用一备援决定电路即可取代现有技术的两个备援决定电路(列与行备援决定电路)，而可大幅节省生产成本。
附图说明
图1A显示一种现有存储器装置的示意图；
图1B显示图1A存储器装置的运作波形图；
图2A显示本发明实施例的存储器装置的示意图；
图2B显示图2A存储器装置的运作波形图；
图3显示本发明实施例的存储器控制方法的流程图。
附图标记说明：10、20-存储器装置；101、201、102、202-接收器；103、203、108、208、109、209、110、210、111、211-控制器；104、204、105、205-地址产生器；Decl、Dec2、106、107、Srd-备援决定电路；208’、210’-正常电路；209’、211’-备援电路；20a-存储器电路；20b-后续电路。
具体实施方式
以下参考图式详细说明本发明实施例的存储器装置。
图2A显示本发明实施例的一种具有快速共享备援决定机制的存储器装置。该存储器装置20包含有一存储器电路20a与一后续电路20b。
该存储器电路20a包含有一地址接收器(Address receiver)201、一指令接收器(Command receiver)202、一指令控制器(Command controller)203、一列地址产生器(RoW address generator)204、一行地址产生器(Column address generator)205、以及一共享备援决定电路(Shared redundancy decision circuit)Srd。
该地址接收器201接收并转换一外部地址资讯(External addressinformation)XADD，以产生一内部地址(Intemal address)资讯ADD。
指令接收器201接收并转换一外部指令XCMD，以产生一内部指令CMD。
指令控制器203根据内部指令CMD，产生列闩锁控制信号RLAT或产生行闩锁控制信号CLAT。
列地址产生器204接收内部地址资讯ADD，且根据该列闩锁信号RLAT决定如何转换内部地址以产生一列闩锁地址(Latched row address)ADD_ROW。
行地址产生器205接收内部地址资讯ADD，且根据行闩锁控制信号CLAT决定如何转换内部地址以产生一行闩锁地址(Latched column address)ADD_COL。
而共享备援决定电路Srd接收内部地址资讯ADD，且根据内部地址资讯ADD与列闩锁控制信号RLAT的状态产生一列备援启动信号RHIT、或根据内部地址资讯ADD与行闩锁控制信号CLAT产生一行备援启动信号CHIT。需注意，本发明一实施例中，该共享备援决定电路Srd可分时进行列与行的备援决定动作，分时产生列备援启动信号与行备援启动信号RHIT、CHIT。另一实施例中，共享备援决定电路Srd依据一预设顺序进行列与行的备援决定动作，依据该预设顺序产生列备援启动信号与行备援启动信号RHIT、CHIT。当然，未来发展出的一实施例中，共享备援决定电路也可实质上同时进行列与行的备援决定动作，实质上同时产生列备援启动信号与行备援启动信号RHIT、CHIT。
其中，当共享备援决定电路Srd产生的列备援启动信号RHIT为第一电压位准时(例如低电压位准或逻辑0)，存储器装置20启动相应列闩锁地址ADD_ROW的一正常字元线电路208’；当共享备援决定电路Srd产生的行备援启动信号CHIT为第一电压位准时，存储器装置20启动相应行闩锁地址ADD_COL的一正常位元开关电路210’。
而当共享备援决定电路Srd产生的列备援启动信号RHIT为第二电压位准时(例如高电压位准或逻辑1)，存储器装置20启动相应列闩锁地址ADD_ROW的一备援字元线电路209’；当共享备援决定电路Srd产生的行备援启动信号CHIT为第二电压位准时，存储器装置20启动相应行闩锁地址ADD_COL的一备援位元开关电路211’。需注意，共享备援决定电路Srd进行备援决定动作并启动后续的电路后，被启动的电路即可对存储器装置20的储存单元(未图示)进行资料存取动作。
后续电路20b包含有一正常字元线电路208’、一备援字元线电路209’、一正常位元开关电路210’、以及一备援位元开关电路211’。
正常字元线电路208’包含有多条正常字元线(Normal word line)NWL与至少一正常字元线控制器208(Normal word line controller)208。该至少一正常字元线NWL耦接存储器装置20的多个储存单元(未图示)。而正常字元线控制器208接收列闩锁地址ADD_ROW，且根据该列备援启动信号RHIT的状态决定是否启动对应该列闩锁地址ADD_ROW的正常字元线NWL，以进行资料存取。
备援字元线电路209’包含有多条备援字元线(Redundancy word line)RWL与至少一备援字元线控制器209(Redundancy word line controller)209。该至少一备援字元线RWL耦接存储器装置20的多个储存单元(未图示)。而备援字元线控制器209接收列闩锁地址ADD_ROW，且根据列备援启动信号RHIT的状态决定是否启动对应列闩锁地址ADD_ROW的备援字元线RWL，以进行资料存取。
正常位元开关电路210’包含有多个正常位元开关(Normal bit switch)NBS与至少一正常位元开关控制器(Normal bit switch controller)210。该至少一正常位元开关NBS耦接存储器装置20的多个储存单元(未图示)。而正常位元开关控制器接收行闩锁地址ADD_COL，且根据行备援启动信号CHIT的状态决定是否启动对应行闩锁地址ADD_COL的正常位元开关NBS，以进行资料存取。
备援位元开关电路211’包含有多个备援位元开关(Redundancy bit switch)RBS与至少一备援位元开关控制器(Redundancy bit switch controller)211。该多个备援位元开关RBS耦接存储器装置20的多个储存单元(未图示)。而备援位元开关控制器211接收行闩锁地址ADD_COL，且根据行备援启动信号CHIT的状态决定是否启动对应行闩锁地址ADD_COL的备援位元开关RBS，以进行资料存取。
需注意，本发明实施例的存储器装置20的快速共享备援决定机制是用以根据目前收到的外部地址资讯XADD与包含熔丝(Fuse)资讯的外部指令XCMD，来判断出该启动正常的字元线或位元开关、或是该启动备援的字元线或备援的位元开关。若存储器装置20目前收到的外部地址XADD经过备援机制判断后，对应备援电路(备援字元线电路209’或备援位元开关电路211’)，而不是对应正常电路(正常字元线电路208’或正常位元开关电路210’)时，即表示目前接收到的外部地址XADD实质上等于镕丝的地址。此原因为此地址的正常储存单元已事先被验证为损坏的储存单元，且该地址的正常储存单元必须使用备援储存单元来取代。
以下配合图2A、图2B，详细说明本发明实施例的存储器装置的原理与运作方式。
首先，于本发明实施例的存储器装置20运作时，地址接收器201接收外部地址资讯XADD(以作为一同步地址信号)，且将外部地址资讯XADD转换为一内部地址资讯ADD，且将内部地址资讯ADD输出至共享备援决定电路Srd、列地址产生器204、与行地址产生器205。而指令接收器202接收外部指令XCMD，并产生内部指令CMD，且由指令控制器203根据内部指令CMD产生列闩锁控制信号RLAT或行闩锁控制信号CLAT，来控制列地址产生器204、或行地址产生器105，以产生列闩锁地址ADD_ROW或行闩锁地址ADD_COL。如图2B所示，由时间t1处理完毕外部地址资讯XADD至时间t2决定出闩锁地址ADD_ROW或ADD_COL，本发明实施例的存储器装置20需耗费预设时间长度T1。
需注意，于列或行地址产生器204、205接收列闩锁控制信号RLAT或行闩锁控制信号CLAT的同时(或实质上相同的时间)，例如时间t1，共享备援决定电路Srd亦接收列闩锁控制信号RLAT或行闩锁控制信号CLAT，且根据上述内部地址资讯ADD与列闩锁控制信号RLAT于时间t1’产生列备援启动信号RHIT、或根据内部地址资讯ADD与行闩锁控制信号RLAT于时间t1’产生一行备援启动信号CHIT，以决定目前的地址需采用正常电路或备援电路。之后，存储器装置20便可开始存取存储器的资料。因此，如图2B所示，本发明实施例的存储器装置20的共享备援决定电路Srd在开始进行备援决定到完成决定动作，总共只需花费时间长度T3(T3小于预设时间长度T1)，且在预设时间长度T1内完成。依此方式若适当的设计预设时间T1的长度，共享备援决定电路Srd则可在列闩锁地址ADD_ROW或行闩锁地址ADD_COL送至后续电路20b之前，事先将列或行备援启动信号RHIT或CHIT送至后续电路20b，等到列闩锁地址ADD_ROW或行闩锁地址ADD_COL处理后送达后续电路20b的时，便可立刻启动备援启动信号RHIT或CHIT决定的正常电路部分或备援电路部分。如此，可解决现有技术需额外耗费一段时间T2等待列或行备援决定电路106、107处理列或行闩锁地址ADD_ROW与ADD_COL来产生列或行备援启动信号RHIT或CHIT的问题。
图3显示本发明一实施例的存储器控制方法，包含有下列步骤：
步骤S302：开始。
步骤S304：资讯产生步骤，接收一地址资讯与一指令资讯，产生一无闩锁(non-latched)地址、一列闩锁信号或一行闩锁信号、以及一列闩锁地址或一行闩锁地址；以及
步骤S306：备援决定步骤，根据无闩锁地址与列闩锁信号或行闩锁信号，于列闩锁地址或行闩锁地址输出至存储器装置储存单元的列或行的正常电路、或列或行的备援电路之前，事先决定启动该列或行的正常电路、或该列或行的备援电路。
步骤S308：存储器存取步骤，根据备援决定的列或行的正常电路、或列或行的备援电路来存取存储器的资料。
步骤S310：结束。
需注意，上述存储器控制方法的一实施例中，备援决定步骤同时进行列与行的备援决定动作；另一实施例，备援决定步骤分时进行列与行的备援决定动作；另一实施例，备援决定步骤是依据一预设顺序进行列与行的备援决定动作。
本发明实施例的存储器装置与方法是在列或行闩锁地址之前，事先采用外部地址资讯转换的无闩锁(non-latched)的内部地址与外部指令转换的包含熔丝资讯内部指令进行比较与判断。依此方式，本发明实施例存储器装置的备援机制的决策便能够在行或列闩锁地址资讯被转移至后续电路的字元线控制器或位元开关控制器之前快速地准备就绪。而存储器装置便可在闩锁的列或行地址资讯准备好后，立刻开始进行资料存取，不需要耗费额外的时间等待列或行备援启动信号RHIT或CHIT信号产生。再者，由于本发明实施例的存储器装置采用共享的备援决定电路，仅需使用一备援决定电路即可取代现有技术的两个备援决定电路(列与行备援决定电路)，而可大幅节省生产成本。
以上虽以实施例说明本发明，但并不因此限定本发明的范围，只要不脱离本发明的要旨，该行业者可进行各种变形或变更。
Claims (22)
1.一种存储器装置，其特征在于，包含有一存储器电路及一后续电路：
所述存储器电路包括：
一地址接收器，接收并转换一外部地址资讯，以产生一内部地址资讯；
一指令接收器，接收并转换一外部指令，以产生一内部指令；
一指令控制器，根据该内部指令，产生列闩锁控制信号或产生行闩锁控制信号；
一列地址产生器，接收该内部地址资讯，且根据该列闩锁控制信号决定如何转换该内部地址以产生一列闩锁地址；
一行地址产生器，接收该内部地址资讯，且根据该行闩锁控制信号决定如何转换该内部地址以产生一行闩锁地址；以及
一共享备援决定电路，接收该内部地址资讯，根据该内部地址资讯与该列闩锁控制信号产生一列备援启动信号、或根据该内部地址资讯与该行闩锁控制信号产生一行备援启动信号，该共享备援决定电路在列闩锁地址或行闩锁地址送至所述后续电路之前，事先将该列备援启动信号或该行备援启动信号送至所述后续电路；
其中，当该共享备援决定电路产生的列备援启动信号或该行备援启动信号为第一电压位准时，该存储器装置启动相应该列闩锁地址的一正常字元线电路、或启动相应该行闩锁地址的一正常位元开关电路；而当该共享备援决定电路产生的列备援启动信号或该行备援启动信号为第二电压位准时，该存储器装置启动相应该列闩锁地址的一备援字元线电路、或启动相应该行闩锁地址的一备援位元开关电路。
2.如权利要求1所述的存储器装置，其特征在于，该共享备援决定电路产生该列备援启动信号的时间早于或等于该列地址产生器产生该列闩锁地址的时间。
3.如权利要求1所述的存储器装置，其特征在于，该共享备援决定电路产生该行备援启动信号的时间早于或等于该行地址产生器产生该行闩锁地址的时间。
4.如权利要求1所述的存储器装置，其特征在于，自该地址接收器接收该外部地址资讯直到该列地址产生器产生该列闩锁地址需耗费一预设时间，且自该地址接收器接收该外部地址资讯直到该共享备援决定电路产生该列备援启动信号所耗费的时间小于该预设时间。
5.如权利要求1所述的存储器装置，其特征在于，自该地址接收器接收该外部地址资讯直到该行地址产生器产生该行闩锁地址需耗费一预设时间，且自该地址接收器接收该外部地址资讯直到该共享备援决定电路产生该行备援启动信号所耗费的时间小于该预设时间。
6.如权利要求1所述的存储器装置，其特征在于，该第一电压位准为低电压位准或逻辑0。
7.如权利要求1所述的存储器装置，其特征在于，该第二电压位准为高电压位准或逻辑1。
8.如权利要求1所述的存储器装置，其特征在于，该共享备援决定电路同时进行列与行的备援决定动作，同时产生该列备援启动信号与该行备援启动信号。
9.如权利要求1所述的存储器装置，其特征在于，该共享备援决定电路分时进行列与行的备援决定动作，分时产生该列备援启动信号与该行备援启动信号。
10.如权利要求1所述的存储器装置，其特征在于，该共享备援决定电路依据一预设顺序进行列与行的备援决定动作，依据该预设顺序产生该列备援启动信号与该行备援启动信号。
11.如权利要求1所述的存储器装置，其特征在于，该正常字元线电路包含有：
多条正常字元线，耦接该存储器装置的多个储存单元；以及
至少一正常字元线控制器，接收该列闩锁地址，根据该列备援启动信号的状态决定是否启动对应该列闩锁地址的该正常字元线，以进行资料存取。
12.如权利要求1所述的存储器装置，其特征在于，该备援字元线电路包含有：
多条备援字元线，耦接该存储器装置的多个储存单元；以及
至少一备援字元线控制器，接收该列闩锁地址，根据该列备援启动信号的状态决定是否启动对应该列闩锁地址的该备援字元线，以进行资料存取。
13.如权利要求1所述的存储器装置，其特征在于，该正常位元开关电路包含有：
多个正常位元开关，耦接该存储器装置的多个储存单元；以及
至少一正常位元开关控制器，接收该行闩锁地址，根据该行备援启动信号的状态决定是否启动对应该行闩锁地址的该正常位元开关，以进行资料存取。
14.如权利要求1所述的存储器装置，其特征在于，该备援位元开关电路包含有：
多个备援位元开关，耦接该存储器装置的多个储存单元；以及
至少一备援位元开关控制器，接收该行闩锁地址，根据该行备援启动信号的状态决定是否启动对应该行闩锁地址的该备援位元开关，以进行资料存取。
15.一种存储器装置，其特征在于，包含有：
一存储器电路，接收一地址资讯与一指令资讯，产生一无闩锁地址、一列闩锁信号或一行闩锁信号、以及一列闩锁地址或一行闩锁地址；以及
一共享备援决定电路，根据该无闩锁地址与该列闩锁信号或该行闩锁信号，于该列闩锁地址或该行闩锁地址输出至存储器装置储存单元的列或行的正常电路、或列或行的备援电路之前，事先决定启动该列或行的正常电路、或该列或行的备援电路。
16.如权利要求15所述的存储器装置，其特征在于，该共享备援决定电路同时进行列与行的备援决定动作。
17.如权利要求15所述的存储器装置，其特征在于，该共享备援决定电路分时进行列与行的备援决定动作。
18.如权利要求15所述的存储器装置，其特征在于，该共享备援决定电路依据一预设顺序进行列与行的备援决定动作。
19.一种存储器控制方法，其特征在于，包含有：
接收一地址资讯与一指令资讯，产生一无闩锁地址、一列闩锁信号或一行闩锁信号、以及一列闩锁地址或一行闩锁地址；以及
备援决定步骤，根据该无闩锁地址与该列闩锁信号或该行闩锁信号，于该列闩锁地址或该行闩锁地址输出至存储器装置储存单元的列或行的正常电路、或列或行的备援电路之前，事先决定启动该列或行的正常电路、或该列或行的备援电路；以及
根据备援决定的该列或行的正常电路、或该列或行的备援电路来存取该存储器的资料。
20.如权利要求19所述的存储器控制方法，其特征在于，该备援决定步骤同时进行列与行的备援决定动作。
21.如权利要求19所述的存储器控制方法，其特征在于，该备援决定步骤分时进行列与行的备援决定动作。
22.如权利要求19所述的存储器控制方法，其特征在于，该备援决定步骤依据一预设顺序进行列与行的备援决定动作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010243546 CN101916214B (zh) | 2010-07-28 | 2010-07-28 | 存储器装置与存储器控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010243546 CN101916214B (zh) | 2010-07-28 | 2010-07-28 | 存储器装置与存储器控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101916214A CN101916214A (zh) | 2010-12-15 |
| CN101916214B true CN101916214B (zh) | 2013-03-20 |
Family
ID=43323731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010243546 Active CN101916214B (zh) | 2010-07-28 | 2010-07-28 | 存储器装置与存储器控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101916214B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5841711A (en) * | 1996-08-30 | 1998-11-24 | Nec Corporation | Semiconductor memory device with redundancy switching method |
| CN1845255A (zh) * | 2005-04-07 | 2006-10-11 | 松下电器产业株式会社 | 半导体存储器件 |
| CN1302482C (zh) * | 2002-01-15 | 2007-02-28 | 三菱电机株式会社 | 具有冗长修复功能的薄膜磁性体存储装置 |
-
2010
- 2010-07-28 CN CN 201010243546 patent/CN101916214B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5841711A (en) * | 1996-08-30 | 1998-11-24 | Nec Corporation | Semiconductor memory device with redundancy switching method |
| CN1302482C (zh) * | 2002-01-15 | 2007-02-28 | 三菱电机株式会社 | 具有冗长修复功能的薄膜磁性体存储装置 |
| CN1845255A (zh) * | 2005-04-07 | 2006-10-11 | 松下电器产业株式会社 | 半导体存储器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101916214A (zh) | 2010-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100492223C (zh) | 发动机冗余电控系统切换电路 | |
| CN100543869C (zh) | 半导体存储器装置中的冗余电路 | |
| KR100335455B1 (ko) | 멀티-포트 반도체 메모리 장치 | |
| EP2443556B1 (en) | Parallel training of dynamic random access memory channel controllers | |
| US20150046631A1 (en) | APPARATUSES AND METHODS FOR CONFIGURING I/Os OF MEMORY FOR HYBRID MEMORY MODULES | |
| CN104182305A (zh) | 三模冗余控制和数据管理计算机及其使用方法 | |
| TW200841356A (en) | Progressive power control of a multi-port memory device | |
| CN103634375A (zh) | 扩容集群节点的方法、装置及设备 | |
| US20030218929A1 (en) | Circuit configuration having a flow controller, integrated memory device, and test configuration having such a circuit configuration | |
| WO2016176807A1 (zh) | 一种dram刷新方法、装置和系统 | |
| CN111679794A (zh) | 多控存储系统中进行数据同步的方法和装置 | |
| CN103247345A (zh) | 快闪存储器及快闪存储器失效存储单元检测方法 | |
| CN103905220B (zh) | 数据同步处理方法及系统 | |
| CN101281489B (zh) | 一种先进先出存储器实现方法及装置 | |
| CN104077246A (zh) | 一种实现易失性存储器备份的装置 | |
| CN103744753A (zh) | 一种双机系统的数据交互方法与装置 | |
| CN101169774B (zh) | 一种多处理器系统、共享控制装置及启动从处理器的方法 | |
| WO2017116690A1 (en) | Apparatuses and methods for exiting low power states in memory devices | |
| WO2021056804A1 (zh) | 存储器及其寻址方法 | |
| CN101916214B (zh) | 存储器装置与存储器控制方法 | |
| CN103680591A (zh) | 解码器电路、存储器装置以及多值保险丝电路 | |
| US7782682B2 (en) | Semiconductor device with circuitry for efficient information exchange | |
| CN101430550B (zh) | 发动机冗余电控系统切换控制方法 | |
| CN106547716B (zh) | 一种面向低管脚数的扩展总线配置系统及方法 | |
| US8223566B2 (en) | Memory device and memory control method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |