CN101908870A - 脉宽控制环快速锁定控制电路 - Google Patents

Abstract

本发明涉及一种脉宽控制环快速锁定控制电路，它包括一个带使能端反相器Q₁、反相器Q₂，带异步清零端D型触发器Q₃、PMOS管PM₁、NMOS管NM₁以及电阻R₁、R₂。本发明的电路结构简单，应用本发明电路后，能使脉宽控制环系统的锁定时间大幅减少，减小幅度达7倍以上。本发明电路还能使脉宽控制环系统意外停止工作时自动复位，且能使脉宽控制环系统正常工作后进入省电模式，功耗十分微小，可靠性高。本发明电路适用于带电荷泵的脉宽控制环系统。

Description

脉宽控制环快速锁定控制电路

技术领域

本发明涉及一种时间快速锁定控制电路，特别涉及一种脉宽控制环快速锁定控制电路。它的直接应用领域是高速高精度模数转换器中的时钟脉宽控制环系统。

背景技术

近年来，DDR SDRAM、A/D转换器等系统采用双倍速率技术(DDR)来满足人们对高速处理的要求。在这些系统中，不仅要求时钟占空比精确为50％，而且要求电路具有快速的锁定占空比。

脉宽控制环系统能很好地解决高速工作且精确锁定的要求，为了得到准确的控制电压实现精确锁定、峰峰值抖动小，就要有低的环路增益。但是，低环路增益将带来很长的锁定时间，未锁定的时间周期会对系统其它模块的正常工作产生影响，使时钟脉宽控制环系统上电后到正常工作的时间延长。

常规的脉宽控制环系统是从直流状态开始调整占空比。每个周期电荷泵对控制压控延迟线调整的近似斜率为(I_CP/C_P)Δφ/2π，则压控延迟线输出可表示为：

$V_C\left(t\right)=\frac{I_{\mathrm{CP}}}{{2\mathrm{\πC}}_P}\mathrm{t\Δ\φu}\left(t\right)---\left(1\right)$

其中，t为系统周期，Δφ为高电平和低电平的相位差。C_P为回路滤波电容，I_CP为电荷泵电流。对于给定的t，I_CP，C_P，压控延迟线的输出电压V_C正比于Δφ。V_C在每个周期累加一部分的步进幅度，从初始零开始，最终达到锁定电压。此脉宽控制环系统的缺点在于系统上电后压控延迟线电压从零电压开始，Δφ从初始的最大值，渐渐减小到零，此脉宽控制环系统的电压控制延迟线在初始时候变化快，在经历数周期的延迟后，压控延迟线的变化缓慢，再经多个系统周期，压控延迟线的延迟控制最终稳定，因此，其稳定状态是靠系统自己本身的收敛来实现的，需要花费系统太多的时钟周期，导致脉宽控制环系统上电到正常工作的时间周期过长。

有一些改进的脉宽环控制环系统，如文献1：“A 500-MHz-1.25-GHz Fast-LockingPulsewidthControl Loop With Presettable Duty Cycle”(《IEEE JOURNAL OF SOLID-STATECIRCUITS》，2004 NO.3，P463-P468)。它是在环路上附加一个低精度的A/D转换器来控制电流镜阵列，加大了初始电荷泵电流I_CP，从而加快单周期逼近压控延迟线电压步进，来达到快速锁定的目的；当系统脉宽稳定后，根据A/D转换器的处理，再降低I_CP到设计状态。此电路的缺点为：它需要设计额外的低精度A/D转换器和电流镜阵列，占用了大量的版图面积，且系统功耗增加。

发明内容

本发明所要解决的技术问题在于发明一种脉宽控制环快速锁定控制电路，其目的是缩短脉宽控制环电路的锁定时间，且其自身的功耗小，电路系统微小，可靠性高。

为实现上述目的，本发明解决上述技术问题所采取的技术方案在于：一种脉宽控制环快速锁定控制电路，它包括：

第一反相器Q₁、第二反相器Q₂，第一D型触发器Q₃、第一PMOS管PM₁、第一NMOS管NM₁以第一电阻R₁、第二电阻R₂，其中，输入端clk接Q₃的时钟输入端CP，并与Q₁的使能端EN相连，输出时钟端clk_out接Q₁的输入端，Q₁的输出端接Q₂的输入端，Q₂的输出端与Q₃的异步清零端CLR相连，Q₃的输入端D接电源V_cc，Q₃的输出端Q接NM₁的栅极，Q₃的非输出端

接PM₁的栅极，NM₁的源极接电阻R₁的一端，R₁的另一端接地，NM₁的衬底接地，NM₁的漏极与PM₁的漏极相接，其连接点为所述脉宽控制环快速锁定控制电路的输出端V_ctr，PM₁的源极接电阻R₂的一端，R₂的另一端接电源V_cc，PM₁的衬底接电源V_cc。

所述第一反相器Q₁为常规的带使能端的反相器。

所述第二反相器Q₂为常规的反相器。

所述第一D型触发器Q₃为常规的带异步清零端D型触发器。

所述第一电阻R₁为4.489kΩ的多晶电阻，第二电阻R₂为1.747kΩ的多晶电阻，均在时钟输入100MHz的条件下。

有益效果：

本发明的脉宽控制环快速锁定控制电路具有结构简单，可靠性高，系统正常工作时消耗系统资源微小，与常规的脉宽控制环系统相比，其特点如下：

1.本发明电路在系统启动的时候，通过一个预置电压电阻串对电压控制延迟线预置了一个初始电压，从而使环路在低环路增益下能快速锁定。常规脉宽控制环系统的压控延迟线波形图如图3所示，其锁定时间为650ns；而应用本发明控制电路后的脉宽控制环系统的控延迟线波形图如图4所示，其锁定时间为90ns。本发明电路的锁定时间大幅缩短，缩小幅度达7倍以上。

2.本发明电路还具有看门狗的性质，一旦脉宽控制环系统意外停止工作后，电路会自动复位电压控延迟线电压，重启环路系统，即实现自动复位功能，而常规的脉宽控制环系统都不具备此功能。

3.文献1的改进型脉宽控制环系统达到锁定后，其使系统快速锁定的附加电路仍然消耗着系统功耗，但本发明电路系统锁定后，就会自动断开附加快速锁定电路，进入省电模式，只有一个检测电路工作，功耗十分微小，其功耗几乎可以忽略。

4.本发明的电路结构简单，只有3个门电路、2个电阻和2个MOS管，因此电路占用的版图面积很小，电路的可靠性也相应提高。

附图说明

图1为常规的脉宽控制环系统的电路框图；

图2为本发明的脉宽控制环快速锁定控制电路原理图；

图3为常规脉宽控制环系统的压控延迟线波形图；

图4为应用本发明控制电路后的脉宽控制环系统的压控延迟线波形图。

具体实施方式

本发明的具体实施方式不仅限于下面的描述，现结合附图加以进一步说明。

本发明具体实施的脉宽控制环快速锁定控制电路的电路图如图2所示。它由一个带使能端的常规反相器Q₁、一个常规反相器Q₂、一个带清零端常规D型触发器Q₃、常规PMOS管PM₁、常规NMOS管NM₁以及常规电阻R₁、R₂组成。

图2中的具体连接与本说明书的发明内容部分相同，此处不再重复。它的工作原理如下：

本发明电路的输入端口为输入时钟clk和脉宽控制环路系统输出时钟端clk_out。本发明电路输出端口为V_ctr。

外部时钟由输入端口clk输入，由于电荷泵的特性和脉宽控制环系统特性，如果电路上电时系统未有时钟信号输入会导致电压控制延迟线电压接近电源电压，从而导致整个环路稳定在直流点，对输入时钟信号没有响应。本电路很好的解决了这个问题，而且可以在电路意外不工作时对电路重置。该发明电路最先进的地方在于输出端V_ctr可以对电压控制延迟线预置一个初始值。其电路的工作流程为：

外部时钟从clk端口输入，控制D型触发器Q₃的时钟CP端和使能反相器的使能端EN，当clk为低电平时，使能反相器Q₁工作，对clk_out取反输出到反相器Q₂的输入端，Q₂取反输入电平输出到Q₃的清零端CLR。如果电路正常工作，clk和clk_out同相位，即clk为低电平时，clk_out就会对Q₃异步清零，使Q₃的Q端输出低电平，端输出高电平，PM₁和NM₁断开，使分压电阻串不工作。输出端V_ctr呈现高阻。

如果电路没有启动和不正常工作，clk和clk_out会不同相位，如果clk为低电平时，clk_out高电平，经过Q₁，Q₂后，输出高电平到Q₃的CLR端口，高电平不会对Q₃清零。Q₃利用clk的上升沿，把Q₃输入端口D的V_cc高电平传输到输出端，输出端Q输出高电平，开启NM₁，非输出端

输出低电平，开启PM₁，导通分压电阻串，使输出分压的电压V_ctr，对脉宽控制环路的压控延迟线预置一个V_ctr电压，脉宽控制环系统的压控延迟线就在V_ctr电压基础上锁定输入时钟脉宽，极大地缩短系统从零电压开始上升到V_ctr的时间周期。

反相器Q₁，反相器Q₂，D型触发器Q₃和PM₁，NM₁管都可以选用工艺的最小尺寸。

R₂和R₁的取值如下：

$V_{\mathrm{ctr}}\≈\frac{R_1}{R_2+R_1}\·V_{\mathrm{cc}}---\left(2\right)$

其中，V_ctr为压控延迟线的预置电压值，V_cc为电源电压。因为电压控制最终实现形式是以电流的形式实现延迟，则V_ctr变换成电流I：

$I=K^{\′}\frac{W}{2L}{(V_{\mathrm{cc}}-I\·R-V_{\mathrm{ctr}}-V_T)}^2---\left(3\right)$

其中，K`为跨导参数(饱和区)，W为MOS管的宽度，L为MOS管的长度，V_cc为电源电压，R为限流电阻，V_ctr为压控延迟线的预置电压值，V_T为MOS管开启电压。电流I确定电压控制延迟单元所延迟的时间：

$T_{\mathrm{delay}}=\frac{C\·\mathrm{\ΔV}}{K\·I}---\left(4\right)$

其中，C为电压控制延迟单元的充放电电容，I为充放电电流，ΔV为延迟单元输出变化幅度，K为电流镜镜像倍数。当电路稳定时，延迟时间T_delay为输入时钟半周期。

用输入时钟周期通过(4)式确定电流I，再代入(3)式确定V_ctr，利用V_ctr确定R₂和R₁的电阻值，具体算法如下：

时钟输入在100MHz下，得T_delay为5ns，C取9pF，ΔV取20mV，K取1，通过(4)式，得I＝36μA；把I带入(3)式，并且，K`取76μA/V²，W/L取值40μm/0.35μm，V_cc为3.3V，限流电阻取值4KΩ，V_T为0.7V，由(3)式计算出：V_ctr为2.365V；再由(2)式计算出：R₁与R₂的比值为2.57，其中V_cc取3.3V，因此，R₁取值为4.489kΩ，R₂为1.747kΩ。

一般占空比调整电路工作频率范围宽，脉宽控制环系统的电压控制延迟线的电压值变化范围小，折中预置电压值，取电路工作的中心频率来确定。

本发明电路图2，接入图1系统，clk端口和clk_out端口同名连接，图2的V_ctr端口连接图1的V_ctr端口。整个系统连接完毕，加入外部时钟信号100MHz，占空比为20％。图3为常规脉宽控制环系统的压控延迟线波形图，图4为应用本发明控制电路后的脉宽控制环系统的压控延迟线波形图。当系统锁定后，压控延迟线V_ctr曲线电压平稳。对比图3和图4，本发明电路可使脉宽控制环路系统的锁定时间大幅缩短，缩小幅度达7倍以上。

所述第一反相器Q₁为常规的带使能端的反相器。

所述第二反相器Q₂为常规的反相器。

所述第一D型触发器Q₃为常规的带异步清零端D型触发器。

本发明采用标准0.35μm CMOS工艺。其中，Q₁，Q₂和Q₃中的所有PMOS管和NMOS管的宽长比均为：W/L＝400nm/350nm；PM₁和NM₁的宽长比均为：W/L＝400nm/350nm。

所述第一电阻R₁为4.489kΩ的多晶电阻，第二电阻R₂为1.747kΩ的多晶电阻，均在时钟输入100MHz的条件下。

Claims (5)

1.一种脉宽控制环快速锁定控制电路，其特征在于它包括：

第一反相器Q₁、第二反相器Q₂，第一D型触发器Q₃、第一PMOS管PM₁、第一NMOS管NM₁以第一电阻R₁、第二电阻R₂，其中，输入端clk接Q₃的时钟输入端CP，并与Q₁的使能端EN相连，输出时钟端clk_out接Q₁的输入端，Q₁的输出端接Q₂的输入端，Q₂的输出端与Q₃的异步清零端CLR相连，Q₃的输入端D接电源V_cc，Q₃的输出端Q接NM₁的栅极，Q₃的非输出端Q接PM₁的栅极，NM₁的源极接电阻R₁的一端，R₁的另一端接地，NM₁的衬底接地，NM₁的漏极与PM₁的漏极相接，其连接点为所述脉宽控制环快速锁定控制电路的输出端V_ctr，PM₁的源极接电阻R₂的一端，R₂的另一端接电源V_cc，PM₁的衬底接电源V_cc。

2.根据权利要求1所述的脉宽控制环快速锁定控制电路，其特征在于所述第一反相器Q₁为常规的带使能端的反相器。

3.根据权利要求1所述的脉宽控制环快速锁定控制电路，其特征在于所述第二反相器Q₂为常规的反相器。

4.根据权利要求1所述的脉宽控制环快速锁定控制电路，其特征在于所述第一D型触发器Q₃为常规的带异步清零端D型触发器。

5.根据权利要求1所述的脉宽控制环快速锁定控制电路，其特征在于所述第一电阻R₁为4.489kΩ的多晶电阻，第二电阻R₂为1.747kΩ的多晶电阻，均在时钟输入100MHz的条件下。

Images