CN101904002B - 具有球栅阵列网罩的层叠封装安全模块 - Google Patents

具有球栅阵列网罩的层叠封装安全模块 Download PDF

Info

Publication number
CN101904002B
CN101904002B CN2007800525690A CN200780052569A CN101904002B CN 101904002 B CN101904002 B CN 101904002B CN 2007800525690 A CN2007800525690 A CN 2007800525690A CN 200780052569 A CN200780052569 A CN 200780052569A CN 101904002 B CN101904002 B CN 101904002B
Authority
CN
China
Prior art keywords
package
substrate
bga
integrated circuit
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800525690A
Other languages
English (en)
Other versions
CN101904002A (zh
Inventor
大卫·D.·伊顿
大卫·R.·泰伯
鲁本·C.·泽塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxim Integrated Products Inc
Original Assignee
Maxim Integrated Products Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/786,871 external-priority patent/US7923830B2/en
Application filed by Maxim Integrated Products Inc filed Critical Maxim Integrated Products Inc
Publication of CN101904002A publication Critical patent/CN101904002A/zh
Application granted granted Critical
Publication of CN101904002B publication Critical patent/CN101904002B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Storage Device Security (AREA)
  • Pinball Game Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

层叠封装(POP)安全模块包括BGA网罩、第一BGA封装件和第二BGA封装件。第一BGA封装件包括第一集成电路(例如包括篡改检测逻辑的微型控制器)。第二BGA封装件包括第二集成电路(例如存储器)。第二BGA封装件背驮式安装于第一BGA封装件，而BGA网罩背驮式安装于第二BGA封装件。BGA网罩的印刷电路板基底包括嵌入式防篡改安全网。该安全网在模块中以被保护的状态连接到第一集成电路。当安全模块处于使用中，嵌入在下方印刷电路板中的安全网与BGA网罩中的安全网耦接，使得两个防篡改安全网都被篡改检测逻辑控制。

Description

具有球栅阵列网罩的层叠封装安全模块
相关申请的互相对照
本申请是美国在先申请的后续申请，并要求该在先申请的优先权。该美国在先申请的申请号为11/786,871，名称为“在上部封装基底中具有防篡改安全网的层叠封装安全模块”(“Package-On-Package Secure Module HavingAnti-Tamper Mesh In The Substrate Of The Upper Package”)，发明人为StevenM.Pope和Ruben C.Zeta，申请日为2007年4月13日。该申请包含在此作为参考。
技术领域
本发明涉及到安全的电子组件和未经授权的访问数据，尤其指确保销售点终端(POS机)的电子组件的数据安全。
背景技术
人们通常会通过一种称作销售点终端(POS终端)的电子设备进行买卖交易。POS机的终端通常通过电子通讯线路连接到一个金融机构。举例来说，顾客在商店中往往会向出纳员出示借记卡、信用卡、现金卡或者智能卡来支付所购买的商品。考虑一个用智能卡交易的例子，顾客向商店出纳员出示智能卡，出纳员将智能卡放进POS终端的智能卡读卡口，该POS终端读取储存在该智能卡内的账号。接着，顾客出于验明身份的目的，向连接于POS终端的键盘上输入个人识别号码，该顾客也可以输入其他验证信息，比如顾客可以在连接于POS终端的签名捕获设备上提供一个签名用于识别。
POS终端随后使用储存在其内的加密密钥对智能卡账号以及其他交易信息，诸如交易量，交易日期等进行加密。POS终端将被加密的信息通过调制解调器或者其他电子通信链路传送到金融机构。
金融机构收到该被加密信息并使用加密密钥将其解密并恢复还原账号、验证信息和其他交易信息。如果该交易是一个借记交易，该顾客的银行账户就被借记了。交易的确认信息又通过加密密钥加密后传送回POS终端。POS终端使用储存在其内的加密密钥来解密该确认信息。通常，该确认信息会被打印出来作为交易收据的一部分，并且复制该交易收据提供给顾客。
由此可见，敏感的商业信息和验证信息通过POS终端输入并传送。POS终端通常储存有加密密钥以确保其和金融机构之间的安全通信。另外，随着POS终端的使用，顾客的个人信息被储存或者传输通过POS终端，这些信息可能包括账号和与其关联的个人识别号码。
现有技术中采取了各种方法防止此类敏感信息落入偷盗者手中。在一个例子中，POS终端内包含有敏感信息的集成电路被一极好的金属丝网包围、围绕或者覆盖。该金属丝网的一导电件被连接到集成电路的第一接线端，同时金属丝网的另一导电件被连接到集成电路的第二接线端。该集成电路监视该第一和第二接线端。如果偷盗者试图刺破金属丝网来获得接触集成电路的途径，某些金属丝网的导线就会被切断或挤压到一起，这种情况会被集成电路检测到并视作一个干预条件。如果该集成电路检测到这类干预条件，那么集成电路就会迅速清除这些敏感信息(如加密密钥)，使得在偷盗者进入集成电路时，这些敏感信息已经被删除。
在一个典型的现有技术POS终端中，POS终端包括处理器集成电路、静态随机存储器(SRAM)集成电路和非易失性存储器集成电路。处理器集成电路和SRAM集成电路覆盖有防篡改网(anti-tamper mesh)，非易失性存储器中存储有应用程序。上电后，处理器中的操作系统将应用程序从非易失性存储器转换到静态随机存储器中，加密密钥存储在处理器集成电路的只读存储器中。如果处理器确认应用程序为有效对象，则处理器从SRAM中执行该应用程序。POS终端的后续操作需要使用加密密钥，并会将加密密钥临时放置在SRAM中。因此，一旦检测到修改条件，SRAM以及处理器中的其他易失性存储单元在偷盗者盗取SRAM和处理器集成电路中的敏感信息的前迅速被清空。
现有技术中存在许多提供安全网的技术。比如，专利号为6,646,565的美国专利记载了一个带有安全盒的POS终端，该安全盒包括一个所谓的安全栅模块，夹在两块印刷电路板中间。每块印刷电路板包括一个S形迹线层，使得两印刷电路板的封装和安全栅模块共同形成一封闭的安全空间。
专利号为7,054,162的美国专利公开了一种安全模块，该安全模块包括基底和盖子。该基底和盖子包括叉指结构的S形连续传导通路。当盖子和基底通过球栅阵列互连时，S形传导通路基本上环绕于基底和盖子之间所围住的空间。在盖子和基底连接处外围的格栅阵列具有交错排列或者尖桩篱栅结构，从而防止从侧面而来的入侵。
公开号为2007/0038865的美国专利申请公开了一种可适用装载于印刷电路板的帽盖，使得在帽盖中的防篡改迹线与印刷电路板中的防篡改迹线相连接。位于帽盖和印刷电路板中的迹线共同形成一个保护一空间的防篡改安全防护罩。
专利号为7,065,656的美国专利公开了一种通过应用具有嵌入式绊网(trip wires)的弹性塑料聚合物层防止印刷电路板被篡改的方法。
公开号为2006/0231633的美国专利申请公开了一种防篡改陶瓷多芯片模块，其包括陶瓷芯片载体和陶瓷帽盖。每个陶瓷芯片载体和陶瓷帽盖包括所谓的安全曲折线。焊球或者焊片连接帽盖和芯片载体从而封闭成一个内部空腔。
公开号为2006/0087883的美国专利申请公开了一种防篡改模块，包括一个连接层，该连接层通过球栅阵列或者焊球方式将模块与外部系统连接。在一个例子中，封装在环氧树脂内的金属丝网形成包围该模块的保护层。
专利号为5,861,662的美国专利公开了一种用于集成电路的防篡改保护罩。在一个例子中，保护罩的导体具有网格状图样并且由导电性环氧树脂制成。
公开号为2007/0018334的美国专利申请公开了一种接合面向下的集成电路封装，包括一嵌入式安全保护罩。一印刷电路板也包括一嵌入式安全保护罩。当该封装通过球形导体与该印刷电路板连接时，位于封装中的保护罩和位于印刷电路板中的保护罩共同形成一安全包络壳，保护封装的集成电路不被篡改。
遗憾的是，为POS终端提供安全网通常因昂贵而难以被接受，而且现有安全网往往保护力度还不足够，因此需要找寻替代的解决方案。
发明内容
一种用于POS终端的层叠封装安全模块，包括第一球栅阵列(BGA)封装部分和第二球栅阵列(BGA)封装部分。第一球栅阵列封装部分包括基底、设置于基底一侧的焊球阵列和设置于基底另一侧的落焊点阵列。第二球栅阵列封装部分的各焊球分别固定于第一球栅阵列封装部分的相应各落焊点从而使第二球栅阵列封装部分背驮式安装于第一球栅阵列封装部分。嵌入在第二球栅阵列封装部分的基底中有一第一防篡改安全网。该第一防篡改安全网在该基底的平面中水平延伸并且在垂直方向以垂帘方式延伸从而沿该层叠封装安全模块的边缘形成尖桩篱栅安全网。
第一球栅阵列封装部分中的集成电路连接于第一防篡改安全网，驱动并监视该第一防篡改安全网。当该层叠封装安全模块设置于POS终端内的印刷电路板上时，该集成电路连接于第二防篡改安全网，驱动并监视该第二防篡改安全网。第二防篡改安全网由安装有层叠封装安全模块的印刷电路板上的金属迹线层实现。该第二防篡改安全网延伸于该层叠封装安全模块下方。因此，位于第二球栅阵列封装部分的基底中的第一防篡改安全网的水平部分保护防止从上方的入侵；第一安全网的尖桩篱栅垂直部分保护防止从侧面的入侵；位于下方的印刷电路板中的第二防篡改安全网保护防止从下方的入侵。
在一个例子中，第一球栅阵列封装部分中的集成电路是包括篡改检测逻辑和专门适用于POS终端的特殊电路的专用集成电路。该集成电路由不生产和销售通用存储器件的独立实体生产并出售(比如甲半导体公司)。第二球栅阵列封装部分包含通用存储器集成电路，由销售通用分离存储设备的独立实体生产并出售(比如乙半导体公司)，该存储器集成电路主要见诸于使用在非POS终端领域的应用中。与专用集成电路相比，通用存储器集成电路的批量生产规模更大。层叠封装安全模块中所需要的存储器是由加入分离的存储器集成电路提供的，而不是通过在专用集成电路上提供额外的存储器从而将专用集成电路做的很大来实现的。这样是为了利用批量生产规模更大的通用存储器集成电路价格相对低廉的优势。无论是专用集成电路还是大规模生产的存储器集成电路都被封入一个由第一和第二防篡改安全网保护的安全空间内。如果有修改条件被检测到，专用集成电路中的篡改检测逻辑指示将分离存储器集成电路中的内容迅速清除。
在层叠封装安全模块中包含分离静态随机存储器(SRAM)集成电路，其益处在于可以实现不同版本的模块而不需要改变专用集成电路的设计或者第一球栅阵列封装部分的基底。层叠封装的另一个益处在于可以在不同版本的模块中提供不同尺寸或者型号的存储器而不需要改变第一球栅阵列封装部分或者其专用集成电路。
在第二个例子中，专用集成电路和存储器集成电路被并排设置于一单独的具有向下空腔(cavity-down)的球栅阵列(BGA)封装件中。BGA封装件包括基底。防篡改安全网嵌入于基底中，该专用集成电路连接于该防篡改安全网，驱动并监视该防篡改安全网。当BGA封装件配置于POS终端内的印刷电路板上时，专用集成电路也连接于第二防篡改安全网，驱动并监视该第二防篡改安全网。第二防篡改安全网通过安装有BGA封装件的印刷电路板上的金属迹线层实现。该第二防篡改安全网延伸于该BGA封装件下方。
在第三个例子中，层叠封装安全模块包括第一球栅阵列(BGA)封装部分，第二球栅阵列(BGA)封装部分和球栅阵列(BGA)网罩。第一BGA封装部分包括设置于第一BGA封装部分的第一基底下层面的第一焊球阵列以及设置于第一基底上层面的第一落焊点阵列。第一集成电路芯片(例如一包含篡改检测逻辑的微型控制器)固定于第一基底上层面。第一落焊点阵列包围黏附在第一基底上层面的中心位置的第一集成电路芯片。
第二BGA封装部分具有复数个设置于第二基底下层面的第二焊球。复数个第二焊球排列于第二基底下层面的边缘以围成环状，进而在第二基底上形成一中心空腔。各第二焊球与第一BGA封装部分的相应各第一落焊点对应，并固定于各第一落焊点，以至于该第二BGA封装部分背驮式安装于该第一BGA封装部分。第二BGA封装部分还包括复数个设置于第二基底上层面的第二落焊点。第二集成电路芯片(例如一静态随机存取存储器)固定于第二基底的上层面。复数个第二落焊点包围第二集成电路芯片所黏附的第二基底上层面的位置。
BGA网罩包括第三基底和复数个第三焊球。第三焊球环设置于第三基底下层面的边缘，以在第三基底下层面形成一中心空腔。该BGA网罩置于第二集成电路芯片的上方，BGA网罩的复数个第三焊球分别与第二BGA封装部分的复数个第二落焊点相对应，并固定于相应的各第二落焊点。防篡改安全网的导电件的嵌入于第三基底内从而使该防篡改安全网的导电件不暴露在第三基底的上层面，也不暴露在第三基底的任何侧面。
第一集成电路芯片中的篡改检测逻辑通过处于非边缘的第二和第三焊球安全地连接于BGA网罩的防篡改安全网的导电件。防篡改安全网的导电件终端连接一设置在安全模块中的终端电阻。在一些应用中，在安全模块底部提供了用于安装负载的黏附点，从而可以让POS终端制造商在焊接安全模块到POS终端的印刷电路板之前向安全模块添加另一保护网终端电阻。所添加的保护网终端电阻通过与多个第一焊球的电接触而连接于防篡改安全网，其电连接于防篡改安全网的通路不同于而设置在安全模块中的终端电阻与防篡改安全网的电连接通路。当安全模块位于POS终端的印刷电路板上时，防篡改安全网被制成延伸至安全模块下方。延伸于安全模块下方的防篡改安全网与BGA网罩中的防篡改安全网互相连接从而共同形成单一的防篡改安全网结构，从而可以由第一集成电路芯片中的同一篡改检测逻辑控制并监视。
提供给POS终端制造商的安全模块可以是组合集成的形式，或者也可以提供各件分离的第一BGA封装部分、第二BGA封装部分和网罩，这些部件可以很快被组装起来。同样的网罩也可以被提供用于别的地方(例如用于POS终端中的别的地方，可以将防篡改网平行地延伸安装于POS终端印刷电路板上的其他集成电路的表面)。
更详细的实施例和技术将在下面的具体实施方式中阐述。发明内容并非对本发明主旨的定义，本发明的保护范围由权利要求所限定。
附图说明
附图用于解释本发明的实施例，相同的数字标记表示相同的组件。
图1是根据第一个层叠封装(POP)安全模块10的代表性简化示意图。
图2是图1的POP安全模块10的透视图。
图3是图1的POP安全模块10的底部的透视图，其中密封剂被去除以将集成电路14暴露出来。
图4是第一防篡改安全网的尖桩篱栅的延伸的透视图。
图5是图1的POP安全模块10用于销售点(POS)终端所形成的代表性简化示意图。
图6是图5的部分展开图。
图7是集成电路14连接于第一和第二防篡改安全网39和50的电路图。
图8是集成电路14驱动并监测安全网的导电件的简化电路图。
图9是集成电路14驱动和监测第一和第二防篡改安全网39和50的另一种方法的简化电路图。
图10到图12是单一的具有向下空腔的球栅阵列9(BGA)封装件示意图，其基底包括一防篡改安全网。
图13、14、17、18、19、20、22、23和25分别是安全模块9个代表性简化示意图。
图15、图16和图16A分别是图14中的安全模块在使用安全模块内终端电阻器或者使用黏附于安全模块底部的终端电阻器或者使用设置于安全模块下方的POS印刷电路板上的终端电阻器时的线路连接图。
图21是图20中的安全模块的硅片的自上而下的简化示意图。
图24是图23和图25中的安全模块的硅覆盖结构的自上而下的简化示意图。
具体实施方式
图1是一个新颖的层叠封装(POP)安全模块10的代表性简化示意图。层叠封装(POP)安全模块10包括第一球栅阵列(BGA)封装件11和第二球栅阵列(BGA)封装件12。第一球栅阵列(BGA)封装件11包括基底13、集成电路芯片14、焊球阵列、落焊点阵列和分离元件15和16。焊球阵列中的六个焊球17-22在图1中示出。集成电路芯片14是通过接合线(wire bonds)与基底13连接起来，并由一块密封剂23(例如环氧尸密封剂)密封起来。图1中示出了接合线24和25、以及四个落焊点26-29。
第二球栅阵列(BGA)封装件12包括基底30、集成电路芯片31和焊球阵列。图1中示出了焊球阵列中的四个焊球32-35。集成电路芯片31通过接合线与基底30连接起来，并由一块密封剂36密封起来。图1中示出了两个接合线37和38。第二球栅阵列封装件12的焊球32-35与落焊点26-29一一对应，并固接于第一球栅阵列封装件11的基底13的上层表面上的相对应的落焊点26-29。因而第二球栅阵列封装件12背驮式安装在第一球栅阵列封装件11，使得两个球栅阵列(BGA)封装件形成一安全模块。
在图1中，基底13和30是通常用于制造BGA封装类型的多层印刷电路板。第二球栅阵列(BGA)封装件12的基底30包括构成第一防篡改安全网39的复数个导电件。第一防篡改安全网39的各导电件自身线宽大约0.2毫米宽，导电件与导电件之间间距大约0.2毫米。如之后将详细描述的，第一防篡改安全网通过集成电路芯片14上的篡改控制逻辑供电并控制(见图7的标记116)。集成电路芯片14上的篡改控制逻辑通过第二球栅阵列封装件的焊球与第一防篡改安全网39的导电件相连接，这些焊球不位于基底30的外围。在图1的说明中，篡改控制逻辑通过第一端子40、接合线24、焊盘41、横向延伸导电元件42、导电通孔43、落焊点27、焊球33及导电通孔44耦接于第一防篡改安全网39的第一导电件(导线0)。篡改控制逻辑还通过第二端子45、接合线25、焊盘46、横向延伸导电元件47、通孔48、落焊点28、焊球34和导电通孔49耦接于第一防篡改安全网39的第二导电件(导线1)。
此外，当POP安全模块10配置于POS终端内的印刷电路板时，集成电路芯片14上的篡改控制逻辑还要耦接于电源，并对位于装有安全模块10的印刷电路板上的第二防篡改安全网50进行监控(见图5和图6)。集成电路芯片14上的篡改控制逻辑通过第一球栅阵列(BGA)封装件11的焊球与第二防篡改安全网50的两个导电件(导线3和导线4)相连接。这些焊球不位于基底13的外围，而是位于朝向第一球栅阵列(BGA)封装件11内部的位置。从集成电路芯片14到该第二防篡改安全网的连接在图1中没有显示，但是篡改控制逻辑通过第三端子、接合线、内部焊球(如焊球19)、印刷电路板上的表面安装焊盘、向下延伸进入印刷电路板直到第二防篡改安全网50的第一导电件的导电通孔耦接于第二安全网50的第一导电件(导线3)。类似地，篡改控制逻辑通过第四端子、接合线、内部焊球20、印刷电路板上的表面安装焊盘、向下延伸进入印刷电路板直到第二防篡改安全网50的第二导电件的导电通孔耦接于第二安全网的第二导电件(导线4)。
图2是图1的POP安全模块10的透视图。标记有数字39的虚线从POP安全模块10的外部是不可见的，只是为了更好地说明基底30中防篡改安全网39所配置的平面。
图3是POP安全模块10底部透视图。在去除密封剂23后，显示出集成电路芯片14及其连线。
图4图解说明防篡改安全网39的外围部分的形成。防篡改安全网39除了在基底30的水平面内横向延伸外，还在垂直方向形成环绕在层叠封装(POP)安全模块10边缘的保护网。在一个例子中，防篡改安全网39的两个导电件被做成沿垂直方向上下曲折穿过第一和第二BGA封装部分11和12的各焊球，从而形成尖桩篱栅，如同在垂直面内围绕在集成电路芯片14和31的安全结构。一“尖桩”为一个垂直的导电通路，所述导电通路以第二BGA封装件12的一焊球为起点，穿过第一BGA封装件11上表面的相应落焊点，接着向下穿过基底13，并穿过第一BGA封装件的一焊球，由此使这两个焊球和他们之间的连接部分大体上组成一个垂直的导电通路。图4中，实线所画箭头表示安全网39的第一导电件的尖桩，虚线所画箭头表示网39的第二导电件的尖桩。如同安全体系般的尖桩篱栅可以帮助保护安全模块不被从侧面探取。
在本例中，集成电路芯片14是一个基于微型控制器的集成电路，包括修改控制电路116、专用的启动引导机制、安全存储器123、处理器122和其他用于POS终端应用的专用电路。关于集成电路14的其他更详细的内容可见美国专利申请号为10/918,272，名称为“具有安全启动引导的安全交易微型控制器”，日期为2004年8月13日，作者为Hsiang等的美国专利申请(这些信息附加于此以供参考)。集成电路芯片14的背面通过机械打磨变薄，使得芯片14的厚度大约为千分之六到千分之八寸。第一BGA封装件11的焊球直径大约为千分之十八寸，第二BGA封装件12的焊球直径大约为千分之十二寸。
在一个例子中，集成电路31是一个由厂商批量生产的SDRAM芯片，该厂商不同于销售集成电路芯片14的厂商。SDRAM的制造商生产销售分离的存储器集成电路而集成电路芯片14的制造商不生产销售此类产品。该SDRAM在POS终端以外的许多其他领域内都有应用，因而其生产规模要大于相对专用于POS终端的集成电路芯片14的生产规模。在安全模块中采用SDRAM而不是通过在集成电路芯片14上提供额外的存储器从而可将集成电路芯片14做的更大。这样是为了利用批量生产规模更大的通用存储器集成电路价格相对低廉的优势。
图5是包括安全模块10的POS终端100的具有代表性的部分示意图。POS终端100的塑料外壳没有在图中示出。层叠封装安全模块10、闪存装置101、电池102和智能卡读卡口103安装于印刷电路板104第一侧的表面。键盘105和篡改检测开关106配置于印刷电路板104的第二侧，与模块10相对。键盘105的每个按键都有一导电部分，当按键被按下，按键的导电部分接触并与印刷电路板104上的集成接触点相连接。集成电路芯片14包括用于检测按键按下情况的按键扫描电路。
如图5所示，第二防篡改安全网50配置于印刷电路板104的金属迹线层内。在图5的特定例子中，印刷电路板104有四层金属迹线层，用于连接按键的集成接触点是底层金属层的一部分。第二防篡改安全网50位于倒数第二层金属层，从而与键盘105相近。将第二防篡改安全网50置于键盘105相近的位置可以帮助防止电脑黑客从键盘背部获得入口进而监视按键过程。
图6更详细地显示了图5中的POS安全模块10和第二防篡改安全网50。第二防篡改安全网50由集成电路芯片14驱动并感应。集成电路芯片14的第三接线端124(图6中无，见图7)通过基底13的导电元件和接合线(图中无)连接到焊球19.焊球19依次通过安装于表面的焊盘和垂直延伸的导电孔107连接到第二防篡改安全网50的第一导电件。集成电路芯片14的第四接线端125(图6中无，见图7)通过基底13的导电元件和接合线(图中无)连接到焊球20，焊球20依次通过安装于表面的的焊盘和垂直延伸的导电孔108连接到第二防篡改安全网50的第二导电件。
图7是一个简化的电路框图，显示集成电路芯片14如何连接到第一和第二防篡改安全网39和50。第一接线端40和第二接线端45是图1所示的分别连接于第一防篡改安全网39的第一和第二导电件109和110的接线端。虽然图7所示的第一防篡改安全网39具有规则的曲折通路，但实际上，第一防篡改安全网39的导电件109和110的通路如图1虚线所示沿平面延伸，同时也沿着如图4所示尖桩篱栅的结构延伸。第一防篡改安全网39的每个导电件的终端都连接一个终端电阻。第一导电件109(导线0)的终端连接电阻111，而第二导电件110(导线1)的终端连接电阻112。终端电阻111和112是分离元件，并且安装在基底13上表面的表面安装焊盘上。图1中的分离元件16是电阻111，电阻112在图1的特定代表区域中没有示出。分离元件15是一旁路电容。第一防篡改安全网39的两个导电件中的每一个都由两个焊球连接，其中一个焊球用于连接导电件的第一端到集成电路的修改接线端，另一个焊球用于连接导电件的第二端到其相应的分离终端电阻。
图7中标有开关0和开关1的接线端113和114是用于检测修改开关打开的端子。图5中的开关106是一个修改开关的例子。修改开关被置于POS终端的多个地方，从而使得打开POS终端的外壳会引起一个或多个这样的开关被打开。举例来说，POS终端塑料外壳的顶部和底部之间设置一个这样的处于闭合状态的开关，如果外壳被打开，顶部和底部就会分离，从而开关106无法继续保持处于闭合状态。当开关106打开，接线端113的电压不会再被电阻115拉到地电势，而是被集成电路芯片14内部的电阻拉到高电位。这个高电位被篡改检测逻辑116检测到并作为一个修改情况。
图8是一个简化的电路框图，显示第一和第二防篡改安全网的导电件如何被驱动并监视。开始，电流源117被篡改检测逻辑控制处于无效状态。终端电阻111故而维持接线端40处于电源电压VDD的电势。如果端子40上的电压高于一个高参考电压VREF-HI或者低于一个低参考电压VREF-LO，比较器118和119和与或门120作用，输出一篡改检测信号。当端子40上的电压处于两个参考电压之间时，篡改检测信号就不会产生。因此，当电流源117处于无效状态时，若端子40上的电压高于VREF-HI，篡改检测信号被生成。集成电路芯片14内的篡改检测逻辑116需要继续检查确认该篡改检测的产生。
于是，篡改检测逻辑116引发电流源117产生一个十微安的下拉电流脉冲。如果导电件109完整无缺并且没有与导电件110接触，则电流流经电阻111会使得端子40上的电压低于高参考电压VREF-HI并高于低参考电压VREF-LO。从端子40到电源电压VDD节点121的电阻值大致为50千欧姆(将会大于20千欧姆而小于80千欧姆)。因此，没有产生修改条件，篡改检测信号也就不会生成。篡改检测逻辑116确认不生成篡改检测信号。篡改检测逻辑116以这样的方式周期性地检测每个防篡改安全网的每个导电件。先在电流源无效的情况下进行检查，然后在电流源有效的情况下再次检查，确认是否有修改情况出现。
在当前描述的图5的例子中，一个应用程序被储存在闪存101中。用于与金融机构通信的加密密钥被储存在集成电路芯片14的安全只读存储器(ROM)中。上电后，集成电路芯片14中的启动引导机制从闪存101中读取应用程序。该应用程序包括一个头部分，里面包含了识别认证码。集成电路芯片14中的处理器122检查该识别认证码从而试图使该应用程序生效。如果该应用程序生效了，则处理器122从SDRAM中执行该应用程序。集成电路芯片31是SDRAM。在POS终端100操作过程中，储存于集成电路芯片14的安全存储器中的加密密钥可能会被软件调用，从而可能会临时处于SDRAM31中。因此，一旦检测到修改情况，集成电路芯片14引发SDRAM31被清除，同时也清除芯片14中的临时不安全寄存器的内容。因为这些不安全寄存器可能被侵入芯片14和31的偷盗者读取。POS终端100就是通过这样的设计来保证在篡改检测情况下加密密钥不被从芯片14中读出。更多细节可见美国专利申请号为10/918,272的专利申请文件。
图9是一个简化的电路框图，显示第一和第二防篡改安全网39和50与集成电路芯片14连接的另一种方式。在这个例子中，第一防篡改安全网39横向延伸于第二BGA封装件12的基底，第二防篡改安全网50横向延伸于印刷电路板104。然而第一和第二防篡改安全网39和50仅由集成电路14的两个端子驱动和监视。第一导电件109(导线0)从端子40出发，穿过接合线，接着向上穿过第二BGA封装件的基底，横向穿过基底，接着向下穿过第二BGA封装件的焊球延伸到第一BGA封装件的焊球19。第一导电件继续从焊球19向下进入放置安全模块10的印刷电路板104。第一导电件作为第二防篡改安全网50的一部分在印刷电路板的网层中水平延伸，随后延伸回第一BGA封装件的另一焊球20。焊球20通过第一BGA封装件与分离电阻111相连。第二导电件110(导线1)以类似的方式连接。第二导电件110从集成电路端子45出发，穿过另一接合线，接着向上穿过第二BGA封装件的基底，横向穿过基底，接着向下穿过第二BGA封装件的焊球延伸到第一BGA封装件的焊球18。第二导电件继续从焊球18向下进入放置安全模块10的印刷电路板104。第二导电件作为第二防篡改安全网50的一部分在印刷电路板的网层中水平延伸，随后延伸回第一BGA封装件的另一焊球21。焊球21通过第一BGA封装件与分离电阻112相连。因此，第一安全网39和第二安全网50并不是互相分开单独驱动和监视的，而是事实上形成一个同时穿过安全模块10内的集成电路的上方和下方的单一的大防篡改安全网结构。如果安全模块10在没有第二防篡改安全网50的配置下使用时，焊球19可以通过一根印刷电路板104上的短迹线直接与焊球20相耦合，或者也可以通过安全模块10自身的连接直接与焊球20相耦合。同样的，焊球18可以直接与焊球21相耦合。
图10是根据第二个新颖性方面的安全模块200的代表性示意图。安全模块200是一个具有向下空腔的BGA封装件。图1到图6中的实施例中的集成电路14和31被并排放置于该空腔内。安全模块200包括集成电路芯片14和31、基底201和焊球阵列。图7所示的代表性示意图中示出了六个焊球202-207。基底201包括嵌入在基底中的防篡改安全网208。在一个例子中，防篡改安全网208还延伸穿过模块200外围的焊球，形成尖桩篱栅的安全网结构。集成电路芯片14驱动防篡改安全网208并监视防篡改安全网208是否有修改条件产生。防篡改安全网208的两个导电件中的每一个的终端都连接一个空腔中的分离电阻，分离电阻和集成电路芯片14和13一起安装于基底201的表面。分离元件209是这些电阻之一。分离元件210是一旁路电容。图9中电路的操作与前述图1到图8的实施例中的操作相同。
另外，当安全模块200被置于POS终端中时，集成电路芯片14安装于印刷电路板表面，可参考图12中的解释。通过内部焊球204和205以及导电孔211和212与位于下方印刷电路板上的第二防篡改安全网50相耦合。集成电路芯片14以图1到图8所示实施例中所描述的方式驱动并监视防篡改安全网50。第二防篡改安全网50的两个导电件中的每一个都由两个焊球连接，其中一个焊球用于连接导电件的第一端到集成电路的修改接线端，另一个焊球用于连接导电件的第二端到分离终端电阻。
图11是图10所示的安全模块200的透视图。虚线表示防篡改安全网208的平面。
图12是具有代表性的简化示意图，显示集成电路芯片14如何与第二安全网50的两个导电件相耦合。
图13是根据第三个新颖性方面的层叠封装(POP)安全模块300的具有代表性的简化示意图。POP安全模块300包括第一球栅阵列(BGA)封装部分301、第二球栅阵列(BGA)封装部分302和BGA网罩303。第一BGA封装部分301包括大体覆盖第一基底305的下表面的第一焊球阵列304。第一BGA封装部分301还包括固定于第一基底305上表面的第一集成电路芯片306。第一基底305包括黏附在第一基底305上表面的落焊点阵列(未显示)。在一个例子中，第一集成电路芯片306为图9中的微型控制器14。第一集成电路芯片306固定于并且线接于第一基底305。同样固定于第一基底305的还有分离元件307-309。较高的分离元件307和308是旁路电容，较矮的分离元件309是防篡改安全网的两个终端电阻之一。如图所示，第一集成电路芯片306和分离元件307-309被一定量的环氧树脂密封剂310所覆盖。
第二BGA封装部分302包括第二焊球阵列311、第二基底312、第二集成电路芯片313、分离元件314-315和一定量的密封剂316。第二焊球311以两个同心圆的方式设置于第二基底312的外围部分，从而留下一个没有焊球的中心空腔向下空间。该中心空腔向下空间容纳密封剂310、集成电路芯片306和分离元件307-309。第二BGA封装部分302的第二焊球311固定并对应于第一BGA封装部分301的第一基底上表面的落焊点。
BGA网罩303包括第三基底317和第三焊球阵列318。第三焊球318以两个同心圆的方式设置于第三基底317的外围部分，从而留下一个没有焊球的中心空腔向下空间。该中心空腔向下空间容纳密封剂316、第二集成电路芯片313和分离元件314-315。第三基底317包括构成防篡改安全网319的导电件。防篡改安全网的第一导电件耦接于第一集成电路芯片306的第一端子(例如图7中的端子40)。第二导电件耦接于第一集成电路芯片306的第二端子(例如图7中的端子45)。第一集成电路306以图7所阐述的方式驱动并监视BGA网罩303中的防篡改安全网319。图13中的电阻309对应于图7中的电阻111。另一安装于第一基底305表面的分离电阻(未显示)对应于图7中的电阻112。第三基底317的上层暴露面上没有暴露在外的导电元件，在第三基底317的四个侧面也没有任何暴露在外的导电元件。
图14是根据另一个新颖性方面的POP安全模块400的代表性简化示意图。在POP安全模块400中，密封剂310覆盖第一集成电路芯片306，但不覆盖分离电容308的顶部。分离电容307和308是高度最高的分离元件。如果密封剂覆盖分离电容307和308，则出于可靠性的原因需要一个能够覆盖分离电容的足够厚的密封剂。这个密封剂厚度会导致第一基底305的顶部和第二基底312的底部之间的距离过大而使得第二BGA封装部分302的焊球311不得不做的比原来的尺寸大。提供更厚的密封剂会导致一个非标准的密封剂厚度，因此会因需要使用特殊工具而增加整个模块的制作成本。而且提供更大的焊球需要防止各个焊球之间的放置位置过近，由此会导致基底317不得不被做的比原来更宽，从而也会增加整个模块的成本。为了解决这个问题，可使密封剂310不覆盖分离元件307-309上。类似地，密封剂316仅覆盖第二集成电路芯片313但不覆盖分离元件314和315。避免了使用由于非标准厚度的密封剂而需要的特殊工具，而且BGA网罩和第二BGA封装部分的焊球可以靠近放置。
端接电阻器309如图9中的电阻111般连接并使用。图9中的端子20对应于图14中的焊球320。焊球320与电阻器309的第一端子电连接。如图9所示，电阻309的第二端子在第一BGA封装部分301内与一直流电压节点电连接。在某些应用中，希望使用不同的端电阻，而不是分离电阻器309。然而，安全模块400将作为可提供于多个POS终端生产商使用的标准产品。根据另一个新颖性方面，基底305的底部区域没有与之固定的焊球，从而形成一空腔向下空间。当安全模块400应用于带有印刷电路板的POS终端内时，这个空间的侧面由第一BGA封装部分的焊球保护；空间的顶部由第一BGA封装部分的基底保护；空间的底部由表面装有安全模块400的印刷电路板保护。安装在表面的分离电阻器323可以安装于两个黏附焊盘321和322上。黏附焊盘321通过第一BGA封装部分内的导电件连接到第一BGA封装部分301的一焊球。如图9所示，黏附焊盘322在第一BGA封装部分内电连接于一直流电压节点。POS终端制造商收到组装模式(第一BGA封装部分、第二BGA封装部分和网罩全部固定在一起)的安全模块400后，可以根据选择将电阻器表面安装于黏附焊盘321和322上。POS终端制造商可以使用添加的电阻器来与制造商的防篡改安全网的终端连接，而不需要通过安全模块400所黏附的印刷电路板的适当连接来使用电阻309。
图15图解说明电阻器309与防篡改安全网的导电件的终端连接。集成电路306的端子通过导电通路耦接于电阻器309的第一端子，该导电通路由粗线324表示。导电通路通过不在模块400外围部分的内部焊球从集成电路306向上延伸到网罩303中的防篡改安全网319。导电通路沿尖桩篱栅网结构(见结合图4的先前描述)的尖桩上下延伸，接着从左至右穿过网罩303，随后沿其它尖桩上下延伸，然后向下穿过不在模块400外围部分的内部焊球，到达焊球325。示意图底部的标号309代表与安装有模块400的印刷电路板安全网结构的互连。该互连将焊球325耦接到焊球320，从而导电通路延伸到电阻器309的第一端子。如图15所示，电源电压VDD出现在电阻器309的第二端子上。
图16图解说明使用电阻器323与防篡改安全网终端连接。示意图底部的粗线324部分代表安装有模块400的印刷电路板安全网结构的互连线。该互连线将焊球325耦接到焊球326，焊球326通过第一BGA封装部分301内的连接耦接到电阻器323的第一端子。如图16所示，电源电压VDD出现在电阻器323的第二端子上。
图16A使用电阻器323来与防篡改安全网终端连接，该终端电阻器323不是固定于安全模块400的底面，而是安装于位于安全模块400之下的POS印刷电路板的上层面表面。如图所示，粗线324表示的防篡改安全网的导电件连接到电阻器323的第一端子，且电阻器323的第二端子通过POS印刷电路板的连接(未显示)耦接于电源电压VDD。
在另一个新颖性方面，BGA网罩303可作为分离的器件于市场销售。BGA网罩303上的焊球使得BGA网罩303可以背驮式地安装到具有合适落焊点的BGA封装件上。或者，BGA网罩303可以被直接表面安装于一个较大系统的印刷电路板上，从而使网罩覆盖另一个配置于印刷电路板上的集成电路。BGA网罩303的焊球排列成两个焊球同心圆，两个焊球同心圆上的焊球可以交错排列，使得穿过两同心圆探取信息变得更难。在一个例子中，BGA网罩303的基底317是一种廉价的玻璃纤维增强环氧树脂印刷电路板，具有四个侧边。底部的表面大体上是平坦的，并且在平面中延伸到基底317的所有侧面。类似地，基底顶部的表面大体上也是平坦的，并且在平面中也延伸到所有侧面。防篡改安全网的导电件嵌入在基底317内，或者同时也位于基底317的底层表面上。在BGA网罩303的上层面没有暴露在外的防篡改安全网的导电元件，在BGA网罩303的侧面也没有暴露在外的防篡改安全网的导电元件。
图17是根据另一个新颖性方面的安全模块500代表性示意图，其中第一和第二集成电路芯片通过使用芯片堆叠技术连接到第一球栅阵列(BGA)封装部分的基底。在模块500中，图13的第二球栅阵列(BGA)封装部分没有提供出来，但是球栅阵列网罩303是背驮式(piggy-back)地直接安装在第一球栅阵列(BGA)封装部分301的上层面的落焊点上。第一和第二BGA封装部分上的落焊点的相同使得选择其他版本的包括第一和第二球栅阵列(BGA)封装部分的安全模块变得更为便利。
第一集成电路芯片306(图9的微型控制器集成电路)固定并连接于第一球栅阵列(BGA)封装部分301的基底305上。逆电流器327随后如图所示设置在第一集成电路芯片306上，第二集成电路芯片313设置在逆电流器327上。第二集成电路芯片313(SDRAM集成电路)随后连接于第一球栅阵列(BGA)封装部分301的基底305上。这个堆叠芯片结构，包括终端电阻器在内的分离元件被密封剂328所覆盖。根据图14所解释的，如果最高的分离元件比堆叠芯片结构高，密封剂328可以仅覆盖集成电路芯片；而不会覆盖最高的分离元件。网罩303上的防篡改安全网319由集成电路芯片306上的篡改检测逻辑控制和监视；根据如上所述，防篡改安全网的导电件被引出到安全模块底部的焊球上，这样当安全模块被使用在POS终端内的印刷电路板上时，防篡改安全网可以在安全模块的下方延伸(在下方的印刷电路板中)。
图18是根据另一个新颖性方面的另一安全模块600的代表性简化示意图。模块600包括第一集成电路芯片601(微控制器对应于图1的集成电路芯片14)、第二集成电路芯片602(SDRAM对应于图1的芯片31)、第三集成电路芯片603(闪存对应于图5的集成电路芯片101)。如图所示，集成电路芯片602和603按照面对面的关系相互粘结。代表图18中的SDRAM602和闪存603的长方形中的水平虚线代表了芯片的面对面方向的有源电路。集成电路芯片601是凸起焊接的，且与传统的倒装芯片类似，反向地倒装(flip-chip)于BGA封装部分604的基底608上。芯片601和基底608之间的圆圈符号代表了倒装芯片凸起焊点(圆圈不是按规定比例的)。如图所示，芯片602连接于基底608。FLASH芯片603和SDRAM芯片602特别设计成便于面对面键合的芯片。上层金属化可能被增加用于更妥善地定位两个芯片上的倒装芯片微凸点及倒装芯片微落焊点，使得当两个芯片面对面地连接在一起的时候，微型凸点及微型落焊点可以合适地排列并相互接触。微型控制器601可以通过接合线605和606进入FLASH603并与芯片602及芯片602连接。FLASH 603和SDRAM 602可以被组织成为两个安装在同一个总线上的存储器。例如，微型控制器601可以通过总线进入到两个存储器。连接线605和606是这个总线的两个导电元件。或者，正如图9所展示的，FLASH 603和SDRAM 602中的每个也可以采用各自单独的总线。微型控制器601包括篡改检测电路，用于控制和监测基底608中的防篡改安全网607。整个堆叠芯片结构，以及其他表面安装在基底608的分离元件(未显示)被密封剂609所覆盖从而形成单一的BGA表面安装安全模块600。
图19是根据另一个新颖性方面的另一个安全模块700的代表性简化示意图。在模块700中，微型控制器集成电路芯片601是倒装安置在一个BGA封装部分702的基底701上的。芯片601的边缘距离悬于最外层的倒装芯片凸点之上很远，这个距离非常大，这样可以使得从侧面的探取更难。与图18中的例子不同，焊球不是分散穿过基底701的整个底层表面，而是在基底701下方的中心空腔空间内不包括焊球。SDRAM芯片602及晶体703和旁路电容704被固定在空腔中基底701的底部表面上。SDRAM芯片602是线接合于基底701上的，正如图所示。芯片602在附着于基底701之前可选择地打薄，使得焊球705不需要做得特别大和具有不标准的直径。图18的FLASH集成电路603由图19的例子提供，分离元件分装被安装在安装有模块700的印刷电路板上。基底701包括根据前述的其他实施例所述控制和监视的防篡改安全网706。集成电路芯片601被密封剂07所覆盖从而形成了一个单一的BGA安全模块结构。
图20是根据另一个新颖性方面的安全模块800的简化透视图。如图所示，具有防篡改安全网的芯片(mesh die)801与微型控制器集成电路芯片802以及SDRAM集成电路芯片803堆叠在一起。图21是对具有防篡改安全网的芯片801的更具体的自上而下的说明。本例子中的具有防篡改安全网的芯片801是加工过的硅片，其不包括任何晶体管或有源器件，没有实施昂贵的硅参杂和硅加工工艺步骤。仅仅，具有防篡改安全网的芯片801只包括了镀金属层、绝缘层和钝化层。接合焊盘沿芯片的左侧配置，防篡改安全网状结构的导电通路从集成电路802的端子开始延伸，通过一下级焊线804到基底805，通过基底805到上层焊线806，并向上到具有防篡改安全网的芯片801上的焊盘807，之后通过具有防篡改安全网的芯片801的导电件808到另一焊盘809，之后向下通过另一上层接合线(未显示)到基底805，再折回通过另一上层接合线到具有防篡改安全网的芯片801，并围绕另一导电件到达具有防篡改安全网的芯片801上的另一焊盘，再向下通过另一上层接合线回到基底805，并如此周而复始。上层的接合线(接合线806正是一种这样的接合线)因此与具有防篡改安全网的芯片801上的导电件一起形成了反篡改安全网结构的一部分。因为具有防篡改安全网的芯片801包括无源电路，它可以通过使用最低限度的半导体加工工艺被廉价地制造出来。上层的接合线保护了下层接合线，防止被探测和篡改。
尽管图20和21说明的例子仅仅涉及到沿着堆叠芯片结构的四个面中的一个面安置的防篡改接合线，上层的防篡改接合线可以被制造成围绕全部四个面的堆叠芯片结构。正如其他实施例所说明解释的一样，延伸通过芯片801的反篡改安全网的两个导电通路中的每一个，也都向下延伸并穿过基底805内的防篡改网层810中的相应的导电件。图20的例子中的电子电路图在图9中有所说明。第二防篡改安全网50被安装在表面安装有模块800的印刷电路板上。分立元件811到814以及用于网状结构的终端电阻器被表面安装在基底805的底层面。正如图19中的例子，图9的电路中的FLASH集成电路被提供作为表面安装于印刷电路板上的单独封装集成电路，该印刷电路板上安装有模块800。参考图16A，终端电阻和/或其他分离元件811-814可能不是固定在安全模块800的底部面上，而是可能被安装安全模块800的下方，附着有安全模块的POS PCB的上表层。
图22是根据另一个新颖性方面的安全模块900的代表性简化示意图。除了SDRAM集成电路芯片以及微型控制器电路芯片的位置被颠倒了之外，模块900具有与图19的模块类似的结构。与防篡改安全网终端连接的终端电阻器被表面安装在基底701的底部面上。
图23是根据另一个新颖性方面的安全模块1000的代表性简化示意图。BGA封装部分1001包括基底1002，复数个焊球1003。焊球1003配置于基底1002的底部面上。基底1002是一个片状结构，其中包括一个侧壁部分1004，使得一个相对深的向上空腔可以形成，用于容纳集成电路芯片1005和1006以及分离元件。集成电路芯片1005和1006是面朝下倒装安置在空腔内的，并由密封剂1007所覆盖。
图24是硅网和覆盖结构1008的示意图。硅网和覆盖结构1008类似于图21的具有防篡改安全网的芯片801。除了覆盖结构1008更大以及覆盖结构1008不使用接合线作为防篡改安全网的一部分，其他相同。在图25的例子中，覆盖结构1008是个半导体芯片，其中包括集成终端电阻器1009和1010。电阻器1009和1010可以由条状阻性多晶硅电阻实现。覆盖结构1008包括一对来回延伸(例如通过蛇形的方式)并作为覆盖结构1008的主要表面的防篡改安全网的导电件。覆盖结构1008还可以包括其他如有源电路和整合电容的集成组件。覆盖结构1008被面朝下安置在图23的空腔上，从而使得覆盖结构1008倒装凸焊点1012接触到BGA封装部分1001的侧壁部分1004的上层表面的相对应的倒装芯片落焊点(未显示)。图23中的虚线1011代表覆盖结构1008表面上的防篡改安全网的导电件的平面。防篡改安全网1011的导电件通过覆盖1008上的倒装凸焊点1012和BGA封装部分1001内的关联倒装芯片落焊点和导电元件(未显示)耦接到基底1002中的防篡改安全网1013、和微型控制器集成电路芯片1005中的篡改检测逻辑。正如图13、14、17、18、19、20和22的其他实施例中，安全模块中的防篡改安全网的导电件与嵌入在下方附着有模块的印刷电路板中的防篡改安全网中的导电件是可耦接的，从而使得模块中的防篡改安全网和下方印刷电路板中的防篡改安全网共同形成单个的防篡改安全网结构，并可由容纳于安全模块中的微型控制器集成电路控制和监视。
图24是根据另一个新颖性方面的安全模块1100的代表性简化示意图。安全模块1100类似于安全模块1000，除了容纳覆盖结构1008的基底1002的边缘增加了侧壁部分1014。当覆盖结构1008在位时，侧壁部分1014覆盖了覆盖结构1008的侧面，这样就有助于防止从侧面而来的探测和入侵。覆盖结构1008倒装安置在基底1002之后，放置一定量的密封剂或其他适合的填充物，用于密封覆盖结构到基底之间的接头和分界部分。
尽管处于阐述说明的目的，前述部分描述了一些特定的实施例，然而本专利申请的主旨具有广泛应用性并且不受前述特定实施例的限制。第一和第二BGA封装件的基底可以是多层陶瓷结构；基底可以是由聚酰亚胺或聚酯或其他软性基材制成的柔性电路板；导电件可以位于BGA网罩的上表面层上。在一个例子中，BGA网罩的基底是一个薄的印刷电路板，其只有一层导电层，且这层导电层在基底的底部面上，因此它不会暴露于从安全模块外部而来的干扰。表面安装黏附结构而不是焊球可以被用于第一和第二封装件。第一和第二防篡改安全网或者第一防篡改安全网的部分可以由在一层非导体密封材料内的导体密封材料的条状物来制造形成。例如非导体密封材料可以是一个普通的非导体环氧树脂材料，通过使用分散的导体金属粉制造成具有传导性的网状结构。具有驱动并监控第一防篡改安全网39的篡改控制逻辑的集成电路可以与安装于第一(下层)BGA封装部分相反地被安装进第二(上层)BGA封装部分。例如，与安装在第一BGA封装部相反，分离元件包括终端电阻器可以安装在第二BGA封装部分的表面，或者安装于第一BGA封装部之外，或附加安装于二BGA封装部分的表面。第一防篡改安全网39除了可第二BGA封装部分的分离元件延伸之外，防篡改安全网可以被制造通过第一BGA的封装部分的分立离件进行延伸。每一个集成电路都可以被倒装安置，而不是被通过线接合于其各自的基底上。每一个集成电路可以被一对面对面键合的键合芯片集成电路所替代。多种集成电路可以被并排安装在第一和第二BGA封装部分的空腔内。单尖桩篱栅结构可以被扩展成包括两个以上外围焊球圆环的交错尖桩篱栅结构。因此，对于所描述的实施例中的各种特征的各种修改、变化和组合均可以被实施而不超越本发明权利要求所保护的范围。

Claims (46)

1.一种集成电路封装件，其特征在于包括：
第一球栅阵列封装件，其包括基底、集成电路芯片和焊球阵列，其中所述焊球阵列设置于所述基底的一表面上，且在所述基底一表面的背面设置有落焊点阵列；和
第二球栅阵列封装件，其也包括基底、集成电路芯片和焊球阵列，其中所述第二球栅阵列封装件的各焊球分别固接于所述第一球栅阵列封装的相应各落焊点，所述第二球栅阵列封装件的基底包括构成一防篡改安全网的多个导电件，且所述防篡改安全网的一导电件通过所述第二球栅阵列封装件的一焊球耦接到所述第一球栅阵列封装件的集成电路芯片。
2.如权利要求1所述的集成电路封装件，其特征在于，所述第二球栅阵列封装件的基底是包含多层导电层的印刷电路板，且所述防篡改安全网的多个导电件属于所述多层导电层。
3.如权利要求1所述的集成电路封装件，其特征在于，其中所述第一球栅阵列封装件的基底是包括多层导电层的印刷电路板，且所述第一球栅阵列封装件的印刷电路板包括第二防篡改安全网。
4.如权利要求1所述的集成电路封装件，其特征在于，进一步包括：
表面设有多个焊盘的印刷电路板，所述第一球栅阵列封装件的各焊球分别固定于所述印刷电路板的相应各焊盘，进而使得所述第一球栅阵列封装件固定于所述印刷电路板的一表面，且所述印刷电路板还包括防篡改安全网层，所述防篡改安全网层的一导电件耦接于第一球栅阵列封装件的一焊球。
5.如权利要求4所述的集成电路封装件，其特征在于，进一步包括：
固定于所述印刷电路板一表面的表面安装元件。
6.如权利要求4所述的集成电路封装件，其特征在于，进一步包括：
具有多个按键的键盘，所述键盘放置于所述印刷电路板一表面的背面，且其中所述印刷电路板的防篡改安全网层处于所述键盘和所述第一以及第二球栅阵列封装件之间。
7.如权利要求4所述的集成电路封装件，其特征在于，所述集成电路封装件是销售点终端。
8.如权利要求4所述的集成电路封装件，其特征在于，具有一导电通路，所述导电通路以所述第一球栅阵列封装件的集成电路芯片为起点，沿着所述第一球栅阵列封装件的基底延伸到所述第二球栅阵列封装件的第一焊球，再垂直穿越所述第一焊球延伸至处于所述第一球栅阵列封装件的集成电路芯片上方的所述第二球栅阵列封装件的防篡改安全网，经过所述防篡改安全网至所述第二球栅阵列封装件的第二焊球，再垂直向下延伸通过所述第二焊球和所述第一球栅阵列封装件的基底，最后到达一安装于所述第一球栅阵列封装件的基底表面的分离电阻器。
9.如权利要求4所述的集成电路封装件，其特征在于，具有一导电通路，所述导电通路以所述第一球栅阵列封装件的集成电路芯片为起点，沿着所述第一球栅阵列封装件的基底延伸到所述第二球栅阵列封装件的第一焊球，再垂直穿越所述第一焊球延伸至处于所述第一球栅阵列封装件的集成电路芯片上方的所述第二球栅阵列封装件的防篡改安全网，经过所述防篡改安全网到所述第二球栅阵列封装件的第二焊球，垂直向下延伸通过所述第二焊球和所述第一球栅阵列封装件的基底，最后到达一安装于所述第二球栅阵列封装件的基底表面的分离电阻器。
10.如权利要求1所述的集成电路封装件，其特征在于，所述防篡改安全网包括至少一对电气隔离的导电件，其中，所述一对导电件中的第一导电件通过所述第二球栅阵列封装件的第一焊球耦接于所述第一球栅阵列封装件的集成电路芯片的第一端子，所述一对导电件中的第二导电件通过所述第二球栅阵列封装件的第二焊球耦接于所述第一球栅阵列封装件的所述集成电路芯片的第二端子。
11.如权利要求1所述的集成电路封装件，其特征在于，其中，处于所述第一球栅阵列封装件上的各焊球和处于所述第二球栅阵列封装件上的相应各焊球构成的多对焊球，所述多对焊球形成围绕于所述第一球栅阵列封装件的集成电路芯片的防篡改尖桩篱栅结构，每对焊球中两焊球互相电连接以形成所述尖桩篱栅结构中垂直尖桩。
12.一种层叠封装（POP）装置，其特征在于，其包括：
具有基底的第一球栅阵列封装件，其表面具有一向下空腔，其中，篡改检测逻辑电路固定于所述基底，分离电阻器安装于所述基底的表面；和
安装于所述第一球栅阵列封装件的基底表面的第二球栅阵列封装件，所述第二球栅阵列封装件表面具有一向下空腔，其还包括基底和焊球阵列，其中，所述第二球栅阵列封装件的基底包括防篡改安全网，所述防篡改安全网通过所述第二球栅阵列封装件的焊球电耦接于所述篡改检测逻辑电路。
13.如权利要求12所述的层叠封装装置，其特征在于，所述层叠封装装置安装于一印刷电路板表面，所述印刷电路板含有第二防篡改安全网延伸于所述层叠封装装置下方的印刷电路板部分中，并且篡改检测逻辑电路通过第一球栅阵列封装件上设置的焊球耦接于第二防篡改安全网。
14.如权利要求13所述的层叠封装装置，其特征在于，其中层叠封装装置和印刷电路板是销售点（POS）终端的一部分。
15.如权利要求12所述的层叠封装装置，其特征在于，包括一固定于第二球栅阵列封装的基底的通用存储器装置，其中，所述通用存储器装置用于除销售点终端外的其他设备，所述篡改检测逻辑电路是主要用于销售点终端的专用集成电路的一部分。
16.如权利要求12所述的层叠封装装置，其特征在于，所述分离电阻器是用作防篡改安全网的终端电阻器。
17.如权利要求12所述的层叠封装装置，其特征在于，所述防篡改安全网延伸通过由第二球栅阵列封装件的外围焊球形成的焊球环，从而使所述焊球环形成尖桩篱栅安全网结构。
18.如权利要求12所述的层叠封装装置，其特征在于，其中第一球栅阵列封装件的基底是印刷电路板。
19.一种用于形成层叠封装安全模块的方法，其特征在于，其包括：
使用安装于第一球栅阵列封装件的集成电路监视第二球栅阵列封装件中的防篡改安全网，其中第二球栅阵列封装件背驮式安装于第一球栅阵列封装件，从而使第一和第二球栅阵列封装件共同形成层叠封装安全模块。
20.如权利要求19所述的方法，其特征在于，所述防篡改安全网包括导电件，所述导电件的第一端耦接于所述集成电路，所述导电件的第二端耦接于安装在所述第一球栅阵列封装件表面的终端电阻器。
21.如权利要求19所述的方法，其特征在于，一通用存储器装置包含于第二球栅阵列封装件中，所述通用存储器装置主要用于除销售点终端外的其他设备，所述安装于第一球栅阵列封装件中的集成电路是主要用于销售点终端的专用集成电路。
22.一种用于形成层叠封装安全模块的方法，其特征在于，其包括：
使用安装于第二球栅阵列封装件的集成电路监视第二球栅阵列封装件中的防篡改安全网，其中第二球栅阵列封装件背驮式安装于第一球栅阵列封装件，从而使第一和第二球栅阵列封装件共同形成层叠封装安全模块。
23.如权利要求22所述的方法，其特征在于，其中所述第二球栅阵列封装件包括基底，所述防篡改安全网是放置于所述基底中的网栅导电件。
24.一种安全模块，其特征在于，包括：
表面能安装集成电路芯片的第一封装件，其包括位于一表面的黏附结构阵列和位于所述一表面的背面的落焊点阵列；和
具有向下空腔且表面能安装集成电路芯片的第二封装件，其包括基底和位于表面的黏附结构阵列，所述第二封装件的各黏附结构固接于所述第一封装件的相应各落焊点，并且所述第二封装件的基底包括一检测构件，所述检测构件用于对从所述第二封装件的基底进入所述安全模块的通道进行检测。
25.如权利要求24所述的安全模块，其特征在于，其中所述检测构件包括防篡改安全网，且所述检测构件能由安装在所述第一封装件的集成电路芯片驱动和监视。
26.一种集成电路封装件，其特征在于，包括：
第一球栅阵列（BGA）封装件，其具有基底、集成电路芯片和焊球阵列，其中所述焊球阵列设置于基底的一表面上，基底的一表面的背面设置有落焊点阵列；和
第二球栅阵列封装件，其具有基底、集成电路芯片和焊球阵列，其中，第二球栅阵列（BGA）封装件的各焊球分别固接于第一球栅阵列封装件基底的相应各落焊点，第二球栅阵列封装件的基底包括属于一防篡改安全网的多个导电件，所述防篡改安全网的一导电件耦接于第二球栅阵列封装件的集成电路芯片。
27.一种层叠封装安全模块，其特征在于，包括：
第一球栅阵列封装部分，其具有第一基底、第一集成电路芯片和第一焊球阵列，其中，所述第一焊球阵列设置于所述第一基底的一表面，所述第一集成电路芯片固定于所述第一基底一表面的背面，并且在所述第一基底一表面的背面还设置有第一落焊点阵列；
第二球栅阵列封装部分，其具有第二基底、第二集成电路芯片和第二焊球阵列，其中，各第二焊球固接于所述第一球栅阵列封装部分的第一基底的相应各第一落焊点，所述第二集成电路芯片固定于所述第二基底的一表面的背面，且在所述第二基底一表面的背面还设置有第二落焊点阵列；和
球栅阵列网罩，包括第三焊球阵列和第三基底，其中所述第三焊球阵列固定于所述第二基底，但所述第三基底并不包含任何集成电路芯片，所述第三基底包括构成一防篡改安全网的多个导电件，其中所述防篡改安全网的一导电件电耦接于所述第一球栅阵列封装部分的第一集成电路芯片。
28.如权利要求27所述的层叠封装安全模块，其特征在于，所述第一球栅阵列封装部分进一步包括：
覆盖于所述第一集成电路芯片的密封剂；和
分离电容器，固定于所述第一基底一表面的背面，且其未被密封剂所覆盖。
29.如权利要求27所述的层叠封装安全模块，其特征在于，所述第二球栅阵列封装部分进一步包括：
覆盖于所述第二集成电路芯片的密封剂；和
分离电容器，固定于所述第二基底一表面的背面，且其未被密封剂所覆盖。
30.如权利要求28所述的层叠封装安全模块，其特征在于，所述第一球栅阵列封装部分进一步包括：
分离电阻器，固定于所述第一基底的一表面的背面，其中所述分离电阻器的第一端子电耦接于所述第一球栅阵列封装部分的第一焊球阵列的第一个焊球，所述分离电阻器的第二端子电耦接于所述第一球栅阵列封装部分的第一焊球阵列的第二个焊球。
31.如权利要求30所述的层叠封装安全模块，其特征在于，所述层叠封装安全模块表面安装有印刷电路板，其中一电阻器设置于所述层叠封装安全模块和所述印刷电路板之间，并且所述电阻器电耦接于所述防篡改安全网的导电件。
32.如权利要求27所述的层叠封装安全模块，其特征在于，其中所述第一集成电路芯片包括篡改检测逻辑。
33.如权利要求31所述的层叠封装安全模块，其特征在于，所述第三基底仅包括一层导电层。
34.如权利要求27所述的层叠封装安全模块，其特征在于，包括由所述第一焊球阵列中的多个第一焊球和所述第二焊球阵列中的多个第二焊球和所述第三焊球阵列中的多个第三焊球形成多组焊球组，所述多组焊球组构成包围所述第一和第二集成电路芯片的防篡改尖桩篱栅结构，且每组中的焊球电连接以构成尖桩篱栅结构的垂直尖桩。
35.如权利要求27所述的层叠封装安全模块，其特征在于，所述球栅阵列网罩是至多具有两层导电层的印刷电路板。
36.如权利要求27所述的层叠封装安全模块，其特征在于，所述第二焊球阵列包括由第二焊球排列成的第二焊球外环和由第二焊球排列成的第二焊球内环，所述第三焊球阵列包括由第三焊球排列成的第三焊球外环和由第三焊球排列成的第三焊球内环，所述球栅阵列网罩的防篡改安全网导电体通过所述第二焊球内环的一第二焊球和所述第三焊球内环的一第三焊球耦接于所述第一集成电路芯片。
37.如权利要求27所述的层叠封装安全模块，其特征在于，所述第三基底具有一平坦的矩形上表面、一平坦的矩形下表面和四个侧边，其中所述矩形下表面延伸至第一侧边、第二侧边、第三侧边和第四侧边，所述第三焊球阵列从所述矩形平坦下表面伸出，所述矩形上表面和所述四个侧边都没有暴露在外的导电元件。
38.一种球栅阵列安全网罩，其特征在于，其包括：
印刷电路板基底，具有一平坦的矩形上表面、一平坦的矩形下表面和四个侧边，其中所述矩形下表面延伸至第一侧边、第二侧边、第三侧边和第四侧边，所述矩形上表面没有暴露在外的导电元件，且所述四个侧边也没有暴露在外的导电元件，所述印刷电路板基底包括一防篡改安全网的多个导电件，所述印刷电路板基底不包含任何集成电路芯片；和
多个焊球，固定于所述矩形下表面，所述多个焊球沿所述矩形下表面的外围部分设置，以便在所述矩形下表面形成一中心空腔，所述多个焊球中的一个耦接于所述防篡改安全网的第一导电件，所述多个焊球的另一个耦接于所述防篡改安全网的第二导电件。
39.如权利要求38所述的球栅阵列安全网罩，其特征在于，其中所述多个焊球形成一外同心圆焊球层和一内同心圆焊球层，其中耦接于第一导电件的焊球是所述内同心圆焊球层的焊球。
40.如权利要求38所述的球栅阵列安全网罩，其特征在于，所述印刷电路板基底不具有集成电路芯片黏附结构，所述印刷电路板基底的厚度小于0.5毫米。
41.一种用于形成层叠封装安全模块以阻止未经授权的访问的方法，其特征在于，包括：
（a）堆叠第二球栅阵列封装部分到第一球栅阵列封装部分上，使得所述第二球栅阵列封装部分背驮式安装于所述第一球栅阵列封装部分上；和
（b）堆叠球栅阵列安全网罩到所述第二球栅阵列封装部分上，其中所述球栅阵列安全网罩包括基底，所述基底包括防篡改安全网和多个焊球，但没有集成电路芯片固定在所述基底上，堆叠在所述第二球栅阵列封装部分上的所述球栅阵列安全网罩，能使所述防篡改安全网的导电件通过所述球栅阵列安全网罩的一焊球电耦接于所述第二球栅阵列封装部分。
42.如权利要求41所述的用于形成层叠封装安全模块的方法，其特征在于，所述第二球栅阵列封装部分包括基底，一集成电路芯片和分离电容器分别固定于所述第二球栅阵列封装部分的基底，所述方法进一步包括：
在步骤（a）和步骤（b）之后，采用密封剂覆盖所述集成电路芯片，但在所述分离电容器的顶端和所述球栅阵列安全网罩的基底之间没有密封剂。
43.如权利要求41所述的用于形成层叠封装安全模块的方法，其特征在于，所述第一球栅阵列封装部分包括基底，一集成电路芯片和分离电容器分别固定于所述基底，所述方法进一步包括：
在步骤（a）和步骤（b）之后，采用密封剂覆盖所述集成电路芯片，但在所述分离电容器的顶端和所述第二球栅阵列封装部分之间没有密封剂。
44.如权利要求41所述的用于形成层叠封装安全模块的方法，其特征在于，进一步包括：
在所述第一球栅阵列封装部分设置一终端电阻器，且使所述终端电阻器的第一端子耦接于所述第一球栅阵列封装部分的一焊球；和
在所述第一球栅阵列封装部分的另一焊球和所述终端电阻器的第二端子之间建立一电连接，从而形成一导电通路，所述导电通路从所述第一球栅阵列封装部分的集成电路芯片出发，通过所述球栅阵列安全网罩的防篡改安全网的导电件，再通过所述球栅阵列安全网罩的焊球、所述第二球栅阵列封装部分的焊球、所述第一球栅阵列封装部分的另一焊球、和所述第一球栅阵列封装部分的一焊球，到达所述终端电阻器的第一端子。
45.如权利要求41所述的用于形成层叠封装安全模块的方法，其特征在于，进一步包括：
在所述第一球栅阵列封装部分的基底的一表面设置一用于安装一负载的黏附点、和多个焊球，并且一集成电路芯片固定于所述第一球栅阵列封装部分的基底一表面的背面。
46.一种用于形成层叠封装安全模块的方法，其特征在于，其包括：
制造一印刷电路板基底，其具有一平坦的矩形上表面，一平坦的矩形下表面和四个侧边，其中，所述矩形下表面延伸至第一侧边、第二侧边、第三侧边和第四侧边，所述矩形上表面没有暴露在外的导电元件，并且所述四个侧边也没有暴露在外的导电元件，所述印刷电路板基底不具有集成电路芯片黏附结构，且所述印刷电路板基底的厚度小于0.5毫米，并包括构成一防篡改安全网的多个导电件；和
制造多个焊球，所述多个焊球固定于所述印刷电路板基底的矩形下表面，且沿所述矩形下表面的外围放置，以便在所述矩形下表面围成一中心空腔，其中所述多个焊球中的一个电耦接于所述防篡改安全网的第一导电件，所述多个焊球中的另一个电耦接于所述防篡改安全网的第二导电件。
CN2007800525690A 2007-04-13 2007-08-10 具有球栅阵列网罩的层叠封装安全模块 Expired - Fee Related CN101904002B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US11/786,871 2007-04-13
US11/786,871 US7923830B2 (en) 2007-04-13 2007-04-13 Package-on-package secure module having anti-tamper mesh in the substrate of the upper package
US11/800,175 2007-05-03
US11/800,175 US7868441B2 (en) 2007-04-13 2007-05-03 Package on-package secure module having BGA mesh cap
PCT/US2007/017755 WO2008127267A1 (en) 2007-04-13 2007-08-10 Package-on-package secure module having bga mesh cap

Publications (2)

Publication Number Publication Date
CN101904002A CN101904002A (zh) 2010-12-01
CN101904002B true CN101904002B (zh) 2013-05-15

Family

ID=39852954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800525690A Expired - Fee Related CN101904002B (zh) 2007-04-13 2007-08-10 具有球栅阵列网罩的层叠封装安全模块

Country Status (7)

Country Link
US (1) US7868441B2 (zh)
EP (1) EP2013907B1 (zh)
JP (1) JP5503526B2 (zh)
KR (1) KR101394177B1 (zh)
CN (1) CN101904002B (zh)
DE (1) DE602007013738D1 (zh)
WO (1) WO2008127267A1 (zh)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080278353A1 (en) * 2007-05-11 2008-11-13 Measurement Specialties, Inc. Tamper resistant electronic transaction assembly
US7723998B2 (en) * 2007-06-12 2010-05-25 Itt Manufacturing Enterprises, Inc. Integrated circuit protection and detection grid
US8502396B2 (en) * 2007-12-06 2013-08-06 Broadcom Corporation Embedded package security tamper mesh
US8064214B2 (en) * 2008-01-04 2011-11-22 Dialogic Corporation Press fit passive component
US8049320B2 (en) * 2008-02-19 2011-11-01 Texas Instruments Incorporated Integrated circuit stacked package precursors and stacked packaged devices and systems therefrom
US9003559B2 (en) * 2008-07-29 2015-04-07 International Business Machines Corporation Continuity check monitoring for microchip exploitation detection
US7952478B2 (en) * 2008-07-29 2011-05-31 International Business Machines Corporation Capacitance-based microchip exploitation detection
FR2935061A1 (fr) 2008-08-13 2010-02-19 St Microelectronics Rousset Dispositif de detection d'une attaque d'un circuit integre
US7891980B2 (en) * 2008-11-05 2011-02-22 Dialogic Corporation Interconnect device with discrete in-line components
US20100123215A1 (en) * 2008-11-20 2010-05-20 Qualcomm Incorporated Capacitor Die Design for Small Form Factors
US8089285B2 (en) * 2009-03-03 2012-01-03 International Business Machines Corporation Implementing tamper resistant integrated circuit chips
TWI419283B (zh) * 2010-02-10 2013-12-11 Advanced Semiconductor Eng 封裝結構
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8637985B2 (en) * 2011-02-16 2014-01-28 ISC8 Inc. Anti-tamper wrapper interconnect method and a device
US8481420B2 (en) * 2011-03-15 2013-07-09 Stats Chippac Ltd. Integrated circuit packaging system with lead frame stacking module and method of manufacture thereof
US8806420B2 (en) 2011-09-13 2014-08-12 Alcatel Lucent In-grid on-device decoupling for BGA
KR101632249B1 (ko) 2011-10-31 2016-07-01 인텔 코포레이션 멀티 다이 패키지 구조들
US20130140364A1 (en) * 2011-12-01 2013-06-06 Magtek, Inc. Systems and methods for detecting and preventing tampering of card readers
US9122968B2 (en) 2012-04-03 2015-09-01 X-Card Holdings, Llc Information carrying card comprising a cross-linked polymer composition, and method of making the same
US9439334B2 (en) 2012-04-03 2016-09-06 X-Card Holdings, Llc Information carrying card comprising crosslinked polymer composition, and method of making the same
WO2014034982A1 (ko) * 2012-08-31 2014-03-06 주식회사 블루버드 보안 기능이 구비된 모바일 단말기
JP5778348B2 (ja) * 2012-08-31 2015-09-16 ブルーバード インコーポレイテッド モバイル端末機
CN102858082B (zh) * 2012-09-26 2015-06-10 深圳市九思泰达技术有限公司 核心模块安全区防护结构
KR101909202B1 (ko) 2012-10-08 2018-10-17 삼성전자 주식회사 패키지-온-패키지 타입의 패키지
TWI524487B (zh) * 2013-03-06 2016-03-01 穩懋半導體股份有限公司 結合基板通孔與金屬凸塊之半導體晶片之製程方法
US9704829B2 (en) 2013-03-06 2017-07-11 Win Semiconductor Corp. Stacked structure of semiconductor chips having via holes and metal bumps
US10906287B2 (en) 2013-03-15 2021-02-02 X-Card Holdings, Llc Methods of making a core layer for an information carrying card, and resulting products
US8896086B1 (en) * 2013-05-30 2014-11-25 Freescale Semiconductor, Inc. System for preventing tampering with integrated circuit
GB201311834D0 (en) 2013-07-02 2013-08-14 Qinetiq Ltd Electronic hardware assembly
CN103500740B (zh) * 2013-10-10 2017-01-11 昆腾微电子股份有限公司 抗侵入式攻击的芯片及其制作方法和攻击检测的方法
CN103617908B (zh) * 2013-11-15 2015-11-04 福建鑫诺通讯技术有限公司 支付终端的键盘安全保护装置及方法
JP6264023B2 (ja) * 2013-12-20 2018-01-24 アイシン精機株式会社 電子部品の電気接続構造
TWI591707B (zh) * 2014-06-05 2017-07-11 東琳精密股份有限公司 薄型化晶片之封裝結構及其製造方法
CN105891651B (zh) 2015-01-16 2019-12-10 恩智浦美国有限公司 低功率开路检测系统
US9560737B2 (en) 2015-03-04 2017-01-31 International Business Machines Corporation Electronic package with heat transfer element(s)
FR3035267B1 (fr) * 2015-04-20 2018-05-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Puce electronique comportant une face arriere protegee
WO2016175789A1 (en) * 2015-04-29 2016-11-03 Hewlett Packard Enterprise Development Lp Physical barrier to inhibit a penetration attack
US9493083B1 (en) 2015-06-22 2016-11-15 Delphi Technologies, Inc. Electrical plug adapter
US10426037B2 (en) 2015-07-15 2019-09-24 International Business Machines Corporation Circuitized structure with 3-dimensional configuration
US9693459B2 (en) 2015-07-16 2017-06-27 Delphi Technologies, Inc. Circuit board assembly and method of manufacturing same
US9924591B2 (en) 2015-09-25 2018-03-20 International Business Machines Corporation Tamper-respondent assemblies
US9894749B2 (en) 2015-09-25 2018-02-13 International Business Machines Corporation Tamper-respondent assemblies with bond protection
US10098235B2 (en) 2015-09-25 2018-10-09 International Business Machines Corporation Tamper-respondent assemblies with region(s) of increased susceptibility to damage
US10175064B2 (en) 2015-09-25 2019-01-08 International Business Machines Corporation Circuit boards and electronic packages with embedded tamper-respondent sensor
US10172239B2 (en) 2015-09-25 2019-01-01 International Business Machines Corporation Tamper-respondent sensors with formed flexible layer(s)
US9591776B1 (en) 2015-09-25 2017-03-07 International Business Machines Corporation Enclosure with inner tamper-respondent sensor(s)
US9578764B1 (en) 2015-09-25 2017-02-21 International Business Machines Corporation Enclosure with inner tamper-respondent sensor(s) and physical security element(s)
US9911012B2 (en) 2015-09-25 2018-03-06 International Business Machines Corporation Overlapping, discrete tamper-respondent sensors
US10143090B2 (en) 2015-10-19 2018-11-27 International Business Machines Corporation Circuit layouts of tamper-respondent sensors
US9978231B2 (en) 2015-10-21 2018-05-22 International Business Machines Corporation Tamper-respondent assembly with protective wrap(s) over tamper-respondent sensor(s)
US9913389B2 (en) 2015-12-01 2018-03-06 International Business Corporation Corporation Tamper-respondent assembly with vent structure
US9455233B1 (en) 2015-12-02 2016-09-27 Freescale Semiconductor, Inc. System for preventing tampering with integrated circuit
US9555606B1 (en) 2015-12-09 2017-01-31 International Business Machines Corporation Applying pressure to adhesive using CTE mismatch between components
US10327343B2 (en) 2015-12-09 2019-06-18 International Business Machines Corporation Applying pressure to adhesive using CTE mismatch between components
US9721880B2 (en) * 2015-12-15 2017-08-01 Intel Corporation Integrated circuit package structures
US9554477B1 (en) 2015-12-18 2017-01-24 International Business Machines Corporation Tamper-respondent assemblies with enclosure-to-board protection
CN105405817B (zh) * 2015-12-30 2018-05-25 朝阳无线电元件有限责任公司 一种陶封轴向二极管的制造方法
US9916744B2 (en) 2016-02-25 2018-03-13 International Business Machines Corporation Multi-layer stack with embedded tamper-detect protection
US9904811B2 (en) 2016-04-27 2018-02-27 International Business Machines Corporation Tamper-proof electronic packages with two-phase dielectric fluid
US9913370B2 (en) 2016-05-13 2018-03-06 International Business Machines Corporation Tamper-proof electronic packages formed with stressed glass
US9881880B2 (en) 2016-05-13 2018-01-30 International Business Machines Corporation Tamper-proof electronic packages with stressed glass component substrate(s)
US9858776B1 (en) 2016-06-28 2018-01-02 International Business Machines Corporation Tamper-respondent assembly with nonlinearity monitoring
US10321589B2 (en) 2016-09-19 2019-06-11 International Business Machines Corporation Tamper-respondent assembly with sensor connection adapter
US10299372B2 (en) 2016-09-26 2019-05-21 International Business Machines Corporation Vented tamper-respondent assemblies
US10271424B2 (en) 2016-09-26 2019-04-23 International Business Machines Corporation Tamper-respondent assemblies with in situ vent structure(s)
US10621351B2 (en) 2016-11-01 2020-04-14 Raptor Engineering, LLC. Systems and methods for tamper-resistant verification of firmware with a trusted platform module
US9999124B2 (en) 2016-11-02 2018-06-12 International Business Machines Corporation Tamper-respondent assemblies with trace regions of increased susceptibility to breaking
US10327329B2 (en) 2017-02-13 2019-06-18 International Business Machines Corporation Tamper-respondent assembly with flexible tamper-detect sensor(s) overlying in-situ-formed tamper-detect sensor
CN111095534A (zh) * 2017-09-15 2020-05-01 密码研究公司 背面网格连接的封装技术
US10636749B2 (en) * 2017-11-14 2020-04-28 Intel Corporation Semiconductor package substrate support structures for ball-grid array cavities, and methods of assembling same
US10306753B1 (en) 2018-02-22 2019-05-28 International Business Machines Corporation Enclosure-to-board interface with tamper-detect circuit(s)
US11361204B2 (en) 2018-03-07 2022-06-14 X-Card Holdings, Llc Metal card
US11122682B2 (en) 2018-04-04 2021-09-14 International Business Machines Corporation Tamper-respondent sensors with liquid crystal polymer layers
US10770410B2 (en) * 2018-08-03 2020-09-08 Arm Limited Circuit alteration detection in integrated circuits
EP3644351A1 (en) * 2018-10-26 2020-04-29 Nagravision SA Protection of wire-bond ball grid array packaged integrated circuit chips
US11205625B2 (en) 2019-04-12 2021-12-21 Invensas Bonding Technologies, Inc. Wafer-level bonding of obstructive elements
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11610846B2 (en) * 2019-04-12 2023-03-21 Adeia Semiconductor Bonding Technologies Inc. Protective elements for bonded structures including an obstructive element
US11385278B2 (en) 2019-05-23 2022-07-12 Invensas Bonding Technologies, Inc. Security circuitry for bonded structures
US10810475B1 (en) 2019-12-20 2020-10-20 Capital One Services, Llc Systems and methods for overmolding a card to prevent chip fraud
US10888940B1 (en) 2019-12-20 2021-01-12 Capital One Services, Llc Systems and methods for saw tooth milling to prevent chip fraud
US10817768B1 (en) 2019-12-20 2020-10-27 Capital One Services, Llc Systems and methods for preventing chip fraud by inserts in chip pocket
US11049822B1 (en) 2019-12-20 2021-06-29 Capital One Services, Llc Systems and methods for the use of fraud prevention fluid to prevent chip fraud
US10977539B1 (en) 2019-12-20 2021-04-13 Capital One Services, Llc Systems and methods for use of capacitive member to prevent chip fraud
US11715103B2 (en) 2020-08-12 2023-08-01 Capital One Services, Llc Systems and methods for chip-based identity verification and transaction authentication
US20230206211A1 (en) * 2020-09-24 2023-06-29 Sumup Payments Ltd. Communication system and display synchronization

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956576A (en) * 1996-09-13 1999-09-21 International Business Machines Corporation Enhanced protection of semiconductors with dual surface seal
US7126829B1 (en) * 2004-02-09 2006-10-24 Pericom Semiconductor Corp. Adapter board for stacking Ball-Grid-Array (BGA) chips
CN1855474A (zh) * 2005-04-14 2006-11-01 国际商业机器公司 用于针对加密应用实现安全多芯片模块的方法和结构
CN101258552A (zh) * 2005-07-21 2008-09-03 爱特梅尔公司 用于数据保护的安全方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5389738A (en) 1992-05-04 1995-02-14 Motorola, Inc. Tamperproof arrangement for an integrated circuit device
US5783870A (en) 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
US5861662A (en) 1997-02-24 1999-01-19 General Instrument Corporation Anti-tamper bond wire shield for an integrated circuit
CN1188911C (zh) 1999-05-03 2005-02-09 因芬尼昂技术股份公司 保护多维结构的芯片堆的方法和装置
JP3798597B2 (ja) * 1999-11-30 2006-07-19 富士通株式会社 半導体装置
US7005733B2 (en) 1999-12-30 2006-02-28 Koemmerling Oliver Anti tamper encapsulation for an integrated circuit
AU2001253818A1 (en) 2000-02-14 2001-08-20 Christina Alvarez Security module system, apparatus and process
US6646565B1 (en) 2000-06-01 2003-11-11 Hewlett-Packard Development Company, L.P. Point of sale (POS) terminal security system
US20020127771A1 (en) 2001-03-12 2002-09-12 Salman Akram Multiple die package
US7065656B2 (en) 2001-07-03 2006-06-20 Hewlett-Packard Development Company, L.P. Tamper-evident/tamper-resistant electronic components
JP2003100947A (ja) 2001-09-20 2003-04-04 Mitsubishi Electric Corp 半導体装置及び半導体装置モジュール
US7053476B2 (en) 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
DE60331682D1 (de) * 2002-12-18 2010-04-22 Nxp Bv Betrugssichere verpackung
US7343496B1 (en) 2004-08-13 2008-03-11 Zilog, Inc. Secure transaction microcontroller with secure boot loader
US8074082B2 (en) 2004-10-08 2011-12-06 Aprolase Development Co., Llc Anti-tamper module
US7703201B2 (en) 2004-10-25 2010-04-27 International Business Machines Corporation Method of embedding tamper proof layers and discrete components into printed circuit board stack-up
US7429787B2 (en) * 2005-03-31 2008-09-30 Stats Chippac Ltd. Semiconductor assembly including chip scale package and second substrate with exposed surfaces on upper and lower sides
KR100618892B1 (ko) 2005-04-13 2006-09-01 삼성전자주식회사 와이어 본딩을 통해 팬 아웃 구조를 달성하는 반도체패키지
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
US7745865B2 (en) * 2005-07-20 2010-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Devices and methods for preventing capacitor leakage
US7788801B2 (en) * 2005-07-27 2010-09-07 International Business Machines Corporation Method for manufacturing a tamper-proof cap for an electronic module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956576A (en) * 1996-09-13 1999-09-21 International Business Machines Corporation Enhanced protection of semiconductors with dual surface seal
US7126829B1 (en) * 2004-02-09 2006-10-24 Pericom Semiconductor Corp. Adapter board for stacking Ball-Grid-Array (BGA) chips
CN1855474A (zh) * 2005-04-14 2006-11-01 国际商业机器公司 用于针对加密应用实现安全多芯片模块的方法和结构
CN101258552A (zh) * 2005-07-21 2008-09-03 爱特梅尔公司 用于数据保护的安全方法

Also Published As

Publication number Publication date
KR101394177B1 (ko) 2014-05-14
EP2013907B1 (en) 2011-04-06
JP5503526B2 (ja) 2014-05-28
WO2008127267A1 (en) 2008-10-23
US20080251906A1 (en) 2008-10-16
KR20090130046A (ko) 2009-12-17
DE602007013738D1 (de) 2011-05-19
US7868441B2 (en) 2011-01-11
CN101904002A (zh) 2010-12-01
JP2010524253A (ja) 2010-07-15
EP2013907A4 (en) 2009-07-29
EP2013907A1 (en) 2009-01-14

Similar Documents

Publication Publication Date Title
CN101904002B (zh) 具有球栅阵列网罩的层叠封装安全模块
US7923830B2 (en) Package-on-package secure module having anti-tamper mesh in the substrate of the upper package
US7615416B1 (en) Secure package with anti-tamper peripheral guard ring
US8890298B2 (en) Embedded package security tamper mesh
US20120256305A1 (en) Integrated Circuit Package Security Fence
EP3336759B1 (en) Fingerprint sensing module and method for manufacturing the fingerprint sensing module
US7656630B2 (en) Active protection device for protecting circuit against mechanical and electromagnetic attack
US5072331A (en) Secure circuit structure
JP3717937B2 (ja) 多重半導体ダイを搭載したパッケージ
US20210150175A1 (en) Fingerprint sensing module and method for manufacturing the fingerprint sensing module
US11023702B2 (en) Fingerprint sensing module and method for manufacturing the fingerprint sensing module
US20150050777A1 (en) Integrated circuit package having surface-mount blocking elements
CN103514674B (zh) 智能卡阅读器
US7389542B2 (en) Authentication system having a semiconductor device containing data which are difficult to analyze through illegitimate access, and semiconductor device therefor
US20130206843A1 (en) Integrated circuit package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Address after: American California

Applicant after: Maxim Integrated Products Inc.

Address before: American California

Applicant before: Maxim Integrated Products, Inc.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: MAXIM INTEGRATED PRODUCTS, INC. TO: MAXIM INTEGRATED PRODUCTS INC.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130515

Termination date: 20190810

CF01 Termination of patent right due to non-payment of annual fee