CN101902641A - 接收设备、接收方法和程序以及接收系统 - Google Patents

接收设备、接收方法和程序以及接收系统 Download PDF

Info

Publication number
CN101902641A
CN101902641A CN2010101844682A CN201010184468A CN101902641A CN 101902641 A CN101902641 A CN 101902641A CN 2010101844682 A CN2010101844682 A CN 2010101844682A CN 201010184468 A CN201010184468 A CN 201010184468A CN 101902641 A CN101902641 A CN 101902641A
Authority
CN
China
Prior art keywords
decoding
transfer path
ldpc
density parity
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101844682A
Other languages
English (en)
Other versions
CN101902641B (zh
Inventor
岸本直道
松本英之
宫内俊之
水谷祐一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101902641A publication Critical patent/CN101902641A/zh
Application granted granted Critical
Publication of CN101902641B publication Critical patent/CN101902641B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1128—Judging correct decoding and iterative stopping criteria other than syndrome check and upper limit for decoding iterations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
    • H03M13/3715—Adaptation to the number of estimated errors or to the channel state
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本发明涉及接收设备、接收方法和程序以及接收系统。该接收设备包括：解码部，其被配置为接收低密度奇偶校验码并将其解码；以及解码控制部，其被配置为基于条件信息来控制解码的频率，该条件信息是表示影响解码部中的功率消耗的通信条件的指标。

Description

接收设备、接收方法和程序以及接收系统
技术领域
本发明涉及接收设备、接收方法和程序以及接收系统，更具体地，涉及被配置为在恶劣条件下减少功率消耗而在良好条件下将LDPC(低密度奇偶校验)码正常解码的接收设备、接收方法和程序以及接收系统。
背景技术
由于具有强大的错误校正能力，DVB-S2(第二代卫星数字视频广播)标准和DVB-T2(第二代地面数字视频广播)标准利用了LDPC码，用于在例如基于这些标准的数字电视系统中使用。
LDPC码被重复解码以提供高错误校正能力。然而，解码的重复导致了数字电视系统的功率消耗的上升。此外，在接收设备中作为LDPC码输入的LLR(对数似然比)的每码字的数据量取决于符号速率(symbolrate)等。因此，在给定时间段内可以执行的解码的重复数量是变化的。进一步地，如果在LDPC码的每码元数据量中存在变化，则在解码的时序中出现偏差，从而在功率消耗中引起大的变化。
现在，参照图1，示出了说明被配置为接收LDPC码的接收设备的框图。
图1中所示的接收设备10包括LDPC解码块11和重复计数控制块12。
LDPC解码块11响应于从重复计数控制块12提供的、用于使能LLR的接收的解码使能信号，接收作为用于每个从外部输入的帧的LDPC码的对数似然比。LDPC解码块11通过使用所接收的对数似然比来执行LDPC解码。LDPC解码块11基于解码结果来确定LDPC解码是否已成功。然后，取决于确定结果，LDPC解码块11向重复计数控制块12提供表示成功的LDPC解码的解码成功标志或表示不成功的LDPC解码的解码不成功标志。此外，按照通过重复计数控制块12所指定的，LDPC解码块11输出解码结果。
在重复计数控制块12中输入表示帧起始时序的帧起始信号。响应于帧起始信号，重复计数控制块12将解码使能信号输入LDPC解码块11。应该注意，如果解码使能信号的电平是H(高)电平，则使能对数似然比的接收；如果解码使能信号的电平是L(低)电平，则禁止对数似然比的接收。
如果从LDPC解码块11提供了解码成功标志，则重复计数控制块12指示LDPC解码块11输出解码结果。另一方面，如果从LDPC解码块11提供了解码不成功标志，则重复计数控制块12在接收到下一帧的帧起始信号之前指示LDPC解码块11再次执行解码，并且在接收到下一帧的帧起始信号时指示LDPC解码块11输出解码结果。
参照图2，示出了表示通过接收设备10执行的解码处理的流程图。在响应于起始帧的帧起始信号、从重复计数控制块12向LDPC解码块11输入了H电平的解码使能信号时，该处理启动。
在步骤S11中，LDPC解码块11接收用于每个来自外部的帧的对数似然比。在接收对数似然比之后，解码使能信号变为L电平。在步骤S12中，LDPC解码块11通过使用所接收的对数似然比来执行LDPC解码。在步骤S13中，LDPC解码块11基于解码结果来确定LDPC解码是否已成功。
如果在步骤S13中发现LDPC解码成功，则LDPC解码块11向重复计数控制块12提供解码成功标志。作为响应，重复计数控制块12指示LDPC解码块11输出解码结果。接着，在步骤S14中，LDPC解码块11输出解码结果。
在步骤S15中，重复计数控制块12确定是否已输入了新的帧起始信号。如果在步骤S15中未发现输入了新的帧起始信号，则重复计数控制块12进行等待，直到输入了新的帧起始信号为止。
另一方面，如果在步骤S15中发现输入了新的帧起始信号，则重复计数控制块12向LDPC解码块11输入H电平的解码使能信号，以将处理进程返回步骤S11。由此，执行对于作为先前解码对象的帧的下一帧的对数似然比的LDPC解码。
如果在步骤S13中发现LDPC解码不成功，则LDPC解码块11向重复计数控制块12提供解码不成功标志。接着，在步骤S16中，重复计数控制块12确定是否已输入了新的帧起始信号。
如果在步骤S16中未发现输入了新的帧起始信号，则重复计数控制块12指示LDPC解码块11执行解码并将处理进程返回步骤S12。然后，重复步骤S12、S13和S16的处理操作，直到发现LDPC解码成功或者输入了新的帧起始信号为止。
另一方面，如果在步骤S16中发现输入了新的帧起始信号，则重复计数控制块12输入H电平的解码使能信号。
接着，在步骤S17中，LDPC解码块11响应于通过重复计数控制块12提供的指令，输出解码结果。因而，在直到输入了作为解码对象的当前帧的下一帧的帧起始信号为止的时间段内，接收设备10可以重复LDPC解码直到LDPC解码成功为止。在步骤S17的处理之后，处理进程返回步骤S11，以执行对于作为先前解码对象的帧的下一帧的对数似然比的解码。
参照图3，示出了表示在解码结果的BER(误码率)相对低的条件下接收设备10的操作时序的时序图。图4示出了表示在解码结果的BER相对高的条件下接收设备10的操作时序的时序图。
如图3中所示，在解码结果的BER相对低的条件下，借助于相对小的重复解码计数使错误校正收敛，使得通过在LDPC解码成功的情况下停止LDPC解码来抑制功率消耗。
另一方面，如图4中所示，在解码结果的BER相对高的条件下，解码的重复执行不能充分执行错误校正，使得重复解码直到输入了下一个帧起始信号为止。这使功率消耗总是保持在高水平。
所以，提出了如下技术，如果解码的重复执行不能实现充分的错误校正，则通过检测到不充分的错误校正来停止重复解码，从而抑制功率消耗(参考JP-T-2008-544692和日本专利公开第2007-81640号)。
进一步地，提出了如下技术：基于诸如信噪比(SNR)、噪声功率、噪声量等的通信路径条件来控制重复解码计数(参考日本专利公开第2009-38707号)。
发明内容
当LDPC码用于数字电视广播并且BER高到例如使得无法显示图像时，如果LDPC码本身停止而非限制LDPC码的重复计数，则对于数字电视系统其自身整体没有实际上的损害。如果LDPC码本身停止了，则可以更加抑制功率消耗。
然而，一旦LDPC码停止，则不能测量BER等，从而不能够以BER等用作指标来重新启动LDPC码。因此，如果发生BER低至借助于小的重复解码计数使错误校正收敛，也不能将LDPC码解码。
因此，本发明涉及以上确定的以及其他与相关技术的方法和设备相关联的问题，并通过提供被配置为在恶劣条件下抑制功率消耗而在良好条件下将LDPC码正常解码的接收设备、接收方法和程序以及接收系统，解决了所强调的问题。
为实现本发明并且根据其一个实施例，提供了一种接收设备。该接收设备包括：解码装置，其用于接收低密度奇偶校验码并将其解码；以及解码控制装置，其用于基于条件信息来控制解码的频率，该条件信息是表示影响解码装置中的功率消耗的通信条件的指标。
本发明的该实施例的一种方法和一种程序对应于本发明的该实施例的上述接收设备。
在本发明的该实施例中，将接收到的LDPC码解码，并且基于条件信息来控制解码的频率，该条件信息是表示影响解码时的功率消耗的通信条件的指标。
为实施本发明和根据本发明的另一个实施例，提供了一种接收系统。该接收系统包括：获取装置，其用于从传送路径获取信号；以及传送路径解码处理装置，其用于对通过获取装置获取的信号执行传送路径解码处理。传送路径解码处理装置具有：解码单元，其用于将信号的低密度奇偶校验码解码；以及解码控制单元，其用于基于条件信息来控制解码的频率，该条件信息是表示影响解码单元中的功率消耗的通信条件的指标。
在本发明的该实施例中，从传送路径获取信号，并且对所获取的信号执行传送路径解码处理。在传送路径解码处理中，将信号的LDPC码解码，并且基于条件信息来控制解码的频率，该条件信息是表示影响解码时的功率消耗的通信条件的指标。
为实施本发明和根据本发明的又一个实施例，提供了一种接收系统。该接收系统包括：传送路径解码处理装置，其用于对从传送路径获取的信号执行传送路径解码处理；以及信息源解码处理装置，其用于对通过传送路径解码处理装置执行了传送路径解码处理的信号执行信息源解码处理。该传送路径解码处理装置具有：解码单元，其用于将信号的低密度奇偶校验码解码；以及解码控制单元，其用于基于条件信息来控制解码的频率，该条件信息是表示影响解码单元中的功率消耗的通信条件的指标。
在本发明的该实施例中，对从传送路径获取的信号执行传送路径解码处理，并且对在其上已进行过传送路径解码处理的信号执行信息源解码处理。在传送路径解码处理中，将信号的LDPC码解码，并且基于条件信息来控制解码的频率，该条件信息是表示影响解码时的功率消耗的通信条件的指标。
为实施本发明和根据本发明的再一个实施例，提供了一种接收系统。该接收系统包括：传送路径解码处理装置，其用于对从传送路径获取的信号执行传送路径解码处理；以及输出装置，其用于基于通过传送路径解码处理装置执行了传送路径解码处理的信号来输出图像数据和音频数据中的至少一种。该传送路径解码处理装置具有：解码单元，其用于将信号的低密度奇偶校验码解码；以及解码控制单元，其用于基于条件信息来控制解码的频率，该条件信息是表示影响解码单元中的功率消耗的通信条件的指标。
在本发明的该实施例中，对从传送路径获取的信号执行传送路径解码处理，并且基于在其上已执行过传送路径解码处理的信号，输出图像数据或音频数据。在传送路径解码处理中，将信号的LDPC码解码，并且基于条件信息来控制解码的频率，该条件信息是表示影响解码时的功率消耗的通信条件的指标。
为实施本发明和根据本发明的另外的实施例，提供了一种接收系统。该接收系统包括：传送路径解码处理装置，其用于对从传送路径获取的信号执行传送路径解码处理；以及记录控制装置，其用于控制对通过传送路径解码处理装置执行了传送路径解码处理的信号的记录。该传送路径解码处理装置具有：解码单元，其用于将信号的低密度奇偶校验码解码；以及解码控制单元，其用于基于条件信息来控制解码的频率，该条件信息是表示影响解码单元中的功率消耗的通信条件的指标。
在本发明的该实施例中，对从传送路径获取的信号执行传送路径解码处理，并且控制对在其上已执行过传送路径解码处理的信号的记录。在传送路径解码处理中，将信号的LDPC码解码，并且基于条件信息来控制解码的频率，该条件信息是表示影响解码时的功率消耗的通信条件的指标。
如上所述并根据本发明的实施例，在恶劣条件下可以抑制功率消耗而在良好条件下将LDPC码解码。
附图说明
图1是说明相关技术的接收设备的框图；
图2是表示通过图1中所示的接收设备执行的解码处理的流程图；
图3是表示在BER低的条件下图1中所示的接收设备的操作时序的时序图；
图4是表示在BER高的条件下图1中所示的接收设备的操作时序的时序图；
图5是说明按照本发明的第一实施例实施的接收设备的示例性配置的框图；
图6是表示通过图5中所示的接收设备执行的解码处理的流程图；
图7是表示当BER高时图5中所示的接收设备的操作时序的时序图；
图8是表示功率消耗和BER的关系的图表；
图9是说明按照本发明的第二实施例实施的接收设备的示例性配置的框图；
图10是表示通过图9中所示的接收设备执行的解码处理的流程图；
图11至图13是表示图9中所示的接收设备的操作时序的时序图；
图14和图15是表示图9中所示的接收设备的其他操作时序的时序图；
图16是说明按照本发明的第三实施例实施的接收设备的示例性配置的框图；
图17是表示通过图16中所示的接收设备执行的解码速度控制处理的流程图；
图18和图19是表示通过图16中所示的接收设备带来的效果的时序图；
图20是说明可应用于接收设备的接收系统的第一示例性配置的框图；
图21是说明可应用于接收设备的接收系统的第二示例性配置的框图；
图22是说明可应用于接收设备的接收系统的第三示例性配置的框图；并且
图23是说明计算机的示例性配置的框图。
具体实施方式
<第一实施例>
[按照第一实施例实施的接收设备的示例性配置]
将参照附图对本发明以其实施例的方式更详细地进行描述。现在，参照图5，示出了说明按照本发明的第一实施例实施的接收设备的示例性配置的框图。
参照图5，通过相同的附图标记来指代与先前参照图1描述的部件相似的部件。适当地跳过了与参照图1做出的描述重复的描述。
图5中所示的接收设备30的配置与图1中所示的配置的不同主要在于，设置了重复计数控制块31以代替重复计数控制块12，并且新设置了BER计算块32。接收设备30通过使用BER作为指标来控制LDPC解码的频率，BER是提供了表示影响解码时的功率消耗的通信条件的指标的条件信息。
更具体地说，重复计数控制块31包括控制块41和帧起始计数器42。在重复计数控制块31中，输入帧起始信号。
控制块41基于从BER计算块32提供的BER和从帧起始计数器42提供的计数值，向LDPC解码块11输入解码使能信号，从而控制LDPC解码的频率。
此外，如果从LDPC解码块11提供了解码成功标志，则控制块41指示LDPC解码块11输出解码结果。另一方面，如果从LDPC解码块11提供了解码不成功标志，则解码块41在接收到下一帧的对数似然比之前指示LDPC解码块11再次执行解码；在接收到下一帧的对数似然比之后，控制块41指示LDPC解码块11输出解码结果。进一步地，基于从BER计算块32提供的BER，控制块41控制帧起始计数器42。
帧起始计数器42在控制块41的控制下对已输入帧起始信号的次数进行计数。
BER计算块32基于从LDPC解码块11提供的解码结果和从外部提供的对数似然比来计算BER，以向重复计数控制块31的控制块41提供所计算的BER。
[通过接收设备进行的处理]
参照图6，示出了表示通过接收设备30执行的解码处理的流程图。例如在响应于起始帧的帧起始信号、在LDPC解码块11中输入了H电平的解码使能信号时，该解码处理启动。
在步骤S31中，LDPC解码块11接收用于每个来自外部的帧的对数似然比。在接收对数似然比之后，解码使能信号变为L电平。在步骤S32中，LDPC解码块11通过使用所接收的对数似然比来执行LDPC解码。在步骤S33中，LDPC解码块11基于解码结果来确定LDPC解码是否成功。
如果在步骤S33中发现LDPC解码成功，则LDPC解码块11向控制块41提供解码成功标志。因此，控制块41指示LDPC解码块11输出解码结果。接着，在步骤S34中，LDPC解码块11输出解码结果。
在步骤S35中，BER计算块32基于作为先前解码对象的帧的对数似然比和从LDPC解码块11提供的解码结果来计算BER，并且向控制块41提供所得到的BER。
在步骤S36中，控制块41确定从BER计算块32提供的BER是否高于预设的预定设定值。如果在步骤S36中发现BER高于该预定设定值，则在步骤S37中控制块41确定是否已输入了新的帧起始信号。
如果在步骤S37中未发现输入了新的帧起始信号，则控制块41进行等待，直到输入了新的帧起始信号为止。
另一方面，如果在步骤S37中发现输入了新的帧起始信号，则在步骤S38中帧起始计数器42在控制块41的控制下将计数值递增1。应该注意，计数值的初始值是1。
在步骤S39中，控制块41确定计数值是否等于预定设定值。如果发现计数值不等于该预定设定值，则将处理进程返回步骤S37。然后，直到计数值变为该预定设定值为止，重复步骤S37至S39的处理操作。
另一方面，如果在步骤S39中发现计数值等于该预定设定值，则在步骤S40中帧起始计数器42在控制块41的控制下将计数值初始化为1。接着，控制块41向LDPC解码块11提供H电平的解码使能信号，以将处理进程返回步骤S31。因此，执行对于帧(从作为先前解码对象的帧起的第(设定值-1)个帧)的对数似然比的LDPC解码。
如果在步骤S36中发现BER等于或低于预定设定值，则在步骤S41中控制块41确定是否已输入了新的帧起始信号。如果在步骤S41中未发现输入了新的帧起始信号，则控制块41进行等待，直到输入了新的帧起始信号为止。
另一方面，如果在步骤S41中发现输入了新的帧起始信号，则控制块41向LDPC解码块11提供H电平的解码使能信号。将处理进程返回步骤S31。因而，执行对于作为先前解码对象的帧的下一帧的对数似然比的LDPC解码。
如果在步骤S33中发现LDPC解码不成功，则LDPC解码块11向控制块41提供解码不成功标志。在步骤S42中，控制块41确定是否已输入了新的帧起始信号。
如果在步骤S42中未发现输入了新的帧起始信号，则控制块41指示LDPC解码块11执行解码并将处理进程返回步骤S32。接着，重复步骤S32、S33和S42的处理操作，直到LDPC解码成功或者输入了新的帧起始信号为止。
另一方面，如果在步骤S42中发现输入了新的帧起始信号，则控制块41指示LDPC解码块11输出解码结果。接着，在步骤S43中，LDPC解码块11响应于从控制块41提供的指令，输出解码结果。
因而，在直到输入了作为当前解码的对象的帧的下一帧的帧起始信号为止的时间段期间，接收设备30能够重复LDPC解码，直到LDPC解码成功为止。
在步骤S44中，BER计算块32基于作为先前解码对象的帧的对数似然比和从LDPC解码块11提供的解码结果来计算BER，并且向控制块41提供所得到的BER。
在步骤S45中，控制块41确定从BER计算块42提供的BER是否高于预设的预定设定值。如果在步骤S45中发现BER高于该预设的预定设定值，则处理进程前往步骤S38以执行随后的处理。
另一方面，如果在步骤S45中发现BER等于或低于该预定设定值，则控制块41向LDPC解码块11输入H电平的解码使能信号，以将处理进程返回步骤S31。因而，执行对于作为先前解码对象的帧的下一帧的对数似然比的LDPC解码。
参照图7，示出了表示在BER高于预定设定值的情况下接收设备30的操作时序的时序图。
如图7中所示，首先当输入了第一帧的帧起始信号时，控制块41向LDPC解码块11输入H电平的解码使能信号。这使得LDPC解码块11接收第一帧的对数似然比并对该对数似然比执行LDPC解码。此时，帧起始计数器42的计数值作为初始值是1。应该注意，当已完成了第一帧的对数似然比的接收时，解码使能信号变为L电平。
在图7中所示的示例中，不成功地重复第一帧的LDPC解码，直到接收到接着第一帧的第二帧的对数似然比为止，并且输出解码结果。而且，在图7中所示的示例中，BER高于设定值，所以，当输入了第二帧的帧起始信号时，将计数值递增到2。
如果用于在计数值确定中使用的设定值例如是4，则如图7中所示地接收第二帧的对数似然比，但因为计数值是2而不执行LDPC解码。然后，当输入了第三帧的对数似然比时，接收第三帧的对数似然比，并且将计数值递增1达到3。在该情况下，计数值也不是4，所以不执行第三帧的LDPC解码。
接着，当输入了第四帧的帧起始信号时，接收第四帧的对数似然比，并且计数值递增1达到4。在该情况下，因为计数值是4，所以解码使能信号变为H电平，并且同时计数值被初始化为1，从而执行第四帧的LDPC解码。
随后，如上所述地每三个帧执行LDPC解码，直到BER等于或低于预定设定值为止。即，执行第一帧、第四帧、......、第(3n+1)帧(n是大于等于0的整数)的LDPC解码。
接收设备的功率消耗在LDPC解码时是最突出的，所以接收设备30每三个帧执行LDPC解码，从而将功率消耗降低到每个帧都执行LDPC解码的情形的1/3。
此外，如果BER高于预定设定值，则接收设备30以预定间隔执行LDPC解码，使得接收设备30能够以预定间隔计算BER。结果，如果BER变为等于或低于预定阈值，则可以重新启动LDPC解码。因此，接收设备30尽管在BER低的条件(即良好条件)下对LDPC码进行LDPC解码，但是在恶劣条件下能够抑制功率消耗。
应该注意，在BER高于预定设定值的情况下的LDPC解码的频率显然不限于每三个帧。例如，如果LDPC解码的频率是每10个帧，则功率消耗被降低到图4中所示的情形的1/10。
[功率消耗和BER的关系]
参照图8，示出了功率消耗和BER之间的关系。
在图8中，水平轴代表传送路径的C/N(载噪比)(dB)，而竖直轴代表在对数似然比的LDPC解码时的功率消耗和BER。
如图8中所示，可以看到在BER和功率消耗之间存在强相关性。更具体地说，随着BER变得更高，在LDPC解码时的功率消耗变得更高，而随着BER变得更低，在LDPC解码时的功率消耗也变得更低。因此，利用BER作为LDPC解码的频率控制的指标提供了功率消耗大幅降低的效果。
如上所述，接收设备30接收LDPC码，将所接收的LDPC码解码，并且基于作为条件信息的BER来控制LDPC解码的频率，所以接收设备30能够在恶劣条件下抑制功率消耗而在良好条件下将LDPC码解码。
应该注意，对于借以控制LDPC解码的频率的条件信息，可以使用可通过设置在接收设备30的前级上的解调器(未示出)计算的、诸如信噪比(SNR)、C/N、噪声功率和噪声量的噪声信息。
然而，例如取决于调制方案、码率和外部扰动的类型，噪声信息和BER之间的相关性可能不是恒定的。例如，在相噪声环境中，出现了C/N良好而BER差的情形。因此，为了更有效地降低功率消耗，需要通过为每种情况都考虑噪声信息和BER之间的关系来设定用于在噪声确定中使用的设定值。
<第二实施例>
[按照第二实施例实施的接收设备的示例性配置]
参照图9，示出了说明按照本发明的第二实施例实施的接收设备的示例性配置的框图。
参照图9，通过相同的附图标记来指代与先前参照图1描述的部件相似的部件。适当地跳过了与参照图1做出的描述重复的描述。
图9中所示的接收设备50的配置与图1中所示的配置的不同主要在于，设置了重复计数控制块51以代替重复计数控制块12。接收设备50使用直到接收到新的对数似然比为止的不成功的LDPC解码的计数(该计数此后称为解码不成功计数)作为提供频率控制的指标的条件信息。解码不成功计数随着解码结果中错误的增加而增加，所以在解码不成功计数和BER之间存在相关性。
图9中所示的重复计数控制块51包括控制块61、帧起始计数器62和63以及解码不成功计数器64。在重复计数控制块51中，输入帧起始信号。
控制块61通过基于帧起始计数器62和63以及解码不成功计数器64的计数值来向LDPC解码块11输入解码使能信号，以控制解码的频率。
如果从LDPC解码块11提供了解码成功标志，则控制块61指示LDPC解码块11输出解码结果。另一方面，如果从LDPC解码块11提供了解码不成功标志，则控制块61在接收到下一帧的对数似然比之前指示LDPC解码块11再次执行解码；当接收到下一帧的对数似然比时，控制块61指示LDPC解码块11输出解码结果。
进一步地，控制块61基于帧起始计数器62的计数值和从解码不成功计数器64提供的、表示抑制或不抑制解码频率的解码抑制使能信号，控制帧起始计数器63。此外，控制块61基于帧起始计数器62的计数值来控制解码不成功计数器64。
帧起始计数器62对帧起始信号的输入计数进行计数。帧起始计数器63在控制块61的控制下对帧起始信号的输入计数进行计数。解码不成功计数器64在控制块61的控制下对从LDPC解码块11提供的解码不成功标志的计数进行计数。解码不成功计数器64基于计数值来向控制块61提供解码抑制使能信号。
[通过接收设备进行的处理]
参照图10，示出了表示将要通过接收设备50执行的解码处理的流程图。在例如响应于起始帧的帧起始信号、在LDPC解码块11中输入了H电平的解码使能信号时，该解码处理启动。
在步骤S61中，LDPC解码块11接收用于每个来自外部的帧的对数似然比。在接收之后，解码使能信号变为L电平。在步骤S62中，LDPC解码块11通过使用所接收的对数似然比来执行LDPC解码。在步骤S63中，LDPC解码块11基于解码结果来确定LDPC解码是否成功。
如果在步骤S63中发现LDPC解码成功，则LDPC解码块11向控制块61提供解码成功标志。作为响应，控制块61指示LDPC解码块11输出解码结果。接着，在步骤S64中，LDPC解码块11输出解码结果。
在步骤S65中，控制块61确定是否已输入了新的帧起始信号。如果在步骤S65中未发现输入了帧起始信号，则控制块61进行等待，直到输入了新的帧起始信号为止。
另一方面，如果在步骤S65中发现输入了新的帧起始信号，则在步骤S66中帧起始计数器62将计数值A递增1，在此之后处理进程前往步骤S71。应该注意，计数值A的初始值是1。
如果在步骤S63中发现LDPC解码不成功，则LDPC解码块11向控制块61提供解码不成功标志。接着，在步骤S67中，控制块61确定是否已输入了新的帧起始信号。如果在步骤S67中未发现输入了新的帧起始信号，则处理进程返回步骤S62，其中重复步骤S62、S63和S67的处理操作直到LDPC解码成功或者输入了新的帧起始信号为止。
如果在步骤S67中发现输入了新的帧起始信号，则在步骤S68中LDPC解码块11输出解码结果。在步骤S69中，解码不成功计数器64将计数值B递增1。应该注意，计数值B的初始值是0。在步骤S70中，帧起始计数器62将计数值A递增1，在此之后处理进程前往步骤S71。
在步骤S71中，帧起始计数器62确定计数值A是否是预设的预定设定值。如果在步骤S71中发现计数值A是预定设定值，则在步骤S72中帧起始计数器62将计数值A初始化为1。
在步骤S73中，解码不成功计数器64确定计数值B是否高于预设的预定设定值。如果在步骤S73中发现计数值B高于该预定设定值，则在步骤S74中解码不成功计数器64将解码抑制使能信号的电平设定为表示抑制解码频率的H电平。在控制块61中输入该解码抑制使能信号。
在步骤S75中，解码不成功计数器64将计数值B初始化为0。在步骤S76中，控制块61确定是否已输入了新的帧起始信号。如果在步骤S76中未发现输入了新的帧起始信号，则控制块61进行等待，直到输入了新的帧起始信号为止。
另一方面，如果在步骤S76中发现输入了新的帧起始信号，则在步骤S77中帧起始计数器63将计数值C递增1。应该注意，计数值C的初始值是1。
在步骤S78中，帧起始计数器63确定计数值C是否是预设的预定设定值。如果在步骤S78中发现计数值C不是该预定设定值，则处理进程返回步骤S76，其中重复步骤S76至S78的处理操作直到计数值C变成预定设定值为止。
另一方面，如果在步骤S78中发现计数值C是预定设定值，则在步骤S79中帧起始计数器63将计数值C初始化为1，在此之后处理进程返回步骤S61。由此，执行对于帧(从作为先前解码对象的帧起的第(设定值-1)个帧)的对数似然比的LDPC解码。
如上所述，在接收设备50中，如果解码不成功的帧与预定帧数的比率高于预定比率，则控制LDPC解码的频率使得每(设定值-1)个帧执行LDPC解码。
另一方面，如果在步骤S73中发现计数值B等于或低于预定设定值，则解码不成功计数器64将要被输入控制块61的解码抑制使能信号的电平设定为表示不抑制解码频率的L电平。
在步骤S81中，解码不成功计数器64将计数值B初始化为0，在此之后处理进程返回步骤S61。因此，执行对于作为先前解码对象的帧的下一帧的对数似然比的LDPC解码。即，在接收设备50中，如果解码不成功的帧与预定帧数的比率等于或低于预定比率，则每个帧都执行LDPC解码。
如果在步骤S71在发现计数值A不是设定值，则在步骤S82中控制块61确定从解码不成功计数器64输入的解码抑制使能信号的电平是否是H电平。如果在步骤S82中发现解码抑制使能信号的电平是H电平，则进程前往步骤S76，其中此后执行随后的处理操作。即，控制LDPC解码的频率使得每(设定值-1)个帧执行LDPC解码。
另一方面，如果在步骤S82中发现解码抑制使能信号的电平是L电平，则处理进程返回步骤S61，其中此后执行随后的处理操作。即，每个帧执行LDPC解码。
因而，在接收设备50中针对预定数量的帧中的每个帧来控制LDPC解码的频率。
参照图11，示出了表示接收设备50中的帧起始计数器62和63以及解码不成功计数器64的操作时序的时序图。
在图11中所示的示例中，接收设备50未能执行第一至第三帧的LDPC解码。假设，用于在帧起始计数器62的计数值的确定中使用的设定值是4而用于在解码不成功计数器64的计数值的确定中使用的设定值是2。
在该情况下，如图11中所示，每当输入帧起始信号时，帧起始计数器62从初始值1起直到设定值4为止将计数值A递增1，并且在计数值A已达到设定值4时将计数值A初始化为1。此外，在直到计数值A达到设定值4为止的时间段期间，每当输入解码不成功标志时，解码不成功计数器64从初始值0起将计数值B递增1。在图11中所示的示例中，第一至第三帧的解码是不成功的，所以将计数值B递增到3并且在计数值A已达到4时将计数值B初始化为0。
当计数值A已达到4时，计数值B是3，高于设定值2，所以解码抑制使能信号的电平变为H电平。应该注意，在图11中所示的示例中，解码抑制使能信号的初始电平是L电平。
当解码抑制使能信号的电平变为H电平时，每当输入帧起始信号时，帧起始计数器63从初始值1起将计数值C递增1。此时，帧起始计数器62的计数值A和解码不成功计数器64的计数值B在初始值处保持不改变。
接着，当帧起始计数器63的计数值C已达到了预定值时，帧起始计数器62和解码不成功计数器64重新开始计数，以重复上述处理操作。
图12和图13是表示接收设备50的控制块61的操作时序的时序图。
图12示出了当解码抑制使能信号的电平从L电平变为H电平时的操作时序。图13示出了当解码抑制使能信号的电平从H电平变为L电平时的操作时序。
如图12中所示，当解码抑制使能信号的电平从L电平变为H电平时，对于每个帧，解码的频率从(1/1)改变为(1/(设定值-1))(在图12中所示的示例中是1/10)。如图13中所示，当解码抑制使能信号的电平从H电平变为L电平时，对于每个帧，解码的频率从(1/(设定值-1))(在图13中所示的示例中是1/10)改变为(1/1)。
应该注意，用于在计数值C的确定中使用的预定设定值可以不时地改变并且解码的频率可以步进地改变。在该情况下，当解码抑制使能信号的电平从L电平变为H电平时，解码的频率例如逐步改变到1/1再到1/2再到1/4再到1/10(以如图14中所示的这个顺序)。当解码抑制使能信号的电平从H电平变为L电平时，解码的频率例如逐步改变到1/10再到1/4再到1/2再到1/1(以如图15中所示的这个顺序)。因此，在该情况下，可以抑制激烈的功率源变化。该逐步改变解码的频率的技术可应用于本发明的第一实施例。
应该注意，以上描述的接收设备50使用LDPC解码的不成功计数作为条件信息；使用诸如与BER相关的解码计数和解码计数的积分值的统计值作为条件信息也是可行的。
<第三实施例>
[按照第三实施例实施的接收设备的示例性配置]
参照图16，示出了说明按照本发明的第三实施例实施的接收设备的示例性配置的框图。
参照图16，通过相同的附图标记来指代与先前参照图5描述的部件相似的部件。适当地跳过了与参照图5做出的描述重复的描述。
图16中所示的接收设备70的配置与图5中所示的配置的不同主要在于，设置了重复计数控制块71以代替重复计数控制块31。接收设备70基于从输出预定的帧的解码结果起直到接收下一帧的对数似然比为止的、其中不执行LDPC解码的空闲时间，控制LDPC解码的速度。
更具体地说，重复计数控制块71包括控制块81和帧起始计数器42。在重复计数控制块71中，输入帧起始信号。
基于从BER计算块32提供的BER和帧起始计数器42的计数值，控制块81向LDPC解码块11输入解码使能信号以控制解码的频率。
如果从LDPC解码块11提供了解码成功标志，则控制块81指示LDPC解码块11输出解码结果。另一方面，如果从LDPC解码块11提供了解码不成功标志，控制块81在接收到下一帧的对数似然比之前指示LDPC解码块11再次执行解码，并且在接收到下一帧的对数似然比时进一步指示LDPC解码块11输出解码结果。
进一步地，控制块81基于对数似然比的接收间隔(即，帧起始信号的输入间隔)和解码结果的输出时序来计算空闲时间。基于所得到的空闲时间，控制块81控制LDPC解码的操作时钟的频率，从而控制解码速度。
[通过接收设备进行的处理]
参照图17，示出了表示将要通过接收设备70执行的解码速度控制处理的流程图。当在接收设备70中输入了起始帧的帧起始信号时，该解码速度控制处理启动。
在步骤S101中，控制块81确定是否已指示了LDPC解码块11输出解码结果。如果在步骤S101中未发现指示了LDPC解码块11输出解码结果，则控制块81进行等待，直到指示了LDPC解码块11输出解码结果为止。
另一方面，如果在步骤S101中发现指示了LDPC解码块11输出解码结果，则在步骤S102中控制块81确定通过LDPC解码块11进行的、对作为先前解码对象的帧的下一帧的对数似然比的接收是否已结束了。如果在步骤S102中发现接收未结束，则控制块81进行等待，直到接收结束为止。
如果在步骤S102中发现接收结束了，则在步骤S103中，控制块81计算从指示LDPC解码块11输出解码结果起直到作为先前解码对象的帧的下一帧的对数似然比的接收结束为止的时间段，作为空闲时间。
在步骤S104中，控制块81确定所计算的空闲时间是否在预先设定的预定范围内。如果在步骤S104中发现空闲时间在预定范围内，则控制块81确定解码速度是最优的，在此之后处理进程返回步骤S101。
另一方面，如果在步骤S104中发现空闲时间不在预定范围内，则在步骤S105中控制块81确定空闲时间是否小于预定范围。如果在步骤S105中发现空闲时间小于预定范围，则控制块81确定解码速度慢了，并且在步骤S106中，提高将要通过LDPC解码块11执行的LDPC解码的操作时钟的频率。接着，处理进程返回步骤S101，以重复其后的上述处理操作。
如果在步骤S105中发现空闲时间大于预定范围，则控制块81确定解码速度快了，并且在步骤S107中，降低LDPC解码块11的操作时钟的频率。接着，处理进程返回步骤S101，以重复其后的处理操作。
应该注意，通过接收设备70进行的解码处理基本上与通过图6中所示的接收设备30进行的解码处理相同，所以跳过了对通过接收设备70进行的解码处理的描述。
[对效果的描述]
图18和图19说明了通过接收设备70将实现的效果。
参照图18，示出了表示不控制LDPC解码速度的接收设备的操作时序的时序图。参照图19，示出了表示控制LDPC解码速度的接收设备70的操作时序的时序图。
如图18中所示，在不控制LDPC解码速度的接收设备中，紧接在对数似然比的接收结束后执行LDPC解码，从而增加了功率消耗；然而，在从成功解码起直到捕获下一帧的对数似然比为止的时间段期间，不执行LDPC解码，从而使得功率消耗是低的。例如，如图18中所示，在从接收到第一帧的对数似然比起直到解码成功为止的时间t期间的功率消耗和从解码成功起直到接收到下一帧的对数似然比为止的时间段期间的功率消耗之间功率消耗之差为P。
相对比地，如图19中所示，基于作为先前解码对象的帧的空闲时间，控制LDPC解码的速度的接收设备70改变LDPC解码块11的操作时钟的频率，使得作为当前解码对象的帧的空闲时间进入预定范围内。即，接收设备70借助于使用通过从空闲时间中减去预定范围内的时间来得到的时间，将LDPC解码的操作进行平均。
在图19中所示的示例中，使操作时钟的频率是图18中所示的情况下的操作时钟的频率的1/4倍。因此，从接收到第一帧的对数似然比起直到输出解码结果为止的时间是4t，从而在4t的时间内将功率消耗平均为P/4。结果，功率消耗的峰值可以被降低而功率消耗的总量保持不变，并且同时，可以抑制功率源的变化。
如上所述，接收设备70能够接收对数似然比以对所接收的对数似然比进行LDPC解码，并且基于该对数似然比的接收间隔，控制LDPC解码的速度，从而抑制功率消耗的激烈改变。
应该注意，在接收设备70中，基于作为先前解码对象的帧的空闲时间来控制LDPC解码的速度；然而，基于每个帧的对数似然比接收间隔来控制LDPC解码的速度也是可行的。可以根据每帧的符号数量和符号速率，通过设置在接收设备70的前级中的解调器(未示出)来计算该接收间隔。
而且，接收设备70借助于通过控制LDPC解码块11的操作时钟的频率来控制解码速度，抑制功率源变化；然而，抑制功率源变化的方法不限于此。例如，可以通过控制LDPC解码块11的功率源电压或者控制要被施加到构成LDPC解码块11的晶体管的基板端子(substrate terminal)的电压来抑制功率源变化。
此外，关于本发明的第三实施例所描述的控制解码速度的方法也可以应用于不控制解码的频率的接收设备。
进一步地，解码的速度可以像以上描述的解码的频率一样步进地改变。在该情况下，如果将操作时钟的频率从正常频率改变为其1/4倍，则将操作时钟的频率按1、1/2和1/4倍正常频率的顺序步进地改变。如果将操作时钟的频率从1/4倍的正常频率改变为正常频率，则将操作时钟的频率按1/4、1/2和1倍正常频率的顺序步进地改变
[接收系统的配置]
参照图20，示出了说明可应用于以上描述的接收设备30、50和70的接收系统的第一示例性配置的框图。
在图20中，接收系统包括获取块201、传送路径解码处理块202和信息源解码处理块203。
获取块201获取至少包括LDPC码的信号，该LDPC码是通过将诸如节目的图像数据和音频数据的对象数据进行LDPC解码得到的。例如，获取块201经由诸如地面数字广播、卫星广播、CATV(有线电视)网络、因特网或其他网络的传送路径(未示出)获取信号，并且向传送路径解码处理块202提供所获取的信号。
如果将要通过获取块201获取的信号例如是经由广播站、地面波、卫星波、CATV网络等广播的，则例如通过调谐器或STB(机顶盒)来配置获取块201。如果将要通过获取块201获取的信号例如是从网络服务器以IPTV(因特网协议电视)这样的多点传送方式发送的，则例如通过诸如NIC(网络接口卡)的网络接口来配置获取块201。
传送路径解码处理块202执行传送路径解码处理，并且向信息源解码处理块203提供作为结果的信号，该传送路径解码处理至少包括对通过获取块201经由传送路径获取的信号、校正在传送路径上产生的错误的处理。
更具体地说，通过获取块201经由传送路径获取的信号是：通过至少执行了用于校正在传送路径上产生的错误的错误校正编码而得到的信号。所以，传送路径解码处理块202例如对该信号执行诸如错误校正处理的传送路径解码处理。
错误校正编码例如包括LDPC编码和Reed-Solomon编码。此处，对于错误校正码，至少执行LDPC编码。
而且，传送路径解码处理例如可以包括调制信号的解调。
信息源解码处理块203执行信息源解码处理，该信息源解码处理至少包括对执行了传送路径解码处理的信号、将压缩的信息解压为原始信息的处理。
即，通过获取块201经由传送路径获取的信号可能已经被执行了用于压缩信息以降低数据(即，图像和音频数据)量的压缩编码。如果信号是压缩的，则信息源解码处理块203执行信息源解码处理，诸如用于对执行了传送路径解码处理的信号、将压缩的信息解压为原始信息的解压处理。
应该注意，如果通过获取块201经由传送路径获取的信号未被执行压缩编码，则信息源解码处理块203不执行用于将压缩的信息解压为原始信息的解压处理。
解压缩处理例如包括MPEG(运动图像专家组阶段)解码。信息源解码处理例如在解压处理之外包括解扰。
在如上文所述配置的接收系统中，获取块201经由传送路径获取对例如图像和音频数据、通过例如MPEG编码来压缩的信号(该信号例如被另外执行了诸如LDPC编码的错误校正处理)，并且向传送路径解码处理块202提供经压缩并校正错误的信号。
传送路径解码处理块202对例如从获取块201提供的LDPC码，执行与接收设备30、50和70的处理相似的处理作为传送路径解码处理。向信息源解码处理块203提供作为传送路径解码处理的结果得到的信号。
信息源解码处理块203对从传送路径解码处理块202提供的信号，执行诸如MPEG解码的信息源解码处理，并且输出作为结果的图像或音频。
如上所述配置的接收系统可应用于例如用于接收作为数字广播的电视广播的电视调谐器。
应该注意，获取块201、传送路径解码处理块202和信息源解码处理块203可以分别被配置为分立器件(诸如IC(集成电路)的硬件器件或软件模块)。
此外，将获取块201、传送路径解码处理块202和信息源解码处理块203中的两个或全部构成的组配置为一个独立装置是可行的。这样的组例如可以包括：包括获取块201和传送路径解码处理块202的一个组，包括传送路径解码处理块202和信息源解码处理块203的另一个组，以及包括获取块201和传送路径解码处理块202还有信息源解码处理块203的又一个组。
参照图21，示出了说明可应用于以上所述的接收设备30、50和70的接收系统的第二示例性配置的框图。
参照图21，通过相同的附图标记来指代与先前参照图20描述的部件相似的部件，并且跳过了对重复部件的描述。
图21中所示的接收系统与图20中所示的接收系统基本上相同，都具有获取块201、传送路径解码处理块202和信息源解码处理块203，而与图20中所示的接收系统的不同在于输出块204。
输出块204是用于显示图像的显示设备或者用于使音频数据发出声音的扬声器，输出图像和音频数据作为从信息源解码处理块203输出的信号。即，输出块204显示图像或输出音频数据。
如上所述配置的、图21中所示的接收系统可应用于用来接收作为数字广播的电视广播的电视接收器、以及用来接收无线电广播的无线电接收器。
应该注意，如果通过获取块201获取的信号不是压缩的，则向输出块204提供从传送路径解码处理块202输出的信号。
参照图22，示出了说明可应用于以上所述的接收设备30、50和70的接收系统的第三示例性配置的框图。
参照图22，通过相同的附图标记来指代与先前参照图20描述的部件相似的部件，并且跳过了对重复部件的描述。
图22中所示的接收系统与图20中所示的接收系统基本上相同，都具有获取块201和传送路径解码处理块202。
然而，图22中所示的接收系统没有信息源解码处理块203，但是有记录控制块205和记录媒介206，这不同于图21中所示的接收系统。
记录控制块205对于将从传送路径解码处理块202输出的信号(例如MPEG TS的TS包(TS流))记录到诸如光盘、硬盘(或磁盘)或闪存存储器的记录媒介206上进行控制。
如上所述配置的接收系统可应用于用于记录电视广播的记录器等。
应该注意，在图22中，接收系统可以通过信息源解码处理块203来配置，这可以使记录控制块205将执行了信息源解码处理的信号(即，通过解码得到的图像和音频信息)记录到记录媒介206。
[本发明在程序上的应用]
应该注意，上述处理操作的序列可以通过软件和硬件来执行。
在该情况下，图23中所示的计算机可以用于包括上述接收设备30、50和70的接收系统的至少一部分。
在图23中，CPU(中央处理单元)301按照由记录于ROM(只读存储器)302的程序所指示的，执行各种处理操作。CPU 301也按照储存在存储块308中并载入RAM(随机存取存储器)303的程序所指示的，执行各种处理操作。RAM 303也存储使CPU 301执行各种处理操作所需要的各种数据等。
CPU 301、ROM 302和RAM 303通过总线304互联。该总线304也连接到输入/输出接口305。
输入/输出接口305连接到例如包括键盘和鼠标的输入块306以及例如包括显示监视器的输出块307。输入/输出接口305也连接到例如包括硬盘驱动器的存储块308和例如包括调制解调器和终端适配器的通信块309。通信块309经由包括因特网的网络来控制在其他设备(未示出)之间执行的通信。
输入/输出块305也按需要连接到驱动器310，在驱动器310上适当地载有诸如磁盘、光盘、磁光盘或半导体器件的可移除媒介311。从而，从可移除媒介311读取的计算机程序按需要被安装在存储块308中。
当通过软件执行上述处理操作的序列时，组成软件的程序被安装在内置于专用硬件装备的计算机中，或者从网络或记录媒介被安装到例如其中可以安装各种程序用于执行各种功能的通用个人计算机中。
不仅通过记录有程序、用于向与设备主体分离的用户分发程序的可移除媒介311(诸如磁盘(包括软盘)、光盘(包括CD-ROM(光盘只读存储器)、DVD(数字多功能光盘))、磁光盘(包括MD(迷你盘)(商标))或半导体存储器)来配置上述记录媒介，也通过提供给用户作为如图23中所示的设备主体的组成部分的、记录有程序的ROM 302和记录有程序并包括在存储块308中的硬盘驱动器来配置上述记录媒介。
此处，应该注意，用于描述记录在记录媒介中的每个程序的步骤不仅包括以依赖时间的方式依次执行的处理操作，也包括同时或离散执行的处理操作。
还应该注意，如此处所使用的术语“系统”指代了通过多个部件单元配置的整个设备。
尽管已使用了具体术语来描述本发明的优选实施例，但是这样的描述只是出于说明性目的，并且要理解的是，在不脱离所附权利要求的精神或范围的情况下可以做出改变和变形。
本发明包括与2009年5月29日在日本专利局申请的日本在先专利申请JP 2009-131258中公开的主题内容相关的主题内容，该在先申请的全部内容通过引用合并于此。

Claims (15)

1.一种接收设备，其包括：
解码装置，其用于接收低密度奇偶校验码并将其解码；以及
解码控制装置，其用于基于条件信息来控制所述解码的频率，所述条件信息是表示影响所述解码装置中的功率消耗的通信条件的指标。
2.根据权利要求1所述的接收设备，其中，所述解码控制装置以码字为单位来控制所述解码的频率。
3.根据权利要求1所述的接收设备，其进一步包括：
计算装置，其用于基于所述低密度奇偶校验码及其解码结果来计算误码率，其中
所述解码控制装置通过使用由所述计算装置计算的所述误码率作为所述条件信息来控制所述频率。
4.根据权利要求1所述的接收设备，其中：
所述解码装置重复所述解码，直到实现了接收到一个新的所述低密度奇偶校验码和成功地将所述低密度奇偶校验码解码两种情况之一为止；并且
所述解码控制装置使用所述低密度奇偶校验码的解码计数和其中直到接收到所述一个新的所述低密度奇偶校验码为止尚未将所述低密度奇偶校验码解码成功的计数中的一个作为所述条件信息，从而控制所述频率。
5.根据权利要求1所述的接收设备，其中，所述解码控制装置使用所述低密度奇偶校验码的载噪比作为所述条件信息，从而控制所述频率。
6.根据权利要求1所述的接收设备，其中，所述解码控制装置以步进的方式改变所述频率。
7.根据权利要求1所述的接收设备，其中，所述解码控制装置也基于所述低密度奇偶校验码的接收间隔来控制所述解码的速度。
8.根据权利要求6所述的接收设备，其中：
所述解码装置重复执行所述解码，直到实现了接收到一个新的所述低密度奇偶校验码和成功地将所述低密度奇偶校验码解码两种情况之一为止，以输出解码结果；并且
所述解码控制装置基于所述接收间隔和所述解码结果的输出时序，计算其中不执行所述解码的空闲时间，在所述解码中所述一个新的所述低密度奇偶校验码是在输出所述解码结果后接收到的，并且所述解码控制装置基于所计算的空闲时间来控制所述解码的速度。
9.一种接收方法，其包括以下步骤：
接收低密度奇偶校验码并将其解码；以及
基于条件信息来控制所述解码的频率，所述条件信息是表示影响解码中的功率消耗的通信条件的指标。
10.一种用于使计算机对接收到的低密度奇偶校验码执行处理的程序，所述处理包括以下步骤：
将所述低密度奇偶校验码解码；以及
基于条件信息来控制所述解码的频率，所述条件信息是表示影响解码中的功率消耗的通信条件的指标。
11.一种接收系统，其包括：
获取装置，其用于从传送路径获取信号；以及
传送路径解码处理装置，其用于对通过所述获取装置获取的信号执行传送路径解码处理，其中
所述传送路径解码处理装置包括：
解码单元，其用于将所述信号的低密度奇偶校验码解码；以及
解码控制单元，其用于基于条件信息来控制所述解码的频率，所述条件信息是表示影响所述解码单元中的功率消耗的通信条件的指标。
12.一种接收系统，其包括：
传送路径解码处理装置，其用于对从传送路径获取的信号执行传送路径解码处理；以及
信息源解码处理装置，其用于对通过所述传送路径解码处理装置执行了传送路径解码处理的所述信号执行信息源解码处理，其中
所述传送路径解码处理装置包括：
解码单元，其用于将所述信号的低密度奇偶校验码解码；以及
解码控制单元，其用于基于条件信息来控制所述解码的频率，所述条件信息是表示影响所述解码单元中的功率消耗的通信条件的指标。
13.一种接收系统，其包括：
传送路径解码处理装置，其用于对从传送路径获取的信号执行传送路径解码处理；以及
输出装置，其用于基于通过所述传送路径解码处理装置执行了传送路径解码处理的所述信号来输出图像数据和音频数据中的至少一种，其中
所述传送路径解码处理装置包括：
解码单元，其用于将所述信号的低密度奇偶校验码解码；以及
解码控制单元，其用于基于条件信息来控制所述解码的频率，所述条件信息是表示影响所述解码单元中的功率消耗的通信条件的指标。
14.一种接收系统，其包括：
传送路径解码处理装置，其用于对从传送路径获取的信号执行传送路径解码处理；以及
记录控制装置，其用于控制对通过所述传送路径解码处理装置执行了传送路径解码处理的所述信号的记录，其中
所述传送路径解码处理装置包括：
解码单元，其用于将所述信号的低密度奇偶校验码解码；以及
解码控制单元，其用于基于条件信息来控制所述解码的频率，所述条件信息是表示影响所述解码单元中的功率消耗的通信条件的指标。
15.一种接收设备，其包括：
解码部，其被配置为接收低密度奇偶校验码并将其解码；以及
解码控制部，其被配置为基于条件信息来控制所述解码的频率，所述条件信息是表示影响所述解码部中的功率消耗的通信条件的指标。
CN201010184468.2A 2009-05-29 2010-05-21 接收设备、接收方法以及接收系统 Expired - Fee Related CN101902641B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009131258A JP5445828B2 (ja) 2009-05-29 2009-05-29 受信装置、受信方法、およびプログラム、並びに受信システム
JP2009-131258 2009-05-29

Publications (2)

Publication Number Publication Date
CN101902641A true CN101902641A (zh) 2010-12-01
CN101902641B CN101902641B (zh) 2014-04-30

Family

ID=42309597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010184468.2A Expired - Fee Related CN101902641B (zh) 2009-05-29 2010-05-21 接收设备、接收方法以及接收系统

Country Status (4)

Country Link
US (1) US8484528B2 (zh)
EP (1) EP2256936B1 (zh)
JP (1) JP5445828B2 (zh)
CN (1) CN101902641B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11329764B2 (en) 2017-12-20 2022-05-10 Ntt Electronics Corporation Error correction device, error correction method, and optical communication system
CN115579013A (zh) * 2022-12-09 2023-01-06 深圳市锦锐科技股份有限公司 一种新型低功耗音频解码器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013140817A1 (ja) * 2012-03-22 2013-09-26 京セラ株式会社 通信システム、通信装置及び通信制御方法
CN104901766B (zh) * 2014-03-03 2019-07-26 联想(北京)有限公司 信道解码装置和方法
US10050642B2 (en) * 2016-03-17 2018-08-14 Silicon Motion Inc. Low power scheme for bit flipping low density parity check decoder
CN110895911A (zh) * 2018-09-12 2020-03-20 晨星半导体股份有限公司 应用于显示装置的电路以及解码电路的控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1698271A (zh) * 2003-05-13 2005-11-16 索尼株式会社 解码装置、解码方法及程序
US20070113149A1 (en) * 2005-10-26 2007-05-17 Broadcom Corporation Power savings technique for iterative decoding
CN101194428A (zh) * 2005-06-27 2008-06-04 汤姆森许可贸易公司 迭代解码器中的停止准则
CN101277118A (zh) * 2007-03-28 2008-10-01 北京三星通信技术研究有限公司 基于ldpc码的级联码的编码方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190745A (ja) * 2000-12-22 2002-07-05 Nec Corp 繰り返し回数更新装置及び方法
JP2003018019A (ja) * 2001-06-29 2003-01-17 Hitachi Kokusai Electric Inc ディジタル無線通信システムの復号装置
US7325174B2 (en) * 2003-12-26 2008-01-29 Electronics And Telecommunications Research Institute Pre-processing apparatus using nonuniform quantization of channel reliability value and LDPC decoding system using the same
US7747923B2 (en) * 2004-08-26 2010-06-29 Teranetics, Inc. Low-power receiver decoding
US20060245384A1 (en) * 2005-05-02 2006-11-02 Talukdar Anup K Method and apparatus for transmitting data
JP4086200B2 (ja) * 2005-05-27 2008-05-14 株式会社カシオ日立モバイルコミュニケーションズ 無線通信端末
DE602005027266D1 (de) * 2005-09-12 2011-05-12 Freescale Semiconductor Inc Stromersparnis bei der signalverarbeitung in empfängern
JP2007081640A (ja) 2005-09-13 2007-03-29 Matsushita Electric Ind Co Ltd ターボ復号装置およびターボ復号方法
US7783958B1 (en) * 2005-11-03 2010-08-24 Entropic Communications, Inc. Broadband satellite system for the simultaneous reception of multiple channels using shared iterative decoder
WO2007088579A1 (ja) * 2006-01-31 2007-08-09 Mitsubishi Denki Kabushiki Kaisha 無線送信装置、無線受信装置および無線通信システム
JP2008011460A (ja) * 2006-06-30 2008-01-17 Fujitsu Ltd ターボ復号器
JP5056247B2 (ja) 2007-08-03 2012-10-24 住友電気工業株式会社 復号器、受信装置、符号化データの復号方法及び通信システム
US8151158B2 (en) * 2007-08-15 2012-04-03 Broadcom Corporation Method and system for decoding a data burst in a communication system
JP4487213B2 (ja) * 2007-10-19 2010-06-23 ソニー株式会社 復号装置および方法、並びにプログラム
US8392804B2 (en) * 2009-09-01 2013-03-05 Texas Instruments Incorporated Receiver power saving via block code failure detection

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1698271A (zh) * 2003-05-13 2005-11-16 索尼株式会社 解码装置、解码方法及程序
CN101194428A (zh) * 2005-06-27 2008-06-04 汤姆森许可贸易公司 迭代解码器中的停止准则
US20070113149A1 (en) * 2005-10-26 2007-05-17 Broadcom Corporation Power savings technique for iterative decoding
CN101277118A (zh) * 2007-03-28 2008-10-01 北京三星通信技术研究有限公司 基于ldpc码的级联码的编码方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《Proc. Design Automation Conference 2001》 20010130 Frank Gilbert ET AL Low power implementation of a Turbo-Decoder on programmable architecture 第400-403页 5-8 , *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11329764B2 (en) 2017-12-20 2022-05-10 Ntt Electronics Corporation Error correction device, error correction method, and optical communication system
CN115579013A (zh) * 2022-12-09 2023-01-06 深圳市锦锐科技股份有限公司 一种新型低功耗音频解码器

Also Published As

Publication number Publication date
EP2256936A3 (en) 2012-10-31
CN101902641B (zh) 2014-04-30
JP2010278910A (ja) 2010-12-09
EP2256936A2 (en) 2010-12-01
JP5445828B2 (ja) 2014-03-19
US8484528B2 (en) 2013-07-09
EP2256936B1 (en) 2015-11-11
US20100306615A1 (en) 2010-12-02

Similar Documents

Publication Publication Date Title
CN101902229B (zh) 接收设备、接收方法和程序以及接收系统
US8612835B2 (en) Cyclic shift device, cyclic shift method, LDPC decoding device, television receiver, and reception system
CN101902641B (zh) 接收设备、接收方法以及接收系统
US8908773B2 (en) Apparatus and method for encoding and decoding signals
US8848781B2 (en) Apparatus and method for encoding and decoding signals
CN101800901B (zh) 信号处理装置及方法
US20210194510A1 (en) Data processing device and data processing method
JP2002335230A (ja) 音声符号化信号の復号方法、及び音声符号化信号復号装置
CN103210644A (zh) 接收信号的设备和方法
CN101227609B (zh) 动画数据解码装置
US20100125769A1 (en) Parity-check-code decoder and recording controller
US8707148B2 (en) Method of producing and decoding error correction code and apparatus therefor
KR102365213B1 (ko) 수신 장치, 수신 방법, 및 프로그램
KR100805016B1 (ko) 영상 에러 정정 장치 및 방법
Stoerte et al. Implementation of error decoders for A-VSB systems with additional use of transport stream information as forward error correction
Kratochvíl Simulation and application of DVB channel coding on multimedia DSP development board
Stoerte et al. A proposed decoding scheme for robust error correction in advanced ATSC Systems
JP2005167747A (ja) 映像復号化装置
KR20110070370A (ko) 방송 수신 장치 및 방송 수신 방법
JP2007129760A (ja) デジタル放送受信装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170111

Address after: Kanagawa Japan Atsugi Asahi 4-14-1

Patentee after: SONY SEMICONDUCTOR SOLUTIONS Corp.

Address before: Tokyo, Japan

Patentee before: Sony Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140430

CF01 Termination of patent right due to non-payment of annual fee