CN101901753B - 一种带有绝缘埋层的厚膜材料的制备方法 - Google Patents
一种带有绝缘埋层的厚膜材料的制备方法 Download PDFInfo
- Publication number
- CN101901753B CN101901753B CN2010102113966A CN201010211396A CN101901753B CN 101901753 B CN101901753 B CN 101901753B CN 2010102113966 A CN2010102113966 A CN 2010102113966A CN 201010211396 A CN201010211396 A CN 201010211396A CN 101901753 B CN101901753 B CN 101901753B
- Authority
- CN
- China
- Prior art keywords
- substrate
- support substrates
- device layer
- polishing
- layer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
Abstract
一种带有绝缘埋层的厚膜材料的制备方法，包括如下步骤：提供一支撑衬底；采用研磨减薄工艺修正所述支撑衬底，以减小衬底的总厚度偏差；抛光支撑衬底表面以降低粗糙度；将支撑衬底与器件层衬底通过一绝缘层键合在一起；将器件层衬底减薄至其厚度与最终器件层目标厚度差的范围是1μm至10μm；抛光减薄后的器件层衬底。本发明的优点在于，通过引入衬底修正的方法对支撑衬底的均匀性进行修正，以提高最终衬底的顶层半导体层的厚度均匀性。
Description
【技术领域】
本发明涉及半导体材料制备领域，尤其涉及一种带有绝缘埋层的厚膜材料的制备方法。
【背景技术】
目前，厚膜SOI(绝缘体上的硅：Silicon-On-Insulator或绝缘体上的半导体：Semiconductor-On-Insulator)材料广泛的应用于高压功率器件和微机电系统(MEMS)领域，特别是在汽车电子、显示、无线通讯等方面发展迅速。所谓厚膜SOI材料通常是指顶层半导体层大于1μm的材料。由于电源的控制与转换、汽车电子以及消费性功率器件方面对恶劣环境、高温、大电流、高功耗方面的要求，使得在可靠性方面的严格要求不得不采用SOI器件。目前厚膜SOI材料的用户主要包括美国Maxim、ADI、TI(USA)，日本NEC、Toshiba、Panasonic、Denso、TI(Japan)、FUJI、Omron等，欧洲Philips、X-Fab等。在这些SOI材料用户里面，很大的应用主要来源于各种应用中的驱动电路：如Maxim的应用于主要为手机接受段的放大器电路；Panasonic、TI、FUJI、Toshiba、NEC等主要应用在显示驱动电路中的扫描驱动电路；DENSO的应用主要在汽车电子、无线射频电路等；Toshiba的应用甚至在空调的电源控制电路中；Omron主要在传感器方面；ADI也主要在高温电路、传感器等；而Phillips的应用则主要是功率器件中的LDMOS，用于消费类电子中如汽车音响、声频、音频放大器等；韩国的Magnchip(Hynix)则为Kopin生产用于数码相机用的显示驱动电路和为LG生产的PDP显示驱动电路等。
目前，厚膜SOI材料的制备技术主要为键合及背面腐蚀技术(BESOI)与智能剥离技术(Smart-cut)。BESOI技术具有工艺简单、成本低等优点，但是通过研磨或者腐蚀的办法减薄顶层半导体层，因此顶层半导体层的厚度均匀性很难得到精确控制。通常厚膜SOI材料的顶层半导体层厚度为5μm或者更厚一些，而此方法获得的顶层半导体层的厚度均匀性为±0.5μm，已经进入到了顶层半导体层的厚度的可比范围内，这也就限制了键合减薄SOI材料在对顶层半导体层厚度均匀性要求高的场合下的应用。
【发明内容】
本发明所要解决的技术问题是，提供一种带有绝缘埋层的厚膜材料的制备方法，提高顶层半导体层的厚度均匀性。
为了解决上述问题，本发明提供了一种带有绝缘埋层的厚膜材料的制备方法，包括如下步骤：提供一支撑衬底；采用研磨减薄工艺修正所述支撑衬底，以减小衬底的总厚度偏差；抛光支撑衬底表面以降低粗糙度；将支撑衬底与器件层衬底通过一绝缘层键合在一起；将器件层衬底减薄至其厚度与最终器件层目标厚度差的范围是1μm至10μm；抛光减薄后的器件层衬底。
作为可选的技术方案，所述抛光减薄后的器件层衬底的步骤进一步包括：首先采用双面抛光工艺抛光器件层衬底和支撑衬底外露的表面；再采用单面抛光工艺抛光器件层衬底外露的表面，以进一步对器件层衬底的表面进行进一步地平坦化。采用单面抛光工艺抛光器件层衬底外露表面的步骤中，对器件层衬底的去除量不大于2μm。
作为可选的技术方案，所述抛光支撑衬底表面以降低粗糙度的步骤进一步包括：首先采用双面抛光工艺对支撑衬底进行抛光；再采用单面抛光工艺对支撑衬底欲进行键合的表面进行进一步抛光。所述对支撑衬底欲进行键合的表面进行精细抛光的步骤中，对支撑衬底的厚度去除量不大于2μm。
本发明的优点在于，通过引入衬底修正的方法对支撑衬底的均匀性进行修正，以提高最终衬底的顶层半导体层的厚度均匀性。
进一步采用双面抛光技术和单面抛光技术相结合，能够更好的提高顶层半导体层的厚度均匀性。
【附图说明】
附图1是本发明具体实施方式的实施步骤示意图。
附图2至附图5是本发明具体实施方式的工艺流程图。
【具体实施方式】
下面结合附图对本发明提供的一种带有绝缘埋层的厚膜材料的制备方法的具体实施方式做详细说明。
附图1所示是本具体实施方式的实施步骤示意图，包括：步骤S100，提供一支撑衬底；步骤S110，采用研磨减薄工艺修正所述支撑衬底，以减小衬底的总厚度偏差；步骤S121，采用双面抛光工艺对支撑衬底进行抛光；步骤S122，采用单面抛光工艺对支撑衬底欲进行键合的表面进行进一步抛光；步骤S130，将支撑衬底与器件层衬底通过一绝缘层键合在一起；步骤S140，将器件层衬底减薄至其厚度与最终器件层目标厚度差的范围是1μm至10μm；步骤S151，采用双面抛光工艺抛光键合后的衬底，以减薄抛光后的器件层衬底；步骤S152，采用单面抛光工艺抛光器件层衬底外露的表面，以进一步对器件层衬底的表面进行进一步地平坦化。
附图2至附图5是本具体实施方式的工艺流程图。
附图2所示，参考步骤S100，提供一支撑衬底10，所述支撑衬底10包括一用于键合的表面10a和与之相对的另一表面10b。
所述衬底的材料可以是包括单晶硅衬底在内的任何一种常见的半导体衬底材料。本实施方式中所述衬底的材料为单晶硅。
附图3所示，参考步骤S110，采用研磨减薄工艺修正所述支撑衬底10，以减小衬底的总厚度偏差，本实施方式中的研磨采用砂轮在支撑衬底10的表面实施。
在其他的实施方式中可以采用任何一种常见的减薄方式，例如CMP等对支撑衬底10进行减薄。
由于支撑衬底10的总厚度在出厂时存在一定的偏差，通常在4μm左右。这一偏差由于在普通的集成电路工艺而言是可以接受的，因此通常被晶圆的使用者忽略。但是，本发明的申请人经过反复的实验摸索，发现对于形成SOI衬底的键合工艺而言，这一偏差对产品的良率具有不可忽视的影响。因此本实施方式提出需要实施此研磨的步骤以降低支撑衬底10的总厚度偏差。
需要指出的是，本实施方式的附图2采用了一种比较夸张的画法，目的在于同附图3对比，表示支撑衬底10在实施衬底修正前后的变化。实际的支撑衬底10的厚度偏差是很小的，只能用仪器才能分辨出，此处画得如此夸张是为了更清楚的说步骤S110所解决的技术问题，而并不代表支撑衬底10原本有如此夸张的厚度偏差。
继续参考步骤S121与步骤S122，首先采用双面抛光工艺对支撑衬底10进行抛光，再采用单面抛光工艺对支撑衬底10欲进行键合的表面10a进行进一步抛光。双面抛光对均匀性的控制是优于单面抛光，但是双面抛光无法精确控制硅层厚度，因此双面抛光后需要用单面抛光精抛，达到目标厚度。双面抛光时，上下同时抛光，并且对晶片造成的形变较小，而单面抛光施加的背压时晶片形变较大，造成晶片抛光后均匀性下降较快。
附图4所示，参考步骤S130，将支撑衬底10与器件层衬底12通过一绝缘层19键合在一起。
在键合前首先在支撑衬底10和/或器件层衬底12的表面上形成绝缘层19，再通过键合将支撑衬底10和器件层衬底12键合在一起，并将绝缘层19夹在两者之间。绝缘层19的材料可以是包括氧化硅在内的任何一种常见的绝缘材料，而器件层衬底12的材料可以是包括单晶硅在内的任何一种常见的半导体材料。以上形成绝缘层19以及键合的步骤均采用本领域内技术人员公知的工艺方法实施，此处不再赘述。
附图5所示，参考步骤S140，将器件层衬底12减薄至其厚度与最终器件层目标厚度差的范围是1μm至10μm，减薄工艺在器件层衬底12的外露表面12a进行。
所述减薄可以采用研磨或者腐蚀等任何一种常见的减薄方法。由于器件层衬底12原本是独立的自支撑衬底，因此其厚度通常在数百微米以上，而对于SOI材料而言，作为器件层的顶层半导体层的厚度通常只有几个微米至十几个微米，因此需要采用一种非常高效的去除工艺，例如研磨，来去除器件层衬底12的多余部分。对于研磨或者化学腐蚀等工艺而言，在获得较高去除速率的同时势必牺牲了表面的平整度，因此在此步骤S140之后势必还要实施精细的表面抛光工艺以提高器件层表面的平整度。为了给后续的精细抛光预留足够的去除余量，因此步骤S140实施完毕后的器件层12的厚度与最终器件层的目标厚度差的范围应当是1μm至10μm。如果采用腐蚀减薄，抛光的最小余量可以很小，以用于改善表面粗糙度。
继续参考步骤S151与步骤S152：先采用双面抛光工艺抛光器件层衬底12和支撑衬底10外露的表面12a和10b，以减薄抛光后的器件层衬底12；再采用单面抛光工艺抛光器件层衬底12外露的表面12a，以进一步对器件层衬底12的表面进行进一步地平坦化。
上述步骤实施完毕后，获得具有支撑衬底10、绝缘层19以及表面由器件层衬底12构成的顶层半导体层。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (4)
1.一种带有绝缘埋层的厚膜材料的制备方法，其特征在于，包括如下步骤：
提供一支撑衬底；
采用研磨减薄工艺修正所述支撑衬底，以减小衬底的总厚度偏差；
抛光支撑衬底表面以降低粗糙度；
将支撑衬底与器件层衬底通过一绝缘层键合在一起；
将器件层衬底减薄至其厚度与最终器件层目标厚度差的范围是1μm至10μm；
采用双面抛光工艺抛光键合后的衬底；
采用单面抛光工艺抛光器件层衬底外露的表面，以进一步对器件层衬底的表面进行进一步地平坦化。
2.根据权利要求1所述的方法，其特征在于，采用单面抛光工艺抛光器件层衬底外露表面的步骤中，对器件层衬底的去除量不大于2μm。
3.根据权利要求1所述的方法，其特征在于，所述抛光支撑衬底表面以降低粗糙度的步骤进一步包括：
首先采用双面抛光工艺对支撑衬底进行抛光；
再采用单面抛光工艺对支撑衬底欲进行键合的表面进行进一步抛光。
4.根据权利要求3所述的方法，其特征在于，所述对支撑衬底欲进行键合的表面进行精细抛光的步骤中，对支撑衬底的厚度去除量不大于2μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102113966A CN101901753B (zh) | 2010-06-25 | 2010-06-25 | 一种带有绝缘埋层的厚膜材料的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102113966A CN101901753B (zh) | 2010-06-25 | 2010-06-25 | 一种带有绝缘埋层的厚膜材料的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101901753A CN101901753A (zh) | 2010-12-01 |
| CN101901753B true CN101901753B (zh) | 2012-05-23 |
Family
ID=43227186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010102113966A Active CN101901753B (zh) | 2010-06-25 | 2010-06-25 | 一种带有绝缘埋层的厚膜材料的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101901753B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102201362B (zh) * | 2011-05-13 | 2014-05-14 | 上海新傲科技股份有限公司 | 一种制备任意厚度的带有绝缘埋层的衬底的方法 |
| CN102386123B (zh) * | 2011-07-29 | 2013-11-13 | 上海新傲科技股份有限公司 | 制备具有均匀厚度器件层的衬底的方法 |
| CN102768981B (zh) * | 2012-07-06 | 2015-08-26 | 上海新傲科技股份有限公司 | 带有绝缘埋层衬底的制备方法 |
| CN102768949A (zh) * | 2012-07-06 | 2012-11-07 | 上海新傲科技股份有限公司 | 带有绝缘埋层的衬底的表面处理方法 |
| CN102909639B (zh) * | 2012-10-30 | 2016-02-24 | 上海新傲科技股份有限公司 | 半导体衬底的表面处理方法 |
| CN102983074B (zh) * | 2012-11-30 | 2015-10-14 | 上海新傲科技股份有限公司 | 减薄器件层的方法以及衬底的制备方法 |
| WO2016007088A1 (en) * | 2014-07-08 | 2016-01-14 | Massachusetts Institute Of Technology | Method of manufacturing a substrate |
| CN109290853B (zh) * | 2017-07-24 | 2021-06-04 | 蓝思科技（长沙）有限公司 | 一种超薄蓝宝石片的制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6090688A (en) * | 1996-11-15 | 2000-07-18 | Komatsu Electronic Metals Co., Ltd. | Method for fabricating an SOI substrate |
| TW392240B (en) * | 1997-10-30 | 2000-06-01 | Komatsu Denshi Kk | Manufacturing method for SOI substrate |
| JP2007214255A (ja) * | 2006-02-08 | 2007-08-23 | Toshiba Ceramics Co Ltd | 貼り合わせｓｏｉウェーハの製造方法 |
| CN101197260B (zh) * | 2007-12-28 | 2010-04-14 | 上海新傲科技股份有限公司 | 半导体衬底制备方法和外延方法 |
-
2010
- 2010-06-25 CN CN2010102113966A patent/CN101901753B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101901753A (zh) | 2010-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101901753B (zh) | 一种带有绝缘埋层的厚膜材料的制备方法 | |
| EP1189266B1 (en) | Production method for silicon wafer and soi wafer, and soi wafer | |
| CN103400797B (zh) | 带有空腔的半导体衬底的制备方法 | |
| JP2010525561A (ja) | 基板の薄層化方法 | |
| CN100585805C (zh) | 绝缘体上的硅衬底的制备方法 | |
| US9496130B2 (en) | Reclaiming processing method for delaminated wafer | |
| WO2003098695A1 (fr) | Substrat stratifie, procede de fabrication de substrat, et gabarit de pressage de peripherie externe de plaquettes utilises dans ce procede | |
| CN102130037B (zh) | 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法 | |
| CN101877308B (zh) | 从施主衬底到处理衬底的层转移方法 | |
| CN103258778B (zh) | 带有空腔的衬底的制备方法 | |
| CN102903607A (zh) | 采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法 | |
| JP2015145054A (ja) | 複合基板の研磨方法及び複合基板 | |
| CN102386123B (zh) | 制备具有均匀厚度器件层的衬底的方法 | |
| CN102768981B (zh) | 带有绝缘埋层衬底的制备方法 | |
| CN102768980A (zh) | 衬底的表面处理方法和带有绝缘埋层衬底的制作方法 | |
| CN103241708A (zh) | 带有空腔的衬底的制备方法 | |
| CN103065945B (zh) | 一种影像传感器晶圆的键合方法 | |
| CN108242393A (zh) | 一种半导体器件的制造方法 | |
| CN102909639B (zh) | 半导体衬底的表面处理方法 | |
| CN105097480A (zh) | 一种使晶片变薄的加工方法 | |
| US20160379865A1 (en) | Method for preparing semiconductor substrate with smooth edges | |
| CN103193197A (zh) | 一种基于硅/玻璃阳极键合的微器件可动结构制备方法 | |
| US20110180896A1 (en) | Method of producing bonded wafer structure with buried oxide/nitride layers | |
| CN102130039A (zh) | 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法 | |
| CN108326729A (zh) | 研磨垫及研磨方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |