CN101901591B

CN101901591B - 具有多个控制器的显示装置以及视频数据处理方法

Info

Publication number: CN101901591B
Application number: CN2009102028250A
Authority: CN
Inventors: 赖曜宏; 何永源; 陈燕晟
Original assignee: Himax Technologies Ltd
Current assignee: Himax Technologies Ltd
Priority date: 2009-05-26
Filing date: 2009-05-26
Publication date: 2012-01-11
Anticipated expiration: 2029-05-26
Also published as: CN101901591A

Abstract

具有多个控制器的显示装置以及视频数据处理方法。该显示装置包含有一第一控制器、一第二控制器以及一显示面板。该第一控制器包含有一第一存储器且用来接收一帧的一第一部分的显示数据，并将该第一部分的显示数据存储至该第一存储器。该第二控制器设置于该第一控制器之外，并包含有一第二存储器，该第二控制器用来接收该帧的一第二部分的显示数据，并将该第二部分的显示数据存储至该第二存储器。该显示面板用来至少接收分别自该第一、第二控制器所输出的该第一、第二部分的显示数据。

Description

具有多个控制器的显示装置以及视频数据处理方法

技术领域

本发明涉及一种显示装置，尤其涉及一种具有多个控制器的显示装置以及其视频数据处理方法。

背景技术

请参考图1，图1为一已知显示装置100的示意图。显示装置100包含有一控制器110以及一显示面板120，其中控制器110包含有一帧存储器(frame memory)112以及一输出缓冲器114。在显示装置100的操作中，控制器110接收一视频数据(包含有像素数据以及控制信号)且将其中的像素数据存储至帧存储器112中；接着，控制器110对像素数据进行图像处理，如图像缩放(scaling)等等；之后，处理后的像素数据从帧存储器112经由输出缓冲器120传送至显示面板120。

帧存储器112用来存储一单一帧的所有像素数据以及其他视频数据，因此，帧存储器112的大小必须要足以存储这些数据，以一解析度为640*480(亦即一帧包含有640*480个像素数据)的显示装置100为例，帧存储器112的大小必须至少足够存储640*480个像素数据以及其他视频数据，此外，基于成本上的考量，一般帧存储器112的大小仅会设计为略大于640*480个像素数据的大小，因此，控制器110仅可以向后兼容(backwardcompatibility)，而无法向前兼容(forward compatibility)，亦即，设计应用在解析度为640*480的显示装置100的控制器110可以使用在解析度为320*240的显示装置中，但是却会因为帧存储器112的容量不足而无法使用在解析度为1024*728的显示装置中。

此外，虽然设计应用在解析度为640*480的显示装置100的控制器110可以使用在解析度为320*240的显示装置中，但是帧存储器112中会有很大一部分的空间没有被使用，因而造成使用上的浪费。因此，针对每一种解析度，控制器110会需要重新设计以避免浪费存储器空间，然而，如此一来，控制器110的设计制造成本亦会增加。

发明内容

因此，本发明的目的之一在于提供一种具有多个控制器的显示装置，该显示装置可以向前兼容，因此可以节省控制器的设计制造成本，以解决上述的问题。

依据本发明的一实施例，一显示装置包含有一第一控制器、一第二控制器以及一显示面板。该第一控制器包含有一第一存储器且用来接收一帧的一第一部分的显示数据，并将该第一部分的显示数据存储至该第一存储器。该第二控制器设置于该第一控制器之外，并包含有一第二存储器，该第二控制器用来接收该帧的一第二部分的显示数据，并将该第二部分的显示数据存储至该第二存储器。该显示面板用来至少接收分别自该第一、第二控制器所输出的该第一、第二部分的显示数据。

依据本发明的另一实施例，一视频数据处理方法包含：接收一帧的一第一部分的显示数据，并将该第一部分的显示数据存储至一第一控制器的一第一存储器中；接收该帧的一第二部分的显示数据，并将该第二部分的显示数据存储至一第二控制器的一第二存储器中；至少接收分别自该第一、第二控制器所输出的该第一、第二部分的显示数据。

附图说明

图1为一已知显示装置的示意图。

图2为依据本发明一实施例的一显示装置的示意图。

图3为一帧的示意图。

图4为依据本发明另一实施例的一显示装置的示意图。

【主要元件符号说明】

100、200、400	显示装置
		110	控制器
112	帧存储器
		114、214、224、414、424、434	输出缓冲器
120、230、440	显示面板
		210、410	第一控制器
212、412	第一存储器
		216、416	锁相回路
218	第一相位调整单元
		220、420	第二控制器
222、422	第二存储器
		228	第二相位调整单元
300	帧
		430	第三控制器
432	第三存储器

具体实施方式

在说明书及所附的权利要求书当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及所附的权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及所附的权利要求书当中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于」。以外，「耦接」一词在此包含任何直接及间接的电气连接手段。因此，如果文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其他装置或连接手段间接地电气连接至该第二装置。

请参考图2，图2为依据本发明一实施例的一显示装置200的示意图。显示装置200包含有一第一控制器210、一第二控制器220以及一显示面板230，其中第一控制器210包含一第一存储器212、一输出缓冲器214、一锁相回路216以及一第一相位调整单元218；第二控制器220包含一第二存储器222、一输出缓冲器224以及一第二相位调整单元228；以及显示面板230具有分别耦接至第一控制器210以及第二控制器220的两个连接端口(port)Port_A、Port_B。此外，第一控制器210以及第二控制器220建置在不同的芯片中。

在显示装置200的操作中，第一控制器210接收一时钟信号、一第一部分像素数据、一垂直同步数据Vsync以及一水平同步数据Hsync(图2所示的视频数据包含有一帧的像素数据、垂直同步数据Vsync以及水平同步数据Hsync)，并至少将该第一部分像素数据存储至第一存储器212中；第二控制器220接收该时钟信号、一第二部分像素数据，并至少将该第二部分像素数据存储至第二存储器222中。此外，在本实施例中，第一、第二部分像素数据分别包含有一半的帧像素数据，特别地，第一部分像素数据包含所有的奇数像素数据，而第二部分像素数据包含所有的偶数像素数据，以图3所示的帧300为例，奇数像素数据p1、p3、p5、...等存储至第一存储器212中，偶数像素数据p2、p4、...等存储至第二存储器222中。

接着，该帧的第一部分像素数据被循序地传送至输出缓冲器214中(亦即，像素数据p1、p3、p5、...)，该帧的第二部分像素数据亦循序地传送至输出缓冲器224中(亦即，像素数据p2、p4...)，此时，锁相回路216接收一参考时钟Clk_ref以产生一同步信号Ps，第一相位调整单元218调整同步信号Ps的相位以产生一第一相位调整后同步信号Ps_1，且第二相位调整单元228调整同步信号Ps的相位以产生一第二相位调整后同步信号Ps_2。第一、第二相位调整后同步信号Ps_1、Ps_2分别用来触发(trigger)输出缓冲器214、224，以使得输出缓冲器214、224可以同步地输出第一、第二部分像素数据至显示面板230(图2所示的Data_A、Data_B分别为第一、第二部分像素数据)。举例来说，参考图3，像素数据p1(暂时存储于输出缓冲器214)以及像素数据p2(暂时存储于输出缓冲器224)分别经由连接端口Port_A、Port_B同步地传输至显示面板230；而在下一时段的操作中，像素数据p3(暂时存储于输出缓冲器214)以及像素数据p4(暂时存储于输出缓冲器224)分别经由连接端口Port_A、Port_B同步地传输至显示面板230，以此类推。此外，第一控制器210亦传输控制信号至显示面板230，其中控制信号至少包含有一数据使能(data enable)信号以及另一时钟信号。

需注意的是，第一、第二相位调整单元218、228用来调整信号Ps的相位以分别产生第一、第二相位调整后同步信号Ps_1、Ps_2，以使得输出缓冲器214、224可以同步地输出第一、第二部分像素数据至显示面板230，换句话说，第一、第二相位调整单元218、228用来使得第一、第二相位调整后同步信号Ps_1、Ps_2具有相同的相位(phase-match)。然而，如果是第一控制器210与第二控制器220的位置很接近，则第一、第二控制器210、220所接收到的同步信号Ps的相位会非常接近，因此，第一、第二相位调整单元218、228可以移除而不影响到显示装置200的功能，亦即，同步信号Ps可以用来触发输出缓冲器214、224以使得第一、第二部分像素数据可以同步地传输至显示面板230。

显示装置200具有如下所述的优点：假设显示装置200的解析度为640*480，则第一控制器210中的第一存储器212可以设计为可存储640*240笔像素数据的大小，而第二控制器220中的第二存储器222亦设计为可存储640*240笔像素数据的大小，如此一来，因为第一存储器212的容量大于320*240笔像素数据的大小，则第一控制器210可以单独地使用在具有解析度320*240的显示装置中，亦即，并不需要针对解析度为320*240的显示装置重新设计控制器，也不会浪费太多存储器空间。

显示装置200还具有如下所述的优点：假设解析度为320*240的一显示装置的控制器被设计为可以存储640*240笔像素数据，则此控制器也可使用于具有较大解析度的显示装置，举例来说，假设本发明的显示装置200具有解析度640*480，则第一控制器210可以直接使用上述解析度为320*240的显示装置所使用的控制器，而不需要重新设计，亦即，因为控制器210已经在制造其他显示装置时设计过了，因此，只有控制器220需要被设计，又因为控制器220的设计远比控制器210简单，因此，显示装置200的设计也会简化许多。

请参考图4，图4为依据本发明另一实施例的一显示装置400的示意图。显示装置400包含有一第一控制器410、一第二控制器420、一第三控制器430以及一显示面板440，其中第一控制器410包含有一第一存储器412、一输出缓冲器414以及一锁相回路416，第二控制器420包含有一第二存储器422以及一输出缓冲器424，第三控制器430包含有一第三存储器432以及一输出缓冲器434；以及显示面板440具有分别耦接至第一控制器410、第二控制器420以及第三控制器430的三个连接端口(port)Port_A、Port_B、Port_C。此外，第一、第二、第三控制器410、420、430建置在不同的芯片中。

在显示装置400的操作中，第一控制器410接收一时钟信号、一第一部分像素数据、一垂直同步数据Vsync以及一水平同步数据Hsync(图4所示的视频数据包含有一帧的像素数据、垂直同步数据Vsync以及水平同步数据Hsync)，并至少将该第一部分像素数据存储至第一存储器412中；第二控制器420接收该时钟信号、一第二部分像素数据，并至少将该第二部分像素数据存储至第二存储器422中；第三控制器430接收该时钟信号、一第三部分像素数据，并至少将该第三部分像素数据存储至第三存储器432中。此外，在本实施例中，第一、第二、第三部分像素数据分别包含三分之一的帧像素数据，特别地，以图3所示的帧300为例，第一部分像素数据包含像素数据p1、p4、p7、...等，第二部分像素数据包含像素数据p2、p5、p8、...等，且第三部分像素数据包含像素数据p3、p6、...等。

接着，该帧的第一部分像素数据循序地传送至输出缓冲器414中(亦即，像素数据p1、p4、p7、...等)，该帧的第二部分像素数据循序地传送至输出缓冲器424中(亦即，像素数据p2、p5、p8、...等)，该帧的第三部分像素数据亦循序地传送至输出缓冲器434中(亦即，像素数据p3、p6、...等)，此时，锁相回路416接收一参考时钟Clk_ref以产生一同步信号Ps，同步信号Ps用来触发(trigger)输出缓冲器414、424、434，以使得输出缓冲器414、424、434可以同步地输出第一、第二、第三部分像素数据至显示面板440(图4所示的Data_A、Data_B、Data_C分别为第一、第二、第三部分像素数据)。举例来说，参考图3，像素数据p1(暂时存储于输出缓冲器414)、像素数据p2(暂时存储于输出缓冲器424)以及像素数据p3(暂时存储于输出缓冲器434)分别经由连接端口Port_A、Port_B、Port_C同步地传输至显示面板440；而在下一时段的操作中，像素数据p4(暂时存储于输出缓冲器414)、像素数据p5(暂时存储于输出缓冲器424)以及像素数据p6(暂时存储于输出缓冲器434)分别经由连接端口Port_A、Port_B、Port_C同步地传输至显示面板440，以此类推。此外，第一控制器410亦传输控制信号至显示面板440，其中控制信号至少包含有一数据使能(data enable)信号以及另一时钟信号。

需注意的是，图4所示显示装置400的控制器410、420、430可以分别加入图2所示的相位调整单元，以使得输出缓冲器414、424、434可以更同步地输出数据至显示面板440。熟悉此技艺者在阅读过上述有关于相位调整单元218、228的相关内容后，应可轻易地将相位调整单元应用至显示装置400中，因此，相关细节在此不再赘述。

此外，显示装置200、400可以为应用色序法(color sequential)的硅基液晶(Liquid Crystal on Silicon，LCOS)显示装置，且显示面板230、440为应用色序法的硅基液晶显示面板。

简单归纳本发明，本发明的显示装置包含有多个控制器，且每一个控制器用来接收一帧的一部分的像素数据，并将所接收的该部分的像素数据存储在其本身的一存储器中，之后，存储在多个存储器中的像素数据再同步地传送至一显示面板。本发明的显示装置可以简化控制器的设计，并降低制造成本。

以上所述仅为本发明的优选实施例，凡依本发明权利要求书所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims

1.一种显示装置，包含有：

一第一控制器，包含有一第一存储器，用来接收一帧的一第一部分的显示数据，并将该第一部分的显示数据存储至该第一存储器中；

一第二控制器，设置于该第一控制器之外且包含有一第二存储器，用来接收该帧的一第二部分的显示数据，并将该第二部分的显示数据存储至该第二存储器中；以及

一显示面板，耦接于该第一、第二控制器，用来至少接收分别自该第一、第二控制器所输出的该第一、第二部分的显示数据。

2.如权利要求1所述的显示装置，其中该显示面板具有一第一连接端口以及一第二连接端口，该第一连接端口耦接于该第一控制器并用来接收自该第一控制器所输出的该第一部分的显示数据，该第二连接端口耦接于该第二控制器并用来接收自该第二控制器所输出的该第二部分的显示数据；以及该第一、第二控制器同步地输出该第一、第二部分的显示数据至该显示面板。

3.如权利要求2所述的显示装置，其中该第一控制器包含有：

一锁相回路，用来接收一参考时钟以产生一同步信号；

其中该第一、第二控制器依据该同步信号以同步地输出该第一、第二部分的显示数据至该显示面板。

4.如权利要求3所述的显示装置，其中该第一控制器还包含有一第一相位调整单元以及一第一缓冲器，该第二控制器还包含有一第二相位调整单元以及一第二缓冲器；该第一存储器循序地传送该第一部分的显示数据至该第一缓冲器，该第二存储器循序地传送该第二部分的显示数据至该第二缓冲器；该第一相位调整单元接收该同步信号以产生一第一相位调整后同步信号，该第二相位调整单元接收该同步信号以产生一第二相位调整后同步信号；以及该第一、第二缓冲器分别依据该第一、第二相位调整后同步信号以同步地输出该第一、第二部分的显示数据至该显示面板。

5.如权利要求1所述的显示装置，其中该第一、第二部分的显示数据分别包含该帧的一半的显示数据。

6.如权利要求5所述的显示装置，其中该第一部分的显示数据包含有该帧中所有的奇数显示数据，以及该第二部分的显示数据包含有该帧中所有的偶数显示数据。

7.如权利要求1所述的显示装置，其中该第一、第二控制器建置在不同的芯片中。

8.如权利要求1所述的显示装置，还包含有：

一第三控制器，设置于该第一、第二控制器之外且包含有一第三存储器，用来接收该帧的一第三部分的显示数据，并将该第三部分的显示数据存储至该第三存储器中；

其中该显示面板还耦接于该第三控制器，且还用来接收自该第三控制器所输出的该第三部分的显示数据。

9.如权利要求8所述的显示装置，其中该显示面板具有一第一连接端口、一第二连接端口以及一第三连接端口，该第一连接端口耦接于该第一控制器并用来接收自该第一控制器所输出的该第一部分的显示数据，该第二连接端口耦接于该第二控制器并用来接收自该第二控制器所输出的该第二部分的显示数据，该第三连接端口耦接于该第三控制器并用来接收自该第三控制器所输出的该第三部分的显示数据；以及该第一、第二、第三控制器同步地输出该第一、第二、第三部分的显示数据至该显示面板。

10.如权利要求9所述的显示装置，其中该第一控制器包含有：

一锁相回路，用来接收一参考时钟以产生一同步信号；

其中该第一、第二、第三控制器依据该同步信号以同步地输出该第一、第二、第三部分的显示数据至该显示面板。

11.如权利要求10所述的显示装置，其中该第一控制器还包含有一第一缓冲器，该第二控制器还包含有一第二缓冲器，该第三控制器还包含有一第三缓冲器；该第一存储器循序地传送该第一部分的显示数据至该第一缓冲器，该第二存储器循序地传送该第二部分的显示数据至该第二缓冲器，该第三存储器循序地传送该第三部分的显示数据至该第三缓冲器；以及该第一、第二、第三缓冲器分别依据该同步信号以同步地输出该第一、第二、第三部分的显示数据至该显示面板。

12.如权利要求8所述的显示装置，其中该第一、第二、第三部分的显示数据分别包含该帧的三分之一的显示数据。

13.如权利要求8所述的显示装置，其中该第一、第二、第三控制器建置在不同的芯片中。

14.一种视频数据处理方法，包含有：

接收一帧的一第一部分的显示数据，并将该第一部分的显示数据存储至一第一控制器的一第一存储器中；

接收该帧的一第二部分的显示数据，并将该第二部分的显示数据存储至一第二控制器的一第二存储器中；以及

至少从该第一、第二控制器分别输出该第一、第二部分的显示数据至一显示面板。

15.如权利要求14所述的视频数据处理方法，其中至少从该第一、第二控制器分别输出该第一、第二部分的显示数据至该显示面板的步骤包含有：

同步地自该第一、第二控制器分别输出该第一、第二部分的显示数据至该显示面板。

16.如权利要求15所述的视频数据处理方法，还包含有：

接收一参考时钟以产生一同步信号；以及

同步地自该第一、第二控制器分别输出该第一、第二部分的显示数据至该显示面板的步骤包含有：

依据该同步信号以同步地自该第一、第二控制器分别输出该第一、第二部分的显示数据至该显示面板。

17.如权利要求16所述的视频数据处理方法，还包含有：

循序地传送该第一部分的显示数据至该第一控制器的一第一缓冲器；

循序地传送该第二部分的显示数据至该第二控制器的一第二缓冲器；

调整该同步信号的相位以产生一第一相位调整后同步信号；

调整该同步信号的相位以产生一第二相位调整后同步信号；以及

分别依据该第一、第二相位调整后同步信号以同步地自该第一、第二控制器分别输出该第一、第二部分的显示数据至该显示面板。

18.如权利要求14所述的视频数据处理方法，其中该第一、第二部分的显示数据分别包含该帧的一半的显示数据。

19.如权利要求18所述的视频数据处理方法，其中该第一部分的显示数据包含有该帧中所有的奇数显示数据，以及该第二部分的显示数据包含有该帧中所有的偶数显示数据。

20.如权利要求14所述的视频数据处理方法，其中该第一、第二控制器建置在不同的芯片中。