CN101882989B - 基于分布集成录波器并行总线的同步方法 - Google Patents

Abstract

本发明属高速大容量数据测量记录范畴。通过同步并行采样、分段同步传输、数据队列同步、分段同步计算、并行同步录波以及在线同步校时和对采样数据的绝对时间进行精确标记等方法，实现了分布集成录波装置中处于异步计算进程下的多个子录波器的分段计算同步与精确同步录波。系统时钟为同步并行采样与分段同步传输提供了保证。子录波器与母板上集成的并行总线和控制电路是同步的硬件基础。队列同步控制线及状态线、计算同步控制线及状态线以及录波、录值、定值控制线及状态线与母板同步控制电路的配合实现了数据队列同步以及计算与录波的同步。本方法方便可靠的保证了分布集成录波器数据记录的严格同步以及数据突变或预定事件的高分辨时间精确定位。

Description

基于分布集成录波器并行总线的同步方法

所属技术领域

本发明属计算机应用领域范畴，涉及计算机处理的大容量高速测量记录系统，特别涉及基于分布集成录波器并行总线的同步方法。

背景技术

动态录波器是一种数字化的高速测量记录仪器。该仪器能对外部接入的多个快速变化的相关信号进行不间断的高速同步跟踪采样检测，以捕捉被检测信号的瞬间异常、突变或某种特定事件的发生，然后按要求对所有关联信号进行实时动态记录和分析。由于这种仪器能够对多参数系统进行长时间跟踪检测和记录，并自动捕捉和发现被检测系统的故障或异常，所以在科学研究以及国民经济各领域，特别在电力系统得了广泛的应用。目前所使用的传统录波器多采用主从、集中式的系统结构。这种系统结构简单，实现容易，但存在容量及数据带宽受限的缺点，特别是将计算与录波集中到作为主机的后台计算机中完成，致使风险过于集中，极大地降低了系统的可靠性。要改变上述的不足，最根本的方法是将原来主从、集中式的结构改为并行、分布式结构。分布集成录波器突破了传统主从式录波器容量、带宽的限制并克服了风险过于集中的缺点。然而分布集成录波器实现的难点在于如何保证分布、并行工作的多个子录波器的数据同步，即采样同步、传输同步、队列同步、计算同步以及录波同步。系统母板及总线为同步提供了硬件的保证，而基于并行总线的同步方法是解决同步问题的技术关键。

发明内容

本发明的目的是提供一种基于分布集成录波器并行总线的同步方法，实现分布集成录波器系统的精确同步。本方法是以本发明人公开的《分布集成录波器母板及并行总线结构》和《可通过并行总线集成分布系统的单板录波器》的结构为基础的。

本发明的基本思路是：为了解决各个子录波器相互之间的严格同步，首先在系统的硬件体系结构上采用了集成总线的方式。即在系统共用的母板上集成一套具有复杂同步控制逻辑的并行总线，包括同步时钟线、同步计算线、同步录波线、队列同步线以及各种状态线。系统中各个子录波器通过总线插头插接到母板上，与母板总线连通。工作时，各个子录波器独立运行，同时又通过总线发出控制命令或接收状态命令，实现相互间运行的协同与同步。在系统软件上采用并行采样、分段传输、同步计算与分布录波的数据同步策略。其中分段同步计算方法更是整个装置实现同步的关键。其原则是在各个独立工作的子录波器从数据队列中截取数据以及对截取数据段发起计算上保证严格的同步，但在计算进程上，允许各个独立工作的子录波器存在异步。这样就可以很方便地既保证各个独立工作的子录波器之间数据计算的严格同步，又满足子录波器在数据采样、传输、计算与录波进程之间的异步关联。只要不同子录波器在实时计算过程中数据段是同步的，就可以保证录波数据的同步。而不同子录波器对各自同一时段数据计算快慢的不同，只影响发起录波的时刻，不影响录波的结果。装置完全可以在之后对记录数据的离线分析中，实现录波时刻、首发事件以及事件先后顺序的精确定位。这种“在线定段、离线定点”的方式实现简单，但同样可以达到微秒级的数据同步和精确到采样点的事件分辨率。

本发明的目的是这样达到的：采用系统时钟对分布集成录波装置的数据采样和传输进行同步；再通过并行总线来控制数据队列同步、分段同步计算以及并行同步录波；同时采用在线同步校时和对采样数据绝对时间进行精确标记的方法，实现各个独立工作的子录波器记录数据的同步与数据突变和预定事件的高分辨时间定位。在算法上，对各个独立工作的子录波器从数据队列中截取数据以及对截取数据段发起计算上保证严格的同步，但在计算进程上，允许各个独立工作的子录波器存在异步，既保证各个独立工作的子录波器之间数据计算的严格同步，又满足子录波器在数据采样、传输、计算与录波进程之间的异步关联。为实现上述同步方法，首先在系统母板和各个子录波器上各配置一套相同的同步时钟。同时在各个子录波器以及系统共用母板上分别集成一套具有复杂同步控制逻辑的并行总线，包括时钟总线、控制总线、状态总线、校时总线以及复位总线，系统中的各个子录波器通过总线插头插接到母板上，与母板总线连通。工作时，各个子录波器独立运行，同时又通过这些总线发出控制命令或接收状态命令，以实现整个系统运行的协同与同步。

所述通过并行总线来控制数据队列同步、分段同步计算以及并行同步录波是由子录波器与系统母板连接的并行总线中对应的控制总线和状态总线与相应的控制电路实现的。其中，队列同步控制线与状态线用来控制数据队列的同步；计算控制线及状态线用来实现子录波器计算的分段同步；录波、录值、定值控制线及录波、录值、定值状态线用来实现子录波器录波的精确同步；校时总线和校时控制电路用来控制时间的同步。在线同步校时通过校时总线和校时控制电路用来实现。

所述采用系统时钟对分布集成录波装置的数据采样和传输进行同步是指：对于同步采样是采用在母板上集成一条采样时钟信号总线，并通过该总线及连接器将采样同步脉冲信号引至各个子录波器上来实现；对于分段同步传输采用在母板上集成一条与采样脉冲信号同源的数据同步传输总线，并通过该总线及连接器将同步传输脉冲同时加载到各个子录波器上来实现。

所述在系统母板和各个子录波器上各配置一套相同的时钟，是指在系统母板上产生一套时钟，称作系统时钟；同时在各个子录波器上也分别产生一套相同的时钟，称作本地时钟；系统时钟提供给装置中所有子录波器共用，本地时钟则只供本机使用。正常情况下装置中所有子录波器通过总线插头插接到母板上，使用母板产生的公用系统时钟。当来自母板的系统时钟因故消失或子录波器仅作单板录波器独立使用时，子录波器将通过本机的自动识别电路，自动切换到本地时钟。

所述对采样数据进行精确的时间标记，标明录波数据中每个采样点的绝对时间的具体方法是：在各个子录波器上均配置有高精度日历时钟及精确计时电路。工作时，精确计时电路将在每个同步传输脉冲的前沿被清零并开始高速计数，计数脉冲周期为1uS。如果在同步传输脉冲周期内没有日历时钟的整分出现，精确计时电路将在下一个同步传输脉冲的前沿再次被清零并重新开始计数；而如果在同步传输脉冲周期内有日历时钟的整分出现，精确计时电路将停止计数，且子录波器的微处理器ARM及数字信号处理器DSP也将被中断。此时ARM读取日历时钟的绝对时间，即为标记时间；而DSP记录下紧邻该时刻之后第一个采样点的编号，该采样点即为标记点；同时ARM还将读取精确计时电路的计数，该计数即为标记点偏离同步传输脉冲前沿的微秒数。于是所有其它采样点的绝对时间便可以通过标记时间及采样点到标记点的时间间隔来精确标记。

所述在线进行同步时间校时的方法是：

校时时钟总线与校时电路：

系统校时电路分为两部分，一部分设计在子录波器上，它包括来自各个子录波器自身日历时钟的闹钟分中断输出及烧制在子录波器ISP中的校时信号控制电路；另一部分设计在母板上，包括母板上的外部输入脉冲隔离变换电路及烧制在母板ISP中的脉宽整形电路，以及集成在母板上的系统校时总线与GPS校时脉冲总线两条信号线。子录波器日历时钟的分中断输出和来自母板的系统校时信号与GPS校时信号均引至子录波器的校时信号控制电路。校时信号控制电路的输出则接至ARM与DSP的中断脚。此外母板上还集成了一条RS232接收总线，装置中所有子录波器的RS232串口均可通过插槽连接到母板RS232总线上接收来自外部设备的绝对授时数据。

系统校时过程如下：

首先，如果系统接入有GPS授时，则0号子录波器通过自身的RS232串口接收GPS授时，并以GPS绝对时间作为系统的标准时间。如果没有GPS授时，则0号子录波器以自身日历时钟时间作为系统标准时间。无论以何种时间作为标准，0号子录波器总会在一分钟的时间间隔内通过RS485网向装置中其它所有子录波器重复发送当前的标准日历时间。当分校时脉冲到来时，各个子录波器响应分校时脉冲中断，即开始校时：先是将通过RS485网接收到的标准日历时间的分钟数加1，然后写回到本机的日历时钟芯片中，同时将自身日历时钟的秒及毫秒位置0，完成一次校时。当收到的标准日历时间的分钟数为59分时，跳过分脉冲，暂不校时，等到再下一个分脉冲重新恢复校时。若0号子录波器未插接或因故停止工作，下一个槽号较小的子录波器将自动替代0号子录波器成为主站，并通过RS232接收授时，然后通过RS485网向装置中所有其它子录波器发送系统标准日历时间。

所述分校时脉冲既可来自GPS，也可来自0号子录波器日历时钟的分中断输出。工作时ARM总是不断在监测GPS分脉冲信号。如果系统接入有GPS分脉冲信号，ARM将发出信号，将校时信号控制电路的输出切换为GPS分脉冲，此时以GPS分脉冲作为系统校时基准。如果系统未接入GPS分脉冲信号，校时信号控制电路的输出将切换到日历时钟的分中断，此时以日历时钟的分脉冲作为系统校时基准。若0号子录波器未插接或因故停止工作，下一个槽号较小的子录波器将自动替代0号输出日历时钟的分脉冲，其它子录波器则通过系统校时总线接收日历时钟分脉冲。

所述同步并行采样过程是：上电后，系统母板上集成的10KHz的采样时钟信号线开始输出脉冲，该脉冲信号通过连接器引至子录波器，在子录波器ISP中经过脉宽及延迟处理后，再加载到子录波器的前端采样电路上，采样脉冲定时同步触发各个子录波器进行模数转换及数字锁存，保证系统中各子录波器所有模拟与数字通道采样的严格同步。

所述分段同步传输的具体过程是：母板上集成一条与采样脉冲同源的20mS数据同步传输信号线，该信号通过连接器同时加载到各个子录波器上，定时中断数字信号处理器DSP。各个子录波器在10KHz采样脉冲的触发下定时同步采样，每经过20mS，完成200次采样后，DSP将收到同步传输信号线送来的请求传数中断，DSP响应中断后，将此前20mS各通道的采集数据与计算数据传送给ARM。

所述分段同步计算的具体方法是：

子录波器上的计算控制线及计算状态线与系统母板同步计算逻辑控制电路的连接：

在系统母板的ISP中设置一个由8输入或门9U1及D触发器9U7构成的同步计算逻辑控制电路，各个子录波器上的计算控制线通过连接器接至母板ISP中并连接到8输入或门的输入端，而同步计算逻辑控制电路的输出，即D触发器的Q端则与各子录波器的计算状态线相连。子录波器处于计算中，计算控制线拉高，否则计算控制线输出低。同时，子录波器在进入计算之前需要检测计算状态线的状态，如果计算状态线为0，则表示没有其它子录波器处于计算中，本子录波器可以发起新的一轮计算；而如果计算状态线为1，则表示目前系统中尚有子录波器处于计算中，不能发起新的一轮计算，需要等待。

分段同步计算控制工作过程如下：当系统中所有子录波器各自缓存超过100mS的待分析采样数据，且目前均处在非计算状态，其计算控制线输出为低，或门9U1输出端亦为低；在20mS同步传输脉冲的前沿，D触发器9U7的Q端被置为0，计算状态线输出为0，之后各子录波器的ARM在响应20mS中断时对计算状态线进行采样，发现计算状态线为低，则发起新的一轮计算：各子录波器立即从各自缓存的数据流中截取100mS长度的数据，起动计算和分析，同时将自身的计算控制线拉高，这时或门9U1输出端变高；在下一个20mS中断时，D触发器9U7的Q端被置为1，表明系统正在计算中；计算完成后，ARM将自身的计算控制线拉低以通知其它子录波器自己已完成计算，正在等待；当系统中所有子录波器均已完成计算，所有的计算控制线都被拉低，则在紧邻的下一个20mS时钟前沿，D触发器9U7的Q端再次被置0，同步计算状态线将再次变低，各子录波器的ARM在响应20mS中断时采样计算状态线的状态，如果此时子录波器缓存中有超过100mS的待分析采样数据，ARM将再次从其缓存的数据流中截取新的100mS长度的数据，起动计算和分析；而如果这时缓存数据不足100mS长度，ARM将等待，暂时不发起新的计算。

所述数据队列同步的具体方法是：

队列同步控制线、状态线与系统母板队列同步控制电路的连接：

队列同步控制电路由2选1多路开关0U11-7U11构成的优先自动切换链路及与门9U6组成，其中各个多路开关的A输入端均接至子录波器插槽经过自动切换电路后的队列同步控制线，而B输入端则接至下一个插槽所对应的多路开关的输出端Z，0U11控制输出线接至与门9U6，9U6的输出即为系统的队列同步状态线。多路开关受S端控制，S＝0，多路开关输出Z切向A；否则Z切向B。

队列同步控制方法：

采用了队列同步控制优先自动切换链路；即在所有插接到母板上的子录波器中，自动选择一个槽号最小且工作正常的子录波器作为基准子录波器，并以该子录波器的队列同步控制线作为系统队列同步控制基准。而当该子录波器因故退出工作时，链路会自动切换到下一个槽号最小且工作正常的子录波器，并以该子录波器的队列同步控制线作为系统新的队列同步控制基准。

所有子录波器要进入同步，必须在100mS脉冲时刻检查队列同步状态，这时若队列同步状态为高，表示系统中已正常工作的子录波器的数据队列有堆积，待机子录波器不能进入同步，需要继续待机；若队列同步状态为低，表示系统中已正常工作的子录波器的数据队列为空，待机子录波器可立即进入同步；而对于已进入到队列同步状态的子录波器，如果检测到系统的队列同步状态线为0，即系统基准子录波器数据队列无堆积，而本机数据指针不在零，则表明本机出现失步，此时应立即记录错误信息，作容错处理，然后将数据指针拨回零，重新进入同步。

所述并行同步录波的具体方法是：

录波、录值与定值控制线及状态线与系统母板控制电路的连接：

录波控制线与录波状态线、录值控制线与录值状态线、定值控制线与定值状态线一一对应，并通过连接器接至母板上，其中控制线分别按“或”的方式连接，而或门的输出则接至D触发器的D端，D触发器的输出Q端再接至对应的状态线。9U2及9U8、9U3及9U9、9U4及9U10分别构成录值控制电路、录波控制电路以及定值控制电路；这3种电路的输出状态则可以用来区别不同的录波阶段或录波请求，其中录波线表示要求记录的是实时波形数据；录值线则表示要求记录的是数据的有效值；而定值线则用以区分不同的起动类型。

系统并行同步录波的实现方法如下：系统中所有子录波器并行工作，按100mS长度的数据分段对各自的采样数据进行计算、分析；如发现异常，该子录波器将立即拉高自身的录波控制线，请求录波；录波控制线是按或门方式连接的，系统中只要有任意一个子录波器维持录波控制线为高，则该或门的输出为高；而对应的D触发器的输出Q端状态也将在下一个20mS同步脉冲的前沿变高；该状态将由ARM读取；如果ARM读取到的录波状态线为高，表明系统有录波请求，则ARM将立即起动录波，并按要求将相关数据段的数据存入自身的CF卡中。当系统按要求录完故障前后的波形数据后，发起录波的子录波器将拉低其自身的录波控制线，拉高录值控制线，于是在下一个20mS同步脉冲的前沿，系统的录波状态线将变低，录值状态线将变高，系统中所有子录波器均将转而开始录制有效值；当按要求录完有效值记录，发起录波的子录波器将拉低其自身的录值控制线，系统录值状态线变低，整个录波过程结束；如果在对同一个100mS时间段各自的采样数据进行分析时有两个以上的子录波器分别发现各自的数据有异常，并先、后发出录波请求，则多个录波请求将被自动合并为一个录波请求；而如果在录波过程中发现有新的数据突变或特定事件发生，将根据情况发起新的录波或将录波过程自动延长。定值控制线、状态线用于区分不同启动类型。ARM通过控制定值线的状态，配合录波线与录值线的使用，获得不同的状态线编码，来识别系统不同的录波要求。

在所述录波过程中，由于所有的子录波器均在同一个20mS同步时钟前沿检测到录波状态并起动录波，或者检测到录值与定值状态的变化并确定录波的方式和内容，所以其启动录波或改变记录方式和内容的时刻以及所记录的以20mS为一个数据块的数据流是严格同步的。

本发明的积极效果是：通过同步并行采样、分段同步传输、数据队列同步以及同步校时和对采样数据进行精确的绝对时间标记等手段，并按分段同步截取队列数据以及分段发起同步计算的分段同步计算方式工作，既保证了分布录波装置中各个独立工作的子录波器之间数据计算的严格同步，又满足子录波器在数据采样、传输、计算与录波进程之间的异步关联，从而实现了分布录波器记录数据的严格同步以及数据突变和预定事件的高分辨时间定位。本发明所采用的分段同步计算方法以及“在线定段、离线定点”的同步标记与数据记录方式实现简单，数据同步精确。采用本发明的并行分布集成录波装置可靠性高、系统容量大，可扩展性好，数据传输通带宽，分布存储文件系统计算、检索方便。从根本上解决了现有录波器可靠性差、容量及数据带宽受限，数据存储过于集中的缺点。本方法简单实用，方便可靠，完全满足日益发展的大容量高速测量记录的要求，特别是快速发展的电力系统的检测要求。

附图说明

图1是分布集成录器系统母板与子录波器连接总线示意图。

图2是分布集成录波器系统母板总线逻辑控制电路原理图。

图3是分布集成录波器系统母板同步时钟与自动切换电路原理图。

图4是烧制在子录波器ISP中的精确计时电路原理图。

图5是本发明的时间同步标记方法实例图。

图6是本发明的分布集成录波器系统校时电路原理图。

图7是本发明的同步采样流程图。

图8是本发明的数据同步传输流程图。

图9是子录波器DSP与ARM之间数据接口电路原理图。

图10是本发明的起动计算及队列同步流程图。

图11是本发明的同步计算及同步录波流程图。

图12是本发明的同步计算逻辑控制电路原理图。

图13是本发明的同步计算逻辑控制时序及多机实现同步计算的实例图。

图14是本发明的分布集成录波器控制线与状态线逻辑电路图。

具体实施方式

参见附图1、2、3、4、5、6。

本发明在硬件结构上采用了集成总线的方式，即在系统共用的母板上集成一套具有复杂同步控制逻辑的并行总线，包括时钟总线、控制总线、状态总线、校时总线等。各个子录波器通过总线插头插接到母板上并与母板总线连通。工作时，各个子录波器独立运行，同时又通过这些总线发出控制命令或接收状态命令，实现整个系统运行的协同与同步。

系统同步时钟是分布录波器正常工作与并行同步的基础和保证。在本发明中设置了两套同步时钟，其中一套称作系统时钟，设计在母板上，由母板isp芯片产生，通过时钟总线提供给装置中所有子录波器共用；另一套称作本地时钟，设计在子录波器上，由各个子录波器的isp芯片产生，仅供给本子录波器使用。两套时钟结构完全相同，其输出信号也完全相同。正常情况下系统中所有子录波器总是使用母板产生的公用系统时钟。只有当子录波器脱开母板单独工作，或者母板出现故障，无法提供公用系统时钟时，子录波器才启用本地时钟。子录波器上设计有一套自动识别与切换电路，用来保证当母板系统时钟正常时，子录波器使用来自母板的系统时钟，而当来自母板的系统时钟消失时，子录波器自动切换到本地时钟。图3为同步时钟及自动识别与切换电路原理图。由图可见，母板上设计了10KHz、20mS、100mS以及1S等4条时钟信号线。这四种不同频率的脉冲信号实际源于同一个4M晶振源，并通过母板ISP中的分频电路获得。所以这些信号是同源、同步的。这些信号通过驱动后引至母板插座上，然后通过子录波器总线插头再引至子录波器的ISP中。同时在子录波器的ISP中，也采用同样的方式产生了一套自己的时钟，即本地时钟。系统时钟与本地时钟被同时引入到自动切换电路的输入端。其中系统时钟的4路信号被分别接到2选1多路开关V74158的A0、B0、C0、D0端。本地时钟的4路信号被分别接到同一2选1多路开关的A1、B1、C1、D1端。同时本地10KHz信号还接到计数器V74162的计数端。系统10KHz信号被接到同一计数器的清零端。工作时，如果存在系统时钟信号，则系统10KHz信号将不断对计数器清零。计数器进位端TC输出0。多路开关V74158的S端为0。所以这时多路开关输出接通0号端口，即系统时钟信号。如果系统时钟信号消失，计数器V74162的清零端无清零脉冲。这时计数器接收本地10KHz脉冲，不断计数却不清零。经过一定的时间，计数器进位端TC变高并被锁存在1电平。多路开关的S端变高。于是其输出被切换到1号端口，即输出本地时钟信号。任何时候，当系统时钟信号重新出现时，系统时钟的10KHz信号会立即将计数器清零。于是TC端变低。多路开关的S端也变低。多路开关的输出将切回到0号端口，即重新输出系统时钟。无论是系统时钟信号或是本地时钟信号，在经多路开关输出后，还要经过脉宽整形电路以及延迟电路处理。这些脉冲信号最终被送到子录波器的采样电路以及DSP与ARM的中断输入引脚。其中10KHz信号主要用作数据锁存与采样同步信号，20mS脉冲用作DSP到ARM的数据传输同步信号以及计算分段同步信号，100mS时钟用作计算同步与队列同步的参考信号，1S时钟用作队列同步与时间同步参考信号。

对于分布集成录波器系统，数据是分布在各个子录波器中的，因此要求系统中各个子录波器都要对数据进行时间标记。这不仅要求时间标记本身要精确，还要求各个子录波器的日历时钟与时间标记都要同步。为了解决同步问题，系统设计了专门的校时总线并使用统一的校时时钟。而为了获得高精度的时间标记，系统增加了硬件精确计时电路，使时间标记精度达到1uS。

参见图4。硬件精确计时电路由烧制在子录波器ISP中的高速计数器、数据锁存器及移位寄存器组成。计数器接收来自本地时钟系统预分频电路1MHz(1uS)的脉冲信号，并在20mS时钟脉冲的前沿被清零并开始计数。当日历时钟的整秒(或整分)到来时，系统校时总线输出脉冲。该脉冲将计数器的当前计数值锁存到数据锁存器中。之后由移位寄存器输出，并由ARM通过SPI总线读取。在系统校时总线输出整秒(或整分)脉冲时，各个子录波器的ARM及DSP都将接收到中断。于是ARM读取日历时钟的绝对时，该绝对时即为标记时间。而此时DSP也将记录下紧邻该时刻之后第一个采样点的编号，则该采样点即为标记点。举例说明，设采样周期为100uS，参考图5。设整分标记脉冲到来时ARM读取的绝对时间为XX年XX月XX日XX分0秒0毫秒，DSP标记的采样点编号为64，高速计数器的计数为6358。这就表明，从20mS时钟脉冲的前沿到标记脉冲前沿的时延为6358微秒。换句话说，就是标记脉冲出现在第63个采样点之后的58微秒，或者是第64个采样点之前的42uS。于是得出结论，该组采样数据中的第64个采样点的绝对时间是XX年XX月XX日XX分0秒0毫秒42微秒。在上述时间标记过程中，由于来自系统母板的20mS时钟信号以及日历时钟整秒(或整分)标记信号都通过总线同时送到了各个子录波器，所以各个子录波器都将在标记脉冲的前沿对自身的采样数据进行标记。而为了保证各个子录波器标记的结果一致，需要在标记脉冲到来时首先将自身日历时钟校准。而只要各个子录波器的日历时钟是校准的，一致的，则标记的结果就是一致的。其相互差应不超过1uS。

为了保证时间标记的一致，分布集成录波器系统必须进行严格的在线统一校时。参考图6。系统校时电路分为两部分，一部分设计在子录波器上，由子录波器上的ISP来实现所需电路；另一部分设计在母板上。它包括母板上的外部输入脉冲隔离变换电路及母板ISP中的脉宽整形电路，以及集成在母板上的系统校时总线与GPS校时脉冲总线这两条信号线。此外，母板上还集成了一条RS232接收总线。所有子录波器的RS232串口均可通过插槽连接到母板RS232总线上，接收来自外部设备的数据，例如，GPS的授时信号(参考图1、2)。

工作时，由GPS同步时钟送来的外部校时脉冲经隔离变换后，引至母板ISP中；然后经ISP中脉宽整形电路处理后送到母板上集成的GPS校时脉冲总线上，最后通过总线插头的32B引脚送到各个子录波器的ISP中。系统同时还提供另外一路校时脉冲信号，它来自各个子录波器自身日历时钟的闹钟中断输出，即日历时钟芯片M41ST95的26脚，称作内部校时脉冲信号。该信号也送入到子录波器的ISP中。ARM通过INT0口侦测GPS脉冲信号。如果有外时钟(GPS)校时脉冲，ARM通过COL3引脚输出0，于是与门0U33接通，0U34阻断，系统将使用外时钟(GPS)脉冲校时。否则ARM通过COL3引脚输出1，于是与门0U34接通，0U33阻断，系统将使用内时钟脉冲校时。正常情况下0槽ARM的ROW0脚输出1，其双向门0U36接通；其它各槽ARM的ROW0脚输出0，相应的双向门0U36阻断；于是0槽输出的校时脉冲经总线加载到其它各槽，从而使校时脉冲送至所有子录波器ARM的EGPIO14和DSP的BIO中断口，完成校时。

系统校时的具体步骤是：

如果系统接入有GPS授时，则0号子录波器将通过自身的RS232串口接收GPS授时，并以GPS绝对时间作为系统的标准时间。而如果没有GPS授时，则0号子录波器将以自身日历时钟时间作为系统标准时间。无论以何种时间作为标准，0号子录波器总会在一分钟的时间间隔内，通过RS485网向其它所有子录波器重复发送当前的标准日历时间。当分校时脉冲到来时，各个子录波器响应分校时脉冲中断，即开始校时。先是将通过RS485网接收到的标准日历时间的分钟数加1，然后写回到本机的日历时钟芯片中，同时将自身日历时钟的秒及毫秒位置0，完成一次校时。为避免分钟数加1后产生进位带来计算上的麻烦，当收到的标准日历时间的分钟数为59分时，跳过分脉冲，暂不校时，等到再下一个分脉冲重新恢复校时。如果0号子录波器因故停止工作，其ROW2引脚上将无看门狗脉冲输出；由0U23-0U26组成的脉冲前沿微分电路的输出将固定为低。经过延迟，计数器0U37输出脚CAO将由低变高，从而关断0槽双向缓冲门0U36。此时下一个槽号较小的子录波器侦测到校时脉冲消失，将通过ROW0脚输出1，接通其自身的双向门0U36，自动替代0号子录波器成为主站，一方面输出校时脉冲，同时通过RS232接收授时，并通过RS485网向所有其它子录波器发送系统标准日历时间，保证系统始终具有统一的校时基准。

同步并行采样流程如图7所示。系统母板上生成的10KHz采样时钟信号经时钟总线及连接器引至子录波器，在子录波器ISP中经过脉宽及延迟处理后，再加载到子录波器的前端采样电路上。上电后，时钟系统开始输出10KHz信号，该信号将周期性定时同步触发各个子录波器进行模数转换及数字锁存，然后由DSP读取，从而保证了装置中各个子录波器所有模拟与数字通道采样的严格同步。

数据分段同步传输流程如图8所示。系统母板上生成的20mS同步传输时钟信号经时钟总线及连接器引至子录波器，在子录波器ISP中经过脉宽及延迟处理后，再加载到子录波器DSP的中断引脚上。工作时各个子录波器在10KHz采样脉冲的触发下定时同步采样。每经过20mS，完成200次采样后，DSP将收到同步传输信号线送来的请求传数中断。于是DSP响应中断，将此前20mS各通道的采集数据与计算数据传送给微处理器ARM。保证了各个独立工作的子录波器各自的数据流在数据传输上的分段同步。

图9为DSP与ARM数据接口电路的原理图。DSP的HPI接口8根数据线HD0-HD7通过芯片2U1(74LVCH162245)缓冲后分别与ARM的低8位数据线DA0-DA7相连。74LV245芯片的方向及使能则分别由烧制在ISP中的与门P46、P47的输出来控制。当ARM对片选线CS3所覆盖的RAM地址进行读操作时，2U1使能，数据将由DSP寄存器读取到ARM的DMA缓存中。同时ARM的AD0、AD15、AD16三根地址线以及写线WR经2U2(74LVCH162245)缓冲，再经ISP中P41、P42、P43、P44缓冲后，分别接至DSP的HBIL、HCNTL1、HCNTL0及HR/W操作线。其中AD0通过HBIL区分数据读写是指向高位字节或者低位字节；AD15与AD16控制HCNTL1与HCNTL0以区分操作的是DSP中的地址寄存器HPIA、数据寄存器HPID以及控制寄存器HPIC的那一个HPI寄存器

工作时，DSP中设置有A、B两个RAM缓存区。设开始时DSP将测量与计算数据保存到A区。当20mS同步传输脉冲到来时，将中断DSP。DSP一方面将数据缓存切换到B区。此后新的采样与计算数据将保存到B区而不是A区。另一方面DSP通过HINT脚发出中断信号。该信号将通过P51、P49中断ARM的EGPIO10脚，起动DMA读数。ARM通过DMA读数时，将通过DSP的HPID寄存器不断抽取A区RAM中的数据，并保存到ARM内存指定的环形缓存器中，直至读取完DSP存储器A区中保存的前一个20mS内全部的采集数据和计算数据为止。而当下一个20mS同步传输脉冲到来时，DSP又会将数据缓存由B区切换到A区。之后新的采样与计算数据将保存到A区。另一方面，ARM将通过DMA操作DSP的HPID寄存器，以抽取B区RAM中的数据。如是重复。

DMA操作过程中将通过DSP的HDS1及HRDY线以及ARM的WAIT线实现联络和时序上的自动适配。

参考图10、11、12、13、14。

分布集成录波器的数据计算与分析过程是分布在多个子录波器中并行完成的。为了实现并行同步计算，分布集成录波器的子录波器上设计了一对计算同步线，包括一根计算控制线与一根计算状态线。同时在系统母板的ISP中还设计了一个由8输入或门及D触发器构成的同步计算逻辑控制电路。参见图12、14。该电路由或门9U1及D触发器9U7构成。其中或门的输入分别接至各个子录波器插槽经过自动切换电路后的计算控制线。其输出则接至D触发器9U7的D端。而D触发器输出则分别接至各子录波器插槽的计算状态线。工作时，各个子录波器根据计算状态线的状态以及自身工作情况确定是否开始计算。只要子录波器处于计算中，则将计算控制线拉高，否则计算控制线输出低。同时，子录波器在进入计算之前需要检测计算状态线的状态。如果计算状态线为0，则表示没有其它子录波器处于计算中，本子录波器可以发起新的一轮计算。而如果计算状态线为1，则表示目前系统中尚有子录波器处于计算中，不能发起新的一轮计算，需要等待。由于所有子录波器的计算控制线是按“或”的方式连接的，所以只要有一个子录波发起计算，将其计算控制线为高，则或门输出为高。而在紧跟其后的第一个20mS脉冲前沿，D触发器的输出Q端将变高，即计算状态线变高。在计算过程中计算控制线一直维持高。只要还有子录波器未完成计算，或门输出就为高。这时即使有的子录波器已完成计算，但检测到计算状态线仍然为高，不能发起新的一轮计算，而必须等待。只有当所有子录波器都完成了本轮计算，其中最后一个完成的子录波器将其计算控制线拉低后，或门输出才变低。在紧跟其后的第一个20mS脉冲前沿，D触发器的输出Q端将变低，计算状态线才变低。

同步计算控制工作过程如下：首先假定装置中所有子录波器各自己缓存超过100mS的待分析采样数据，且目前均处在非计算状态，其计算控制线输出为低，所以或门9U1输出端亦为低。在20mS同步传输脉冲的前沿，D触发器9U7的Q端被置为0，计算状态线输出为0。之后各子录波器的ARM在响应20mS中断时对计算状态线进行采样。发现计算状态线为低，即表明装置中所有子录波器目前均处于计算空闲状态，因此可以发起新的一轮计算。于是各子录波器便立即从各自缓存的数据流中截取100mS长度的数据，起动计算和分析，同时将自身的计算控制线拉高，以便通知其它的子录波器自己已经开始了新的一轮计算。这时或门9U1输出端变高。在下一个20mS中断时，D触发器9U7的Q端被置为1，表明系统正在计算中。计算完成后，ARM将自身的计算控制线拉低以通知其它子录波器自己已完成计算，正在等待。而当系统中所有子录波器均已完成计算，所有的计算控制线都被拉低，在紧邻的下一个20mS时钟前沿，D触发器9U7的Q端再次被置0。同步计算状态线将再次变低。各子录波器的ARM在响应20mS中断时采样计算状态线的状态，发现其为低。如果此时子录波器缓存中有超过100mS的待分析采样数据，ARM将再次从其缓存的数据流中截取新的100mS长度的数据，起动计算和分析。而如果这时缓存数据不足100mS长度，ARM将等待，暂时不发起新的计算。

由于有同步计算电路的保证，虽然各个子录波器对各自100mS长度数据计算的耗时不同，计算的微观进程未严格同步，但无论快慢，各子录波器在计算完各自当前数据段后都将等待，直到所有子录波器都完成计算，才在新的20mS时刻开始新的一轮计算，这样就保证了各个子录波器对数据的分析计算是按100mS长度的数据分段同步的。

图12为简化后的同步计算逻辑控制电路的原理图。图13给出了按上述方法实施同步计算的典型实例。设有0号、1号和7号子录波器并行工作，数据队列里有堆积，即有等于或超过100mS长度的数据，且在时刻①各子录波器均处于等待状态，其各自的计算控制线为低，系统的计算状态线亦为低。

(1)在时刻①20mS脉冲到来时，各个子录波器检查计算状态线为低且数据队列有堆积，于是便开始计算，同时将各自的计算控制线拉高。

(2)到时刻②，计算状态线(D触发器的Q端)将变高。需要注意的是，虽然各个子录波器在时刻①20mS脉冲到来之后检查计算状态线有先有后，致使开始计算的时间不一，但只要是在时刻①到时刻②之间检查计算状态线，其状态均为低。也就是说，各个子录波器可以在20mS之内先后可靠地投入计算。

(3)各个子录波器在时刻②到时刻③之间的20mS内先后结束计算并将各自的计算控制线拉低。于是在时刻③20mS脉冲前沿，计算状态线变低。

(4)在时刻③到时刻④之间的20mS内，各个子录波器再一次检查到计算状态线为低，假设这时数据还有堆积(即有等于或超过100mS长度的数据)，于是各个子录波器开始新的一轮计算并将各自的计算控制线拉高。

(5)各个子录波器在时刻④到时刻⑤之间先后结束计算。当最后一个结束计算的子录波器(此次为7号子录波器)将其自身的计算控制线拉低之后的第一个20mS时钟前沿，即时刻⑤，计算状态线将变低。

(6)在时刻⑤到时刻⑥之间的20mS内，各个子录波器再一次检查到计算状态线为低，假设这时数据仍有堆积，于是各个子录波器开始新的一轮计算并将各自的计算控制线拉高。

(7)各个子录波器在时刻⑥到时刻⑦之间的20mS内先后结束计算并将各自的计算控制线拉低。于是在时刻⑦20mS脉冲前沿，计算状态线变低。

(8)在时刻⑦，各个子录波器再一次检查到计算状态线为低，但假设这时数据无堆积，于是各个子录波器不发起新的计算，而是等待。

(9)在时刻⑧，各个子录波器检查到计算状态线为低，而这时数据队列中已有100mS的数据，于是各个子录波器发起新的计算并将各自的计算控制线拉高

(10)各个子录波器在时刻⑨到时刻⑩之间的20mS内先后结束计算并将各自的计算控制拉低。于是在时刻⑩20mS脉冲前沿，计算状态线变低。各个子录波器进入新的等待。

需要说明的是，上面所提到的100mS长度的当前分析数据并不是当前采样数据，而是距当前采样Nx100mS以前的数据。这里N表示以100mS为长度单位计算的当前分析数据段滞后于刚结束的100mS采样数据段的段数。这表明，录波器系统是一个滞后处理(postprocessing)的实时系统，其当前分析数据总是滞后当前实时采样数据一定的时间，一般为100mS至300mS左右。这就使得系统发现异常、发起录波的时间相对于异常事件出现本身有一定的时间滞后。但由于录波文件完整记录了异常事件前后的各种数据，且记录数据及发起录波的绝对时间都有精确的标记，所以系统的这种后处理方式并不影响对异常数据或事件的响应、记录、分析和精确定位。

参见附图8、图11。

队列同步是分布集成录波器实现计算同步的基本保证之一。DSP传送给ARM的数据以20mS一组、5组(100mS)一段的方式按时间顺序缓存在ARM的双环形缓冲存储器中，称为数据队列。在工作过程中，ARM将每次从数据队列中顺序取出100mS的数据用于计算，未用于计算的数据队列的长度相应减少。在正常情况下，由于系统采样是同步的，且每20mS的采样数据也总是在20mS脉冲的前沿由DSP同步传输给ARM，即传输是同步的，再加上其后的计算也是同步的，所以对各个子录波器而言，存放在其ARM缓存器中的未用于计算的数据队列的长度应是相同的。该长度一般小于等于5个20mS数据组。而当系统大量忙于磁盘或网络操作，造成同步计算被耽搁时，数据队列则会出现堆积。但即使这样，各个子录波器中所堆积的数据队列的长度仍然是相同的，这一特点称为队列同步。

一般而言，数据队列的同步是由采样同步、传输同步以及计算同步共同保证的，因此并不需要有其它特殊的措施来保障。但有几种情况需要考虑。一是系统上电之初，各子录波器因初始化不同或速度不一而投入正常工作有先有后。这时虽然各子录波器的数据采样和数据传输是同步的，但先、后投入工作的子录波器之间缓存的数据队列的长度则有可能不同。如果此时进入同步计算，各个子录波器所截取的100mS计算数据可能并不同步。另一种情况是在系统正常工作过程中，某一子录波器因故障或其它原因造成失步，然后在修正错误后准备重新进入同步；或者是子录波器因故退出系统，然后重新起动再投入系统工作。这时重新进入同步或重新投入系统工作的子录波器缓存的数据队列也可能与其它子录波器不同。为了保证在任何情况下，后投入的子录波器都能自动与先投入的子录波器同步，系统特别设计了一套队列同步电路，并通过队列同步控制线、状态线与子录波器连接。

参考图2。烧制在母板ISP中的队列同步控制电路由2选1多路开关0U11-7U11所构成的优先自动切换链路及与门9U6组成。其中各个多路开关的A输入端均接至子录波器插槽经过自动切换电路后的队列同步控制线。而B输入端则接至下一个插槽所对应的多路开关的输出端Z。多路开关受S端控制。当插槽上插接有子录波器且该子录波器工作正常时，自动侦测电路输出为0，多路开关的输出端Z切换到输入端A。而当插槽上没有插接子录波器或所插接的子录波器工作不正常时，自动侦测电路输出为1，多路开关的输出端Z切换到输入端B，也就是下一个插槽所对应的队列同步控制线。很显然，这样一种控制切换链路的主要作用，就是在N个子录波器插槽中，自动确定一个槽号最小的且插接有正常工作子录波器的插槽，并以该槽的队列同步控制线作为系统的队列同步控制线。该控制线接至与门9U6。9U6的输出即为系统的队列同步状态线。可见，优先自动切换链路保证了队列同步状态线始终受、且只受一台子录波器队列同步控制线的控制。该台子录波器即为系统中数据队列的同步基准。例如图2中，如果插接的0号子录波器工作正常，其自动侦测电路输出S＝0，多路开关0U11将接通A端与Z端。于是0号子录波器的队列控制线经过自动切换电路、0U11的A-Z，与门9U6，连接到系统的队列状态线。这时0号子录波器的ARM将根据本机数据堆积情况，通过队列控制线输出0或1来控制队列状态线的状态；也就是说，0号子录波器成为系统中数据队列的同步基准。而如果0号子录波器工作不正常，其自动侦测电路输出S＝1，多路开关0U11将接通B端与Z端。于是1号子录波器将自动成为队列同步基准。

队列同步的工作原理如下。系统上电，各子录波器进行初始时，将自身的队列同步控制线拉高，以告知其它子录波器自身正处在初始化过程之中，不能进入同步。而当子录波器完成初始后，便开始输出看门狗脉冲。该脉冲将使对应的自动诊测电路输出低电平，从而将对应的多路开关切换到子录波器自身的队列同步控制线上(A端)。当初始化结束，子录波器应立即将队列同步控制线拉低，以告知其它子录波器自身已完成初始，并将自身数据队列的起始指针拨回到0位，进入到了待机状态。进入待机状态后，子录波器将在每个100mS同步脉冲到来时检查队列同步状态线的状态。如果队列同步状态线为高，子录波器将继续待机。如果队列同步状态线为低，则表示系统中具有队列同步状态控制权的子录波器已经完成初始，正处于待机状态；或者该子录波器已经开始了正常计算，但此刻其数据队列无堆积。无论是那种情况，都表明基准子录波器数据队列的起始指针已拨回0，且目前队列为空，这时可以并入系统进入到队列同步状态。

工作过程中，所有子录波器将在每一个20mS时钟前沿检查系统的计算状态线。如果计算状态线为低且自身的缓存器中已有累计超过100mS但少于200mS的待分析数据，则ARM将从数据队列中截取100mS数据，然后开始计算。此时剩余队列长度小于100mS，子录波器将维持队列同步控制线为低。如果缓存器中已有累计超过200mS的待分析数据，则ARM从数据队列中截取100mS数据用于计算后，剩余队列长度仍等于或大于100mS，表明数据有堆积，此时子录波器立即将队列同步线拉高，告诉其它尚未进入同步的子录波器当前数据有堆积，需要继续待机。

总结上述过程可以看出，子录波器要进入同步，必须在100mS脉冲时刻检查队列同步状态。这时要么队列同步状态为高，表示系统中已正常工作的子录波器的数据队列有堆积，待机子录波器不能进入同步，需要继续待机；要么队列同步状态为低，表示系统中已正常工作的子录波器的数据队列为空或无堆积，待机子录波器可立即进入同步。而对于已进入到队列同步状态的子录波器，如果检测到系统的队列同步状态线为0，即系统基准子录波器数据队列无堆积，而本机数据指针不在零，则表明本机出现失步。此时应立即记录错误信息，作容错处理，然后将数据指针拨回零，重新进入同步。数据队列同步的控制流程参见图10。

参见图2、11、14。

为了在分布集成录波器中实现同步录波，特别在子录波器上设计了3组控制线与状态线。这3组线通过连接器接至母板上。其中控制线分别按“或”的方式连接。而或门的输出则接至D触发器的D端，D触发器的输出Q端再接至对应的状态线。9U2及9U8、9U3及9U9、9U4及9U10分别构成录值控制电路、录波控制电路以及定值控制电路。这3种电路的输出状态则可以用来区别不同的录波阶段或录波请求。其中录波线表示要求记录的是实时波形数据；录值线则表示要求记录的是数据的有效值；而定值线则用以区分不同的起动类型。系统实现同步录波的过程可描述如下：系统中所有子录波器并行工作，按分段同步的方式对各自的采样数据进行计算、分析。而在对自身的100mS长度的数据进行分析时，如发现异常，该子录波器将立即拉高自身的录波控制线，请求录波。由于录波控制线是分组按或门方式连接的，所以系统中只要有任意一个子录波器维持录波控制线为高，则该组对应的录波状态线将为高。录波状态线将在每个20mS同步脉冲的前沿时刻由ARM读取。如果ARM读取到的录波状态线为高，便知道系统有录波请求，于是立即起动录波，并按要求将相关数据段的数据存入自身的CF卡中。由于系统中各个子录波器均是在20mS同步时钟的前沿对录波状态线进行采样，所以只要系统中有一个子录波器发起录波，录波状态线变高，则所有的子录波器均会在下一个20mS同步时钟前沿的同一时刻起动录波。当系统按要求录完故障前后的波形数据后，发起录波的子录波器将拉低其自身的录波控制线，拉高录值控制线。于是系统的录波状态线将变低，录值状态线将变高。这意味着结束波形录制，转而开始录制有效值。当按要求录完有效值，发起录波的子录波器将拉低其自身的录值控制线。系统录值状态线变低，整个录波结束。显然，由于有录波及录值控制线与录波与录值状态线的配合使用，系统中各个分布、独立与并行的子录波器实现了分布同步录波。

如果在对同一100mS时间段数据进行分析时有两个以上的子录波器分别发现各自的数据有异常，并先、后发出录波请求，则多个录波请求将被自动合并为一个录波请求。在这种情况下，由于对同一100mS时间段数据进行分析时各个子录波器计算速度不一，有可能使得后发出录波请求的子录波器所发现的数据异常在时间顺序上实际先于先发出录波请求的子录波器所发现的数据异常。但这并不影响录波结果。同时今后在对录波数据进行离线综合分析时，系统会自动将先发生的异常标记为首发录波的精确时刻。此外如果在录波过程中又发现有新的数据突变或特定事件发生，则子录波器将发出新的录波请求。如果这时正在录制波形数据，则需要录制的波形数据的长度将以新发起的录波请求为起始时刻来计算，也就是说，录波过程将被自动延长。而如果发起新的录波请求时正在录制有效值数据，则录值进程将终止，转而重新开始录制波形数据。还有一种情况，就是此刻数据记录已经超过一定的长度，则当新的录波请求发出时，子录波器将结束当前录波文件，然后创建一个新的文件并从头开始记录。此外，为了区分定值、突变、振荡等不同启动类型，系统还特别配置了一组定值控制线、状态线。ARM通过控制定值线的状态，配合录波线与录值线的使用，获得不同的状态线编码。从而使得各个子录波器可以通过3根状态线的不同编码来识别系统更多不同的录波要求。

Claims (8)

1.一种基于分布集成录波器并行总线的同步方法，其特征在于：采用系统时钟对分布集成录波装置的数据采样和传输进行同步；再通过并行总线来控制数据队列同步、分段同步计算以及并行同步录波；同时采用在线同步校时和对采样数据绝对时间进行精确标记方法，实现各个独立工作的子录波器记录数据的同步与数据突变和预定事件的高分辨时间定位；在算法上，对各个独立工作的子录波器从数据队列中截取数据以及对截取数据段发起计算上保证严格的同步，但在计算进程上，允许各个独立工作的子录波器存在异步，既保证各个独立工作的子录波器之间数据计算的严格同步，又满足子录波器在数据采样、传输、计算与录波进程之间的异步关联；为实现上述同步方法，首先在系统母板和各个子录波器上各配置一套相同的同步时钟；同时在各个子录波器以及系统共用母板上分别集成一套具有复杂同步控制逻辑的并行总线，包括时钟总线、控制总线、状态总线、校时总线以及复位总线；系统中的各个子录波器通过总线插头插接到母板上，与母板总线连通；工作时，各个子录波器独立运行，同时又通过这些总线发出控制命令或接收状态命令，以实现整个系统运行的协同与同步。

2.如权利要求1所述的同步方法，其特征在于：所述通过并行总线来控制数据队列同步、分段同步计算以及并行同步录波是由子录波器与系统母板连接的控制总线和状态总线与相应的控制电路实现的，控制总线与状态总线一一对应；队列同步控制线与状态线用来控制数据队列的同步；计算控制线及状态线用来实现子录波器计算的分段同步；录波、录值、定值控制线及录波、录值、定值状态线用来实现子录波器录波的精确同步；

所述采用系统时钟对分布集成录波装置的数据采样和传输进行同步是指：对于同步采样，采用在母板上集成一条采样时钟信号总线，并通过该总线及连接器将采样同步脉冲信号引至各个子录波器上来实现；对于分段同步传输，采用在母板上集成一条与采样脉冲信号同源的数据同步传输总线，并通过该总线及连接器将同步传输脉冲同时加载到各个子录波器上来实现；所述在线同步校时通过校时总线和校时控制电路来实现。

3.如权利要求1所述的同步方法，其特征在于：所述在系统母板和各个子录波器上各配置一套相同的同步时钟是指在系统母板上产生一套时钟，称作系统时钟；同时在各个子录波器上也分别产生一套相同的时钟，称作本地时钟；系统时钟提供给装置中所有子录波器共用，本地时钟则只供本机使用；正常情况下装置中所有子录波器通过总线插头插接到母板上，使用母板产生的公用系统时钟；当来自母板的系统时钟因故消失或子录波器仅作单板录波器独立使用时，子录波器将通过本机的自动识别电路，自动切换到本地时钟；

所述对采样数据进行精确的绝对时间标记的具体方法是：在各个子录波器上均配置有高精度日历时钟及精确计时电路，工作时，精确计时电路将在每个同步传输脉冲的前沿被清零并开始高速计数，计数脉冲周期为1μS，如果在同步传输脉冲周期内没有日历时钟的整分出现，精确计时电路将在下一个同步传输脉冲的前沿再次被清零并重新开始计数；而如果在同步传输脉冲周期内有日历时钟的整分出现，精确计时电路将停止计数，且子录波器的微处理器ARM及数字信号处理器DSP也将被中断，此时ARM读取日历时钟的绝对时间，即为标记时间；而DSP记录下紧邻该时刻之后第一个采样点的编号，该采样点即为标记点；同时ARM还将读取精确计时电路的计数，该计数即为标记点偏离同步传输脉冲前沿的微秒数，于是所有其它采样点的绝对时间便可以通过标记时间及采样点到标记点的时间间隔来精确标记。

4.如权利要求1所述的同步方法，其特征在于：所述在线同步校时的方法是：

（1）校时总线与校时电路：

系统校时电路分为两部分，一部分设计在子录波器上，它包括来自各个子录波器自身日历时钟的闹钟分中断输出以及烧制在子录波器ISP中的校时信号控制电路；另一部分设计在母板上，包括母板上的外部输入脉冲隔离变换电路及烧制在母板ISP中的脉宽整形电路，以及集成在母板上的系统校时总线与GPS校时脉冲总线这两条信号线；子录波器日历时钟的分中断输出和来自母板的系统校时信号与GPS校时信号均引至子录波器的校时信号控制电路，校时信号控制电路的输出则接至ARM与DSP的中断脚，此外母板上还集成了一条RS232接收总线，装置中所有子录波器的RS232串口均可通过插槽连接到母板RS232总线上接收来自外部设备的绝对授时数据；

（2）在线同步校时过程如下：

首先，如果系统接入有GPS授时，则0号子录波器通过自身的RS232串口接收GPS授时，并以GPS绝对时间作为系统的标准时间，如果没有GPS授时，则0号子录波器以自身日历时钟时间作为系统标准时间；无论以何种时间作为标准，0号子录波器总会在一分钟的时间间隔内通过RS485网向装置中其它所有子录波器重复发送当前的标准日历时间，当分校时脉冲到来时，各个子录波器响应分校时脉冲中断，即开始校时：先是将通过RS485网接收到的标准日历时间的分钟数加1，然后写回到本机的日历时钟芯片中，同时将自身日历时钟的秒及毫秒位置0，完成一次校时；当收到的标准日历时间的分钟数为59分时，跳过分脉冲，暂不校时，等到再下一个分脉冲重新恢复校时；若0号子录波器未插接或因故停止工作，下一个槽号较小的子录波器将自动替代0号子录波器成为主站，通过RS232接收授时，并通过RS485网向装置中所有其它子录波器发送系统标准日历时间；

所述分校时脉冲既可来自GPS，也可来自0号子录波器日历时钟的分中断输出；工作时ARM总是不断在监测GPS分脉冲信号，如果系统接入有GPS分脉冲信号，ARM将发出信号，将校时信号控制电路的输出切换为GPS分脉冲，此时以GPS分脉冲作为系统校时基准；如果系统未接入GPS分脉冲信号，校时信号控制电路的输出将切换到日历时钟的分中断，此时以日历时钟的分脉冲作为系统校时基准；若0号子录波器未插接或因故停止工作，下一个槽号较小的子录波器将自动替代0号输出日历时钟的分脉冲，其它子录波器则通过系统校时总线接收日历时钟分脉冲。

5.如权利要求2所述的同步方法，其特征在于：同步并行采样过程是：上电后，系统母板上集成的10KHz的采样时钟信号线开始输出脉冲，该脉冲信号通过连接器引至子录波器，在子录波器ISP中经过脉宽及延迟处理后，再加载到子录波器的前端采样电路上，采样脉冲定时同步触发各个子录波器进行模数转换及数字锁存，保证系统中各子录波器所有模拟与数字通道采样的严格同步；

所述分段同步传输的具体方法是：母板上集成一条与采样脉冲同源的20mS数据同步传输信号线，该信号通过连接器同时加载到各个子录波器上，定时中断数字信号处理器DSP，各个子录波器在10KHz采样脉冲的触发下定时同步采样，每经过20mS，完成200次采样后，DSP将收到同步传输信号线送来的请求传数中断，DSP响应中断后，将此前20mS各通道的采集数据与计算数据传送给ARM。

6.如权利要求1或2所述的同步方法，其特征在于：所述分段同步计算的具体方法是：

（1）子录波器上的计算控制线及计算状态线与系统母板同步计算逻辑控制电路的连接：

在系统母板的ISP中设置一个由8输入或门（9U1）及D触发器（9U7）构成的同步计算逻辑控制电路，各个子录波器上的计算控制线通过连接器接至母板ISP中并连接到8输入或门的输入端，而同步计算逻辑控制电路的输出，即D触发器的Q端与各子录波器的计算状态线相连；子录波器处于计算中，计算控制线拉高，否则计算控制线输出低；同时，子录波器在进入计算之前需要检测计算状态线的状态，如果计算状态线为0，则表示没有其它子录波器处于计算中，本子录波器可以发起新的一轮计算；而如果计算状态线为1，则表示目前系统中尚有子录波器处于计算中，不能发起新的一轮计算，需要等待；

（2）分段同步计算方法：

当系统中所有子录波器各自缓存超过100mS的待分析采样数据，且目前均处在非计算状态，其计算控制线输出为低，或门（9U1）输出端亦为低；在20mS同步传输脉冲的前沿，D触发器（9U7）的Q端被置为0，计算状态线输出为0，之后各子录波器的ARM在响应20mS中断时对计算状态线进行采样，发现计算状态线为低，则发起新的一轮计算：各子录波器立即从各自缓存的数据流中截取100mS长度的数据，起动计算和分析，同时将自身的计算控制线拉高，这时或门（9U1）输出端变高；在下一个20mS中断时，D触发器（9U7）的Q端被置为1，表明系统正在计算中；计算完成后，ARM将自身的计算控制线拉低以通知其它子录波器自己已完成计算，正在等待；当系统中所有子录波器均已完成计算，所有的计算控制线都被拉低，则在紧邻的下一个20mS时钟前沿，D触发器（9U7）的Q端再次被置0，同步计算状态线将再次变低，各子录波器的ARM在响应20mS中断时采样计算状态线的状态，如果此时子录波器缓存中有超过100mS的待分析采样数据，ARM将再次从其缓存的数据流中截取新的100mS长度的数据，起动计算和分析，而如果这时缓存数据不足100mS长度，ARM将等待，暂时不发起新的计算。

7.如权利要求1或2所述的同步方法，其特征在于：所述数据队列同步的具体方法是：

(1)队列同步控制线、状态线与系统母板队列同步控制电路的连接：队列同步控制电路由2选1多路开关0U11-7U11所构成的优先自动切换链路及与门(9U6)组成，其中各个多路开关的A输入端均接至子录波器插槽经过自动切换电路后的队列同步控制线，而B输入端则接至下一个插槽所对应的多路开关的输出端Z，2选1多路开关0U11的控制线接至与门(9U6)，与门(9U6)的输出即为系统的队列同步状态线；多路开关受S端控制，当S＝0，多路开关输出Z切向A；否则Z切向B；

（2）数据队列同步的方法：

采用了队列同步控制优先自动切换链路；即在所有插接到母板上的子录波器中，自动选择一个槽号最小且工作正常的子录波器作为基准子录波器，并以该子录波器的队列同步控制线作为系统队列同步控制基准，而当该子录波器因故退出工作时，链路会自动切换到下一个槽号最小且工作正常的子录波器，并以该子录波器的队列同步控制线作为系统新的队列同步控制基准；

所有子录波器要进入同步，必须在100mS脉冲时刻检查队列同步状态，这时若队列同步状态为高，表示系统中已正常工作的子录波器的数据队列有堆积，待机子录波器不能进入同步，需要继续待机；若队列同步状态为低，表示系统中已正常工作的子录波器的数据队列为空，待机子录波器可立即进入同步；而对于已进入到队列同步状态的子录波器，如果检测到系统的队列同步状态线为0，即系统基准子录波器数据队列无堆积，而本机数据指针不在零，则表明本机出现失步，此时应立即记录错误信息，作容错处理，然后将数据指针拨回零，重新进入同步。

8.如权利要求1或2所述的同步方法，其特征在于：所述并行同步录波的具体方法是：

（1）录波、录值与定值控制线及状态线与系统母板控制电路的连接：

录波控制线与录波状态线、录值控制线与录值状态线、定值控制线与定值状态线一一对应，通过连接器接至母板上，其中控制线分别按“或”的方式连接，或门的输出接至D触发器的D端，D触发器的输出Q端再接至对应的状态线；或门9U2及D触发器9U8、或门9U3及D触发器9U9、或门9U4及D触发器9U10分别构成录值控制电路、录波控制电路以及定值控制电路；这3种电路的输出状态则可以用来区别不同的录波阶段或录波请求，其中录波线表示要求记录的是实时波形数据；录值线则表示要求记录的是数据的有效值；而定值线则用以区分不同的起动类型；

（2）并行同步录波的实现方法：

系统中所有子录波器并行工作，按100mS长度的数据分段对各自的采样数据进行计算、分析，如发现异常，该子录波器将立即拉高自身的录波控制线，请求录波；录波、录值与定值控制线是分组按或门方式连接的，系统中只要有任意一个子录波器维持录波控制线为高，则该组对应的状态线将为高；而状态线的状态将在每个20mS同步脉冲的前沿时刻由ARM读取；如果ARM读取到的录波状态线为高，表明系统有录波请求，则ARM将立即起动录波，并按要求将相关数据段的数据存入自身的CF卡中；当系统按要求录完故障前后的波形数据后，发起录波的子录波器将拉低其自身的录波控制线，拉高录值控制线，于是系统的录波状态线将变低，录值状态线将变高，系统中所有子录波器均将转而开始录制有效值；而当按要求录完有效值记录，发起录波的子录波器将拉低其自身的录值控制线，系统录值状态线变低，整个录波过程结束；如果在对同一个100mS时间段各自的采样数据进行分析时有两个以上的子录波器分别发现各自的数据有异常，并先、后发出录波请求，则多个录波请求将被自动合并为一个录波请求；定值控制线、状态线用于区分不同启动类型，ARM通过控制定值线的状态，配合录波线与录值线的使用，获得不同的状态线编码，来识别系统不同的录波要求。

Images