CN101886938B - 可通过并行总线集成分布系统的单板录波器 - Google Patents

Abstract

可通过并行总线集成分布系统的单板录波器属动态记录装置范畴。它由前端电路、DSP、ARM及接口电路、ISP芯片及并行总线组成。前端电路包括信号调理、模数转换、光电隔离和数字锁存电路；DSP通过HPI总线接口到ARM；其它如译码、读写、通信联络、同步时钟、复位以及校时控制电路等则烧制在ISP芯片中。并行总线与系统母板总线相适配，包括时钟总线、同步控制线与状态线、校时总线与复位总线。此外单板录波器上还集成有带令牌控制的RS485串口、RS422串口、SPI同步串口以及网络和CF卡接口等。单板录波器既可作为小型录波器独立工作，又可作为子录波器插接到系统母板上，用于集成分布录波装置。分布集成录波装置具有容量大、通带宽、可靠性高等优点，是一种创新。

Description

可通过并行总线集成分布系统的单板录波器

所属技术领域

本发明属计算机应用领域，涉及计算机处理的高速测量记录系统，尤其是基于嵌入系统的并行分布动态大容量录波装置。

背景技术

动态录波器是一种数字化的高速测量记录仪器。该仪器能对外部接入的多个快速变化的相关信号进行不间断的高速同步跟踪采样检测，以捕捉被检测信号的瞬间异常、突变或某种特定事件的发生，然后按要求对所有关联信号进行实时动态记录和分析。由于这种仪器能够对多参数系统进行长时间跟踪检测和记录，并自动捕捉和发现被检测系统的故障或异常，所以在科学研究以及国民经济各领域，特别在电力系统得了广泛的应用。目前所使用的传统录波器多采用主从、集中式的系统结构。这种系统结构简单，实现容易，但由于受系统结构的限制，有着不可避免的不足：

1、可靠性差。由于采用的是一种集中的而非分布的结构，所以风险非常集中，一旦后台计算机出现故障，整个系统将无法正常工作。因此后台计算机工作是否可靠便成为传统录波装置能否可靠工作的关键。而无论是采用传统的外挂式工控机作为后台机，或者是为了提高可靠性而采用基于DSP或ARM的嵌入式计算机作为后台机，后台机始终是系统的瓶颈。

2、整体性能受到系统结构及后台机性能的制约。首先是系统容量的限制。当测量通道数增加，数据流量增加到一定程度时，前、后台机之间的通信由于带宽的限制而变得阻塞。其次是单台后台机的计算能力有限。当数据量增加到一定的程度，单台计算机无法完成实时计算与录波的任务。第三是数据远传受带宽影响。由于所有的录波数据都是通过后台计算机传送给本地工作站或远端服务器，当数据量太大时，同样会受到网络带宽的影响。

发明内容

本发明的目的是提供一种可通过并行总线集成分布录波装置的单板录波器。本单板录波器由采用高可靠性大规模集成电路搭建的嵌入式单板计算机组成，并使用WinCE嵌入式操作系统，功能完整，可独立承担多通道模拟量和开关量信号的高速并行同步采样、数据处理、计算分析、起动录波、文件存储、数据远传以及综合数据管理的任务。它既可作为通道较少的小型录波器单独使用，又可作为子录波器，通过并行总线与母板连接，集成分布录波装置。由于分布录波装置具有并行、分布式的结构，系统中所有子录波器是独立、并行工作的，从而突破了传统主从、集中式录波器容量、带宽的限制并克服了其风险过于集中的致命缺点。

本单板录波器与本申请人的《分布集成录波器母板及并行总线结构》和《基于分布集成录波器并行总线的同步方法》发明内容一起，构成基于并行总线分布集成录波器的完整系统和方法。

本发明的目的是这样达到的：单板录波器上设置有并行总线，包括时钟总线、同步控制线总线与状态线、校时总线以及复位总线等；该并行总线与母板并行总线相适配；当单板录波器用作子录波器集成分布系统时，多个子录波器通过总线接口插头依次对应插接到母板上，使其并行总线与母板总线相连并接至母板ISP中对应的总线控制电路，从而构成系统，成为一套分布集成录波装置。而当单板录波器只作为一台小型录波器单独使用时，则不需要连接到母板；这时可在单板录波器的总线插头上插接一个具有跳接线的接口板，通过跳线将单板录波器的各种控制总线与对应的状态线直接接通，即可保证其正常工作。

单板录波器由前端电路、数字信号处理器DSP及外围接口电路、ARM微处理器及外围接口电路、可编程ISP芯片以及并行总线等几大部分组成。所述前端电路包括模拟信号调理、模数转换、光电隔离和数据锁存电路；前端电路与DSP以及烧制在ISP中的译码电路和读写操作控制电路共同构成同步采样电路；DSP通过其HPI总线接口到ARM，构成DSP与ARM之间的数据同步传输通路；ISP芯片中烧制有译码电路、读写操作控制电路、DSP与ARM之间的通信联络电路、同步时钟电路、精确计时电路、同步校时控制电路以及其它逻辑控制电路；所述同步时钟电路中包括本地时钟总线和同步时钟自动切换电路；本地时钟电路产生的时钟信号与系统母板产生的时钟信号一致；此外单板录波器上还集成有网络接口电路、CF卡接口电路、SPI同步串行网，以及可通过母板集成优先令牌网的RS485串口和RS422主从网串口。

所述同步控制线有7条，状态线有6条，其中，计算控制线与计算状态线、队列同步控制线与队列状态线、录波控制线与录波状态线、录值控制线与录值状态线、定值控制线与定值状态线以及令牌控制线与令牌状态线一一对应，其余一条控制线是看门狗控制线。

所述时钟总线是指由同一个4M晶振源产生并经录波器的ISP中的分频电路获得的一套时钟信号，即本地时钟；同时在分布集成录波装置的母板ISP中，也采用同样的方式产生了一套时钟，即系统时钟；系统时钟与本地时钟被同时引入到单板录波器ISP中自动切换电路的输入端，经过切换输出后，再经过脉宽整形电路以及延迟电路处理，最终被送到单板录波器的采样电路以及数字信号处理器DSP与微处理器ARM的中断输入引脚。

所述本地时钟和系统时钟分别有10KHz、20mS、100mS和1S共4路时钟信号；其中，10KHz信号用作数据锁存与采样同步信号，20mS脉冲用作DSP到ARM的数据传输同步信号以及计算分段同步信号，100mS时钟用作计算同步与队列同步的参考信号，1S时钟用作队列同步与时间同步参考信号；所述系统时钟与本地时钟被同时引入到自动切换电路的输入端，是指系统时钟的4路信号被分别接到2选1多路开关V74158的A0、B0、C0、D0端，本地时钟的4路信号被分别接到同一个2选1多路开关的A1、B1、C1、D1端，同时本地10KHz信号还接到自动切换电路的计数器V74162的计数端，系统10KHz信号被接到同一计数器的清零端。

所述在数字信号处理器DSP与ARM之间设有数据同步传输电路，其连接关系是DSP的HPI接口的8根数据线HD0-HD7通过芯片2U1缓冲后分别与ARM的低8位数据线DA0-DA7相连；烧制在ISP中的与门P46、P47的输出对芯片2U1的方向及使能进行控制；当ARM对CS3所覆盖的RAM地址进行读操作时，2U1使能，数据由DSP寄存器读取到ARM的DMA缓存中；同时ARM的AD0、AD15、AD16三根地址线以及写线WR经2U2缓冲，再经ISP中P41、P42、P43、P44缓冲后，分别接至DSP的HBIL、HCNTL1、HCNTL0及HR/W操作线，其中AD0通过HBIL区分数据读写是指向高位字节或者低位字节；AD15与AD16控制HCNTL1与HCNTL0以区分操作的是DSP中那一个HPI寄存器。

所述同步采样电路是将在母板上集成的10KHz采样时钟信号线通过连接器引至子录波器上来实现；将待测模拟量信号加入到单板录波器模拟量测量通道的输入端，该信号经调理后再加至ADC的输入端，由ADC转换成数字量后被DSP读取；待测开关量信号直接加入到录波器开关量测量通道的输入端，经光电隔离后由数字锁存器锁存，然后同样由DSP读取；DSP通过地址线及烧制在ISP中的地址译码电路产生片选信号，用以选择读取不同通道的数据；读写操作控制信号也由DSP的相关控制信号及烧制在ISP中的读写操作电路产生；模拟量信号调理电路采用分压、放大器放大，然后接入到ADC转换器(ADS8364)的正输入端和负输入端，由ADC转换成数字量，再由DSP读取；光电隔离电路采用4路开关量为一组，每组通过一个四光隔器件实现；光隔器件副端输出的数字信号连接到8位数字锁存器的输入端，在时钟信号的触发下，光隔输出的信号被锁存到锁存器的输出端由DSP读取。

所述录波器的同步校时与数据绝对时间精确标记功能是通过校时总线、校时脉冲控制电路、日历时钟以及精确计时电路来实现的。校时总线包括集成在母板上的系统校时总线与GPS校时脉冲总线这两条信号线；校时脉冲控制电路烧制在单板录波器的ISP中，它接收来自GPS校时脉冲总线以及日历时钟芯片(M41ST95)输出的分校时脉冲信号，并自动选择其中一种作为系统校时分脉冲；系统的绝对授时来自GPS或日历时钟，也由装置自动选择其中一种作为系统校时基准；精确计时电路也烧制在单板录波器的ISP芯片中，由高速计数器、数据锁存器及移位寄存器组成；校时及标记过程如下：当系统校时分脉冲到来时，各个子录波器一方面将自身日历时钟校准到系统基准时间，同时还读取精确计时电路锁存的20mS同步信号到校时分脉冲的时延计数，并以该基准时间及时延计数作为当前采样点的绝对时间标记，从而完成一次标记和校时。

所述复位总线及相应控制电路能实现单板录波器的上电复位、软件看门狗复位、硬件看门狗复位、电源故障复位以及单机手动复位等；同时，各单板录波器的复位总线通过总线插头连接到母板的复位总线上，可实现分布集成录波装置的多机手动同步复位以及管理机或远端复位功能。

本发明的积极效果是：单板录波器将原传统录波装置前台机数据采集与预处理功能以及后台机数据计算、录波与数据远传功能统一集成到同一个嵌入式单板计算机上，实现前、后台机合一。它一方面可以作为单板录波器单独使用，独立承担多通道模拟量和开关量信号的高速并行同步采样、数据处理、计算分析、起动录波、文件存储、数据远传以及综合数据管理的任务；同时也可作为子录波器使用，用于集成分布录波装置；这时装置中多个子录波器相互独立，并行工作，实现分布采样、分布计算、分布录波、分布存储与分布远传。同时这些子录波器又能够通过系统母板实现装置模块式的集中安装，并通过子录波器及母板上各自集成的并行总线实现系统精确定时与严格同步，还可通过总线扩展实现分别安装于不同母板上的子录波器之间的精确同步。较之传统的、通过前、后台方式来实现的录波装置，单板录波器的优点显而易见：

1、功能完善，能完成传统录波装置所有功能，且结构更紧凑，可靠性更高，成本更低。

2、可通过并行总线与系统母板集成分布录波装置；系统既分布、又集成；既具有并行分布系统大容量、高带宽、低风险的优点，又具有总线集成系统结构简单、易于实现严格同步的优点。

3、多个子录波器既通过网络实现互联，又通过网络独立对外实现数据远传，或通过网络经管理机实现人机交互，在相互联络以及对外联络上关系是对等的；这样既方便信息共享，又保证数据带宽，为分布集成录波器实现大容量、宽通带与低风险提供了进一步的保障。

4、分布集成录波装置采用了并行采样、分段传输、同步计算与分布录波的数据同步策略。通过录波器总线与系统母板总线的连接，配合分段同步算法与数据绝对时间精确标记方法的使用，实现了各个独立工作的子录波器计算数据的同步；算法简单、精确且具有较好的容错性，是一种创新。

5、各个子录波器上均配置有CF卡，可以完成分布文件系统存储。每个子录波文件的大小只是同等容量传统录波器录波文件的N分之一，其中N为装置中集成的子录波器数。分布文件存取更方便，存储更安全，标记更明确，有利于对系统故障的快速分析和定位，有效减少系统的计算量、传输量和存储量，同时方便今后对故障记录文件的检索和查找。

附图说明

图1是由N个单板录波器集成分布录波装置的结构框图。

图2是传统主从、集中式录波装置的结构框图。

图3是子录波器通过总线与母板连接构成分布录波装置的示意图。

图4是分布集成录器系统母板与子录波器连接总线示意图。

图5是分布集成录波器系统母板总线逻辑控制电路原理图。

图6是单板录波器结构示意图。

图7是单板录波器原理电路图。

图8是分布集成录波装置同步时钟与自动切换电路原理图。

图9是单板录波器同步采样电路原理图。

图10是子录波器DSP与ARM之间数据接口电路原理图。

图11是单板录波器中各种控制线与状态线连接示意图。

图12是母板中各种控制线与状态线连接示意图。

图13是用于时间标记的精确计时电路原理图。

图14是分布集成录波装置校时电路原理图。

图15是单板录波器CF卡接口电路原理图。

图16是单板录波器网络接口电路原理图。

图17是分布集成录波装置复位总线及复位电路原理图。

具体实施方式

参见附图1、2、3、6。

当单板录波器作为一台小型录波器单独使用时，可在其总线插头上插接一个具有跳接线的接口板，通过跳线将单板录波器的各种控制总线与对应的状态线直接接通，同时将所需接口(如VGA、硬盘、键盘、鼠标以及USB接口等)引出，即可保证其正常工作。而当单板录波器用作子录波器集成分布系统时，可同时将最多8个子录波器插接到母板上，并与母板及电源一起安装在机箱中，然后将机箱安装在机柜内，并将所需接口引至盘面以方便操作，同时将出线引至端子排，用于连接现场信号，这样便构成了一台完整的分布录波装置。

单板录波器以及由单板录波器集成的分布录波装置与传统录波器最大的不同就在于，目前传统的录波器都采用多个前台计算机加一个后台计算机的所谓主从式系统结构来实现，而在单板录波器以及由单板录波器集成的分布录波装置中则没有所谓前、后台机的区别，即取消了后台机。取消后台机后，系统容量及带宽不再受后台机制约，同时也克服了风险集中于后台机的严重缺陷，从而使录波器整体性能得到极大地提升。

参见图3、图4、图5、图6、图7、。

单板录波器由前端电路、数字信号处理器DSP(TMS320VC5409)及外围接口电路、ARM微处理器(EP9315)及外围接口电路、在系统可编程芯片(LC4512)以及并行总线等几大部分组成。DSP配合前端电路，主要负责完成多通道实时数据获取任务，包括对外部输入模拟量与开关量信号的高速同步并行采样、数字滤波、对数据进行时域与频域预处理以及将实时采样数据及经过滤波和预处理后的相关数据传送给ARM等。ARM则负责完成同步计算、录波判断、录波记录以及文件存储与远传。并行总线接口提供子录波器与母板总线的适配连接，它包括时钟总线、同步控制线与状态线、校时总线以及复位总线等。并行总线主要用于保证各子录波器在分布并行的情况下能实现严格的同步采样、同步传输、同步计算与同步录波。逻辑控制电路以大规模集成在系统可编程(In SystemProgrammable，简称ISP)CPLD芯片来实现，以保证子录波器各功能部分的正确连接并提供控制逻辑与时序。工作时，待测模拟量信号经互感器(图中未画出)隔离后加入到子录波器模拟量测量通道的输入端，该信号经调理后再加至ADC的输入端，由ADC转换成数字量后被DSP读取。而待测开关量信号直接加入到子录波器开关量测量通道的输入端，该信号经光电隔离后由数字锁存器锁存，然后由DSP读取。DSP将测量数据及计算数据分段传输给ARM，最后由ARM完成计算、判断与录波。

见附图8并参考图7相关部分。

系统时钟是分布录波器正常工作与并行同步的基础和保证。在本发明中设置了两套同步时钟，其中一套称作系统时钟，设计在母板上，由母板ISP芯片产生，通过时钟总线提供给装置中所有子录波器共用；另一套称作本地时钟，设计在子录波器上，由各个子录波器的ISP芯片产生，仅供给本子录波器使用。两套时钟结构完全相同，其输出信号也完全相同。正常情况下系统中所有子录波器总是使用母板产生的公用系统时钟。只有当子录波器脱开母板单独工作，或者母板出现故障，无法提供公用系统时钟时，子录波器才启用本地时钟。子录波器上设计有一套自动识别与切换电路，用来保证当母板系统时钟正常时，子录波器使用来自母板的系统时钟，而当来自母板的系统时钟消失时，子录波器自动切换到本地时钟。图8为同步时钟及自动识别与切换电路原理图。由图可见，母板上设计了10KHz、20mS、100mS以及1S等4条时钟信号线。这四种不同频率的脉冲信号实际源于同一个4M晶振源，并通过母板ISP中的分频电路获得。所以这些信号是同源、同步的。这些信号通过驱动后引至母板插座上，然后通过子录波器总线插头再引至子录波器的ISP中。同时在子录波器的ISP中，也采用同样的方式产生了一套自己的时钟，即本地时钟。系统时钟与本地时钟被同时引入到自动切换电路的输入端。其中系统时钟的4路信号被分别接到2选1多路开关V74158的A0、B0、C0、D0端。本地时钟的4路信号被分别接到同一2选1多路开关的A1、B1、C1、D1端。同时本地10KHz信号还接到计数器V74162的计数端。系统10KHz信号被接到同一计数器的清零端。工作时，如果存在系统时钟信号，则系统10KHz信号将不断对计数器清零。计数器进位端TC输出0。多路开关V74158的S端为0。所以这时多路开关输出接通0号端口，即系统时钟信号。如果系统时钟信号消失，计数器V74162的清零端无清零脉冲。这时计数器接收本地10KHz脉冲，不断计数却不清零。经过一定的时间，计数器进位端TC变高并被锁存在1电平。多路开关的S端变高。于是其输出被切换到1号端口，即输出本地时钟信号。任何时候，当系统时钟信号重新出现时，系统时钟的10KHz信号会立即将计数器清零。于是TC端变低。多路开关的S端也变低。多路开关的输出将切回到0号端口，即重新输出系统时钟。无论是系统时钟信号或是本地时钟信号，在经多路开关输出后，还要经过脉宽整形电路以及延迟电路处理。这些脉冲信号最终被送到子录波器的采样电路以及DSP与ARM的中断输入引脚。其中10KHz信号主要用作数据锁存与采样同步信号，20mS脉冲用作DSP到ARM的数据传输同步信号以及计算分段同步信号，100mS时钟用作计算同步与队列同步的参考信号，1S时钟用作队列同步与时间同步参考信号。

见附图9并参考图7相关部分。

单板录波器同步采样电路主要由前端电路、数字信号处理器DSP以及烧制在ISP芯片中的译码电路与读写操作控制电路构成。其中前端电路又包括信号调理、模数转换、光电隔离以及数据锁存等。系统10KHz时钟信号加载到各个子录波器上作为同步采样信号。子录波器ISP中的本地1MHz脉冲信号加载到本机ADC的时钟端作为转换时钟信号。工作时，电力系统待测模拟量信号经互感器(图中未画出)隔离后加入到子录波器模拟量测量通道的输入端，该信号经调理后再加至ADC的输入端，由ADC转换成数字量后被DSP读取。而电力系统待测开关量信号则直接加入到子录波器开关量测量通道的输入端，该信号经光电隔离后由数字锁存器锁存，然后同样由DSP读取。

①模拟信号调理电路：每台单板录波器可接入18路模拟量信号，为简明起见，图9中只画出了2路模拟量信号调理电路Ain01和Ain02。以电路Ain01来加以说明。电力系统待测模拟量信号经互感器(图中未画出)隔离、变换后，成为±5Vpp的交流信号加载到Ain01输入端。经R0、R5、R4分压，再经R1、R3、R6及运放TC2组成的同相放大器放大，然后经R7接入到ADC转换器ADS8364的A0通道的正输入端。同时经R10、R11分压，再经运放TC1缓冲后的1.67V直流参考电压通过R8接入到ADC转换器ADS8364的A0通道的负输入端。接入到ADS8364芯片A0通道正、负输入端上的模拟信号最终将由ADC转换成数字量，然后由DSP读取。图中R9为调零电位器，调零信号将经R2迭加到TC2输入端。C1、C6为滤波电容。

②模数转换电路：每台单板录波器上配置有3只型号为ADS8364的模数转换器。每只ADS8364芯片中集成有6个最高转换速率为2uS的并行16位逐位逼近转换器。所以每台单板录波器上共有3x6＝18路并行ADC。为简明起见，图9中只画出了1只ADS8364芯片的A0和A1两路ADC输入通道。图中来自isp-11脚的1MHz时钟信号连接到ADS8364的28脚，作为ADC转换时钟。来自isp-16脚的10KHz时钟信号连接到ADS8364的56、57、58脚，作为ADC的起动转换信号。来自isp-18、19、20脚的ADC地址译码信号分别连接到3只ADS8364各自的31脚，作为ADC芯片的片选信号。而3只ADS8364各自的27脚，即转换结束信号EOC1、EOC2及EOC3则分别接到ISP中D触发器P34、P36、P38的时钟输入端。ADC的数字输出端D0-D15通过总线驱动器6U5、6U6接到DSP的数据总线上，以便DSP读取。工作时，10KHz时钟信号将通过HOLDA、HOLDB及HOLDC脚触发ADC起动转换。转换结束，当3只ADC芯片、总共18个通道信号都转换完毕，EOC1、EOC2、EOC3将分别输出脉冲，使与门P35、P37、P39输出置1，从而使与门P40输出负跳变脉冲信号，并通过INT0中断DSP，请求DSP读数。

③光电隔离电路：每台单板录波器可接入32路开关量信号，为简明起见，图9中只画出了2x4＝8路开关量信号输入电路Din01-Din08。其中Din01-Din04为第一组，Din05-Din08为第二组，分别通过四光隔器件G1和G2实现信号转换与隔离。其工作原理可以Din01通道为例加以说明。来自现场的开关量信号(图中未画出)接至Din01通道。当输入信号为0，即开关断开时，光隔器件G1原端1、2脚之间无电流流过，则其对应的副端三极管处于截止状态，15脚输出为0。而当输入信号为1，即开关接通时，光隔器件G1原端1、2脚之间流过电流，并通过接通的开关流到地，所以其对应的副端被激励，三极管导通，15脚输出变1。

④数据锁存电路：光隔器件副端输出的数字信号将连接到8位数字锁存器的输入端。每台单板录波器配置4片型号为74LS374的8位数字锁存器，所以一共是4x8＝32路数字量。其中1、2片(图中的6U1、6U2)为一组，3、4片(图中未画出)为一组，分别构成2个16位数字锁存器。16位锁存器的输出则通过总线驱动器6U5、6U6接到DSP的数据总线上，以便DSP读取。锁存器的11脚为时钟脚，接收来自ISP-34脚的10KHz时钟信号。锁存器的1脚为使能脚，分别来自ISP的59脚和36脚，即P18的译码输出，其操作地址分别为0x8001及0x8002。工作时锁存器在10KHz时钟信号的触发下，将光隔输出信号锁存到锁存器的输出端，然后由DSP读取。

⑤ISP译码及DSP读写操作电路：DSP地址线A0-A6以及A15通过驱动器6U7接入ISP中。经ISP中的反向门P1-P5、或门P6-P14，可译出3段、每段8个地址，分别为0x800E-0x8015，0x8016-0x801D以及0x801E-0x8025。这3段地址将分别作为3只ADC芯片、每片6个ADC通道的片选(ADCS1、ADCS2、ADCS3)操作地址，供DSP读取数据时使用。同时经与门P15-P16及译码器P18，可译出0x8001、0x8002及0x8003这3个地址。其中0x8001及0x8002将分别作为DSP读取第一组及第二组两个16位锁存器时的使能信号。而0x8003则可作为DSP复位ADC芯片的复位脉冲信号ADRST。另外来自DSP的XF、DS、MSTRB、R/W、IOSTRB及IS信号，也将通过ISP中的反向门P21、P25、P26，或门P22、P23、P24、P27、P28以及二选一开关P29合成DSP读信号DSPRD，用于读取ADC输出数字信号及数字锁存器输出的数字信号。

参见附图10。

图10为DSP与ARM数据接口电路的原理图。DSP的HPI接口8根数据线HD0-HD7通过芯片2U1(74LVCH162245)缓冲后分别与ARM的低8位数据线DA0-DA7相连。74LV245芯片的方向及使能则分别由烧制在ISP中的与门P46、P47的输出来控制。当ARM对片选线CS3所覆盖的RAM地址进行读操作时，2U1使能，数据将由DSP寄存器读取到ARM的DMA缓存中。同时ARM的AD0、AD15、AD16三根地址线以及写线WR经2U2(74LVCH162245)缓冲，再经ISP中P41、P42、P43、P44缓冲后，分别接至DSP的HBIL、HCNTL1、HCNTL0及HR/W操作线。其中AD0通过HBIL区分数据读写是指向高位字节或者低位字节；AD15与AD16控制HCNTL1与HCNTL0以区分操作的是DSP中的那一个HPI寄存器(地址寄存器HPIA、数据寄存器HPID以及控制寄存器HPIC)。

工作时，DSP中设置有A、B两个RAM缓存区。设开始时DSP将测量与计算数据保存到A区。当20mS同步传输脉冲到来时，将中断DSP。DSP一方面将数据缓存切换到B区。此后新的采样与计算数据将保存到B区而不是A区。另一方面DSP通过HINT脚发出中断信号。该信号将通过P51、P49中断ARM的EGPIO10脚，起动DMA读数。ARM通过DMA读数时，将通过DSP的HPID寄存器不断抽取A区RAM中的数据，并保存到ARM内存指定的环形缓存器中，直至读取完DSP存储器A区中保存的前一个20mS内全部的采集数据和计算数据为止。而当下一个20mS同步传输脉冲到来时，DSP又会将数据缓存由B区切换到A区。之后新的采样与计算数据将保存到A区。另一方面，ARM将通过DMA操作DSP的HPID寄存器，以抽取B区RAM中的数据。如是重复。

DMA操作过程中将通过DSP的HDS1及HRDY线以及ARM的WAIT线实现联络和时序上的自动适配。

参见图7、图11、图12。

在分布集成录波器中，为了保证各个独立、并行工作的子录波器数据的同步，分别在子录波器及系统母板上设计了一套同步控制总线及对应的状态线，分别为：计算控制线与状态线、队列同步控制线与状态线、录波控制线与状态线、录值控制线与状态线、定值控制线与状态线、令牌控制线与状态线和一条看门狗控制线。为了实现正确的控制逻辑，在母板的ISP芯片中设计了相应的同步控制逻辑电路。各个子录波器通过总线插头插接到母板上，从而使子录波器的同步控制总线和状态总线与母板上对应的控制总线和状态线总连通。工作时，各个子录波器的ARM按照控制算法规定的流程工作，在同步总线的配合下实现同步。其中计算控制线及计算状态线用来实现子录波器计算的分段同步。录波、录值与定值控制线及状态线用来实现各个子录波器录波的精确同步。队列同步控制线与状态线用来控制数据队列的同步。令牌控制线与状态线则用于母板上集成的RS485串联通信网的令牌控制与接收。

图7、图11给出了子录波器中ARM端口与控制总线、状态线以及时钟总线等的原理接线。而图12则给出了系统母板上总线连接以及相应的逻辑控制电路图。

由图12可见，计算控制线通过连接器接至母板上，然后按逻辑“或”的方式连接。计算同步控制电路由或门9U1及D触发器9U7构成，其中或门的输入分别接至各个子录波器经过自动切换电路后的计算控制线，其输出接至D触发器9U7的D端，D触发器Q端输出则分别接至各子录波器插槽的计算状态线。工作时，各个子录波器根据计算状态线的状态以及自身工作情况确定是否开始计算。只要子录波器处于计算中，则将计算控制线拉高，否则计算控制线输出低。同时，子录波器在进入计算之前需要检测计算状态线的状态。如果计算状态线为0，则表示没有其它子录波器处于计算中，本子录波器可以发起新的一轮计算。而如果计算状态线为1，则表示目前系统中尚有子录波器处于计算中，不能发起新的一轮计算，需要等待。由于所有子录波器的计算控制线是按“或”的方式连接的，所以只要有一个子录波发起计算，将其计算控制线拉高，则或门输出为高。而在紧跟其后的第一个20mS脉冲前沿，D触发器9U7的输出Q端将变高，即计算状态线变高。在计算过程中计算控制线一直维持高。只要还有子录波器未完成计算，或门输出就为高。这时即使有的子录波器已完成计算，但检测到计算状态线仍然为高，不能发起新的一轮计算，而必须等待。只有当所有子录波器都完成了本轮计算，其中最后一个完成的子录波器将其计算控制线拉低后，或门输出才变低。在紧跟其后的第一个20mS脉冲前沿，D触发器的输出Q端将变低，计算状态线才变低。可见，同步计算逻辑控制电路保证了具有不同计算速度的各个子录波器在数据计算宏观进程上的分段同步。

录值控制线与状态线，录波控制线与状态线以及定值控制线与状态线一一对应。多个子录波器的录值、录波与定值控制线通过各自的连接器接至母板上，然后分组按逻辑“或”的方式连接。录值、录波与定值控制电路分别由或门及D触发器组成，其中录值控制电路由或门9U2及D触发器9U8组成，录波控制电路由或门9U3及D触发器9U9组成，定值控制电路由或门9U4及D触发器9U10组成。9U2、9U3及9U4的输入分别来自各个子录波器插槽经过自动切换电路后的录值控制线、录波控制线及定值控制线，D触发器9U8、9U9及9U10的输出则分别接至各个子录波器插槽的录值状态线、录波状态线及定值状态线。工作时，系统中所有并行工作的子录波器按分段同步的方式对各自的采样数据进行计算、分析。如发现异常，需要录波，则拉高自身的录波控制线。而当ARM在20mS同步脉冲的前沿检查到录波状态线为高，便立即起动录波，并按要求将相关数据段的数据存入自身的CF卡中。由于系统中各个子录波器均是在20mS同步时钟的前沿对录波状态线进行采样，所以只要系统中有一个子录波器发起录波，录波状态线变高，则所有的子录波器均会在下一个20mS同步时钟前沿的同一时刻起动录波，从而保证了系统中各个独立、并行工作的子录波器分布录波的同步。此外，通过录波、录值与定值控制线的配合使用，可以识别系统不同的录波要求。

队列同步控制电路是由与子录波器对应的8个2选1多路开关0U11-7U11所构成的优先自动切换链路及与门9U6组成，其中各个多路开关的A输入端均接至子录波器经过自动切换电路后的队列同步控制线，而B输入端则接至下一个子录波器所对应的多路开关的输出端Z；多路开关0U11的输出端Z作为优先自动切换链路的控制输出，直接接至与门9U6，而9U6的输出即为系统的队列同步状态线。链路中各个多路开关均受自身控制端S的控制；当母板插槽上插接有子录波器且该子录波器工作正常时，S将Z切到A，否则S将Z切到B。所以，当系统中插接有0号子录波器且该录波器工作正常时，0号子录波器将作为系统队列同步的控制基准；而当系统中没有插接0号子录波器或者0号子录波器工作不正常时，下一个槽号较小的子录波器将自动接替0号子录波器，成为系统队列同步的控制基准。

当单板录波器只作为一台小型录波器单独使用，而不是用于集成分布录波装置，则不存在子录波器之间同步的问题，所以这时控制线与状态线应不起作用，单板录波器也可以脱开母板工作。而为了保证单板录波器在脱开母板单独工作时控制线与状态线不被断开，可在单板录波器的总线插头上插接一个具有跳接线的接口板，通过跳线将单板录波器的各种控制总线与对应的状态线直接接通，即可保证其正常工作。这样设计的好处是可以保证单板录波器无论是单独工作或用于集成系统，都可以工作相同的软件，而不必区分是否需要同步等。

参见附图7、图13、14。

除了数据同步，录波器还要求所记录的数据要有精确的时间标记，一般要求至少要精确到毫秒以下。因为只有这样，才能通过录波文件的回放，精确定位故障或异常事件发生的准确时间，以及系统故障过程前后测量数据的变化与出现这些变化的时间关系。时间标记就是要标明录波数据中每个采样点的绝对时间。本发明为解决时间标记问题，专门设计了硬件精确计时电路，从而使时间标记精度达到1uS。

如图7、图13所示，硬件精确计时电路由烧制在单板录波器ISP芯片中的高速计数器(2XCBD18)、数据锁存器(2XFD18)及移位寄存器(2XSR8PISO)组成。计数器接收来自本机预分频电路的1MHz(1uS)的脉冲信号，并在20mS时钟脉冲的前沿被清零并开始计数。当日历时钟的整秒(或整分)到来时，系统校时总线输出脉冲。该脉冲通过图中标有1m字样的端口加到数据锁存器FD18的STR(strobe)脚上，从而将计数器的当前计数值K锁存到数据锁存器中。之后由移位寄存器输出，并由ARM通过SPI总线读取。而在系统校时总线输出整秒(或整分)脉冲的同时，各个子录波器的ARM及DSP都将接收到中断。于是ARM读取日历时钟的绝对时C，该绝对时即为标记时间(XX年XX月XX日XX时XX分0秒0毫秒)。而此时DSP也将记录下紧邻该时刻之后第一个采样点的编号N，则该采样点即为标记点。于是可以计算出标记点的绝对时间是：T＝C+(N*T0-K)，其中T0为采样周期，本系统中T0＝100uS.在上述时间标记过程中，由于来自系统母板的20mS时钟信号以及日历时钟整秒(或整分)标记信号都通过总线同时送到了各个子录波器，所以各个子录波器都将在标记脉冲的前沿对自身的采样数据进行标记。而为了保证各个子录波器标记的结果一致，需要在标记脉冲到来时首先将自身日历时钟校准。而只要各个子录波器的日历时钟是校准的，一致的，则标记的结果就是一致的。其相互差应不超过1uS。

如图14所示：为保证时间标记精度，除了采用高精度的标记方法外，装置的日历时钟走时也必须要精确。为此在单板录波器中采用了型号为M41ST95的高精度日历时钟芯片。该芯片在经过现场调校后，走时精度可达24小时误差175毫秒，比一般商用计算机高出一个量级。为了保证分布于各个子录波器上的数据时间标记的一致，分布集成录波器系统必须进行严格的在线统一校时。系统校时电路分为两部分。一部分由子录波器上的ISP来实现所需电路。另一部分设计在母板上，包括母板上的外部输入脉冲隔离变换电路及母板ISP中的脉宽整形电路，以及集成在母板上的系统校时总线与GPS校时脉冲总线这两条信号线。此外，母板上还集成了一条RS232接收总线。装置中所有子录波器的RS232串口均可通过接口连接到母板RS232总线上，接收来自外部设备的数据，例如，GPS的授时信号。工作时，由GPS同步时钟送来的外部校时脉冲经隔离变换后，引至母板ISP中。然后经ISP中脉宽整形电路处理后再送到母板上集成的GPS校时脉冲总线上。最后通过总线插头的32B引脚送到各个子录波器的ISP中。系统同时还提供另外一路校时脉冲信号，它来自各个子录波器自身日历时钟的闹钟中断输出，即图中日历时钟芯片M41ST95的26脚，称作内部校时脉冲信号。该信号也送入到子录波器的ISP。工作过程中，子录波器ARM通过INT0中断脚实时侦测系统中是否接入GPS校时脉冲。如果有GPS校时脉冲，ARM通过I/O口COL3输出0电平，接通与门U33，同时关断与门U34。GPS校时脉冲通过与门U33、或门U35送到双向缓冲门U36的输入端A。如果ARM没有侦测到GPS校时脉冲，或侦测到原来存在GPS校时脉冲，但该脉冲又因故消失，则通过COL3输出1电平，从而关断与门U33，同时接通与门U34。于是内部校时脉冲通过与门U34、或门U3送到双向缓冲门U36的输入端A。双向缓冲门U36受或非门U31输出的控制。正常工作情况下，ARM通过ROW2脚输出看门狗脉冲，因此计数器0U37被周期性清零，其输出CAO保持低电平。另一方面，0号子录波器通过ROW0脚输出1电平，所以或非门0U31输出1，打开双向缓冲门U36。而其它子录波器ROW0脚输出0电平，对应的或非门0U31输出0，所以其各自的双向缓冲门0U36均为高阻态。这时无论送到A端的是外部GPS校时脉冲，或者是内部日历时钟校时脉冲，都将通过0号子录波器双向缓冲门U36的输出端Z送到ARM I/O口的EGPIO14脚和DSP的BIO引脚上。A端信号同时经过0号子录波器双向缓冲门的XB端，总线插头的23C脚，引至母板的系统校时总线上。然后再经过其它子录波器各自的23C脚，将校时脉冲信号送到各个子录波器的XB端。并最终送到各个子录波器ARM I/O口的EGPIO14脚和DSP的BIO引脚上，用于起动校时。系统校时的具体步骤是：

如果系统接入有GPS授时，则0号子录波器将通过自身的RS232串口接收GPS授时，并以GPS绝对时间作为系统的标准时间。而如果没有GPS授时，则0号子录波器将以自身日历时钟时间作为系统标准时间。无论以何种时间作为标准，0号子录波器总会在一分钟的时间间隔内，通过RS485网向其它所有子录波器重复发送当前的标准日历时间。当分校时脉冲到来时，各个子录波器响应分校时脉冲中断，即开始校时。先是将通过RS485网接收到的标准日历时间的分钟数加1，然后写回到本机的日历时钟芯片中，同时将自身日历时钟的秒及毫秒位置0，完成一次校时。为避免分钟数加1后产生进位带来计算上的麻烦，当收到的标准日历时间的分钟数为59分时，跳过分脉冲，暂不校时，等到再下一个分脉冲重新恢复校时。如果0号子录波器因故停止工作，其ROW2引脚上将无看门狗脉冲输出；由0U23-0U26组成的脉冲前沿微分电路的输出将固定为低。经过延迟，计数器0U37输出脚CAO将由低变高，从而关断0槽双向缓冲门0U36。此时下一个槽号较小的子录波器侦测到校时脉冲消失，将通过ROW0脚输出1，接通其自身的双向门0U36，自动替代0号子录波器成为主站，一方面输出校时脉冲，同时通过RS232接收授时，并通过RS485网向所有其它子录波器发送系统标准日历时间，保证系统始终具有统一的校时基准。

参见附图15。

分布集成录波装置中各个子录波器均配置有CF卡，可以完成分布文件系统存储。由于ARM芯片EP9315支持PCMCIA接口规范，所以与CF卡接口的外围电路相对比较简单。图中ARM的24根地址线AD0-AD23通过2U2(74VCH162245)缓冲后与CF卡接口地址线BAD0-BAD23相连。2U2方向控制脚1脚及24脚直接拉高，使能控制脚25脚及48脚直接接地，从而保证地址线始终处于接通状态，方向为从ARM到CF卡。同时ARM的16根数据线DA0-DA15通过2U1(74VCH162245)缓冲后与CF卡接口地址线BDA0-BDA15相连。2U1的方向脚(1脚及24脚)以及使能脚(25脚及48脚)分别由烧制在ISP中的与门P61及P62的输出来控制。当ARM操作地址处于片选CS3覆盖的地址段、且操作的是CF卡时(MCEL＝1、MCEH＝1)，P62输出高，2U1使能。而当ARM对CF卡实行读操作时(RD＝1、IORD＝1、MCRD＝1)，P61输出高，2U1的方向为CF卡到ARM。否则为写操作，数据方向为ARM到CF卡。图中其余连线完全按照规范标准，从ARM到CF卡插槽一对一连接。

参见附图16。

分布集成录波装置中所有子录波器具有对等的结构。这一方面是指装置中所有子录波器的结构、功能以及所烧制的ISP芯片、EEPROM代码、下载的软件和运行的程序均完全相同，以至在任何时候它们均可互换。另一方面是指装置中所有子录波器在通过网络与系统管理机及远端服务器相连时也是对等的。各个子录波器在通过网络上传文件或数据时，没有优先及主次之分。分布集成录波器中每个子录波器都可以将自己的文件和数据直接传送给系统管理机及远端服务器。这样就有效地消除了系统传输瓶颈，保证了系统的容量和带宽。从图14所示单板录波器网络接口电路原理图中知，由于ARM芯片EP9315中已集成了以太网MAC层接口，支持TCP/IP协议，所以此处只需要提供物理层接口支持。图中KS8721是一种10BaseT/100BaseTX/FX物理层收发接口芯片，支持MII。并完全符合IEEE 802.3u标准。其收、发及控制引脚与EP9315网络接口引脚一一对应，所以直接连接即可。HR911105A是一种带变压器隔离的RJ45网络插接头，主要用作网络连接以及网络的电器隔离。

参见附图17。

附图17给出了分布集成录波装置复位电路原理图。从图中可见，系统复位电路分为两部分。一部分由子录波器上的ISP来实现所需电路。另一部分由母板的ISP来实现所需电路。装置上电复位、软件看门狗复位、硬件看门狗复位、电源故障复位、单机手动复位设计在单板录波器上，多机同步复位以及管理机或远端复位设计在系统母板上。

①上电复位：系统上电时，日历时钟芯片的复位信号输出脚(19脚)将输出一个持续的负跳变脉冲信号。该信号引入ISP，在ISP中经缓冲后引出，然后被分别用于复位ARM、DSP及FLASH芯片，以及网络、硬盘与JTAG接口，从而完成上电复位。

②软件看门狗复位：如果系统上电复位成功，则子录波器的ARM在完成初始化后，将进入正常工作状态。这时ARM一方面通过ROW2口向日历时钟芯片的9脚(Watch Dog Input)输出看门狗脉冲，同时对日历时钟芯片进行初始化，并起动日历时钟芯片看门狗。此后只要系统工作正常，ARM输出的看门狗脉冲将不断复位时钟芯片看门狗，所以时钟芯片看门狗将始终处于非激活状态，不会有输出。但如果系统出现故障，则ARM看门狗脉冲将消失。由于这时时钟芯片看门狗不再被周期性复位，所以经过一定的延迟之后，时钟芯片看门狗激活，将通过日历时钟芯片的复位信号脚(19脚)输出复位信号，从而对子录波器进行复位。由于时钟芯片看门狗是在系统工作后，通过软件操作来工作的，所以也称系统软件看门狗。

③硬件看门狗复位：如果系统上电复位不成功，则子录波器的ARM无法进入正常工作状态。由于这时ARM不能操作日历时钟芯片，所以也无法起动软件看门狗。在这种情况下，子录波器ISP中的硬件看门狗将发挥作用。硬件看门狗电路由0U23-0U26构成的脉冲前沿微分电路和0U13-0U16构成计数延迟电路组成。在系统上电复位时，0U14将输出正脉冲。而这时ARM尚未正常工作，ROW2没有看门狗脉冲输出，所以脉冲前沿微分电路的0U26输出为0。于是0U14输出的正脉冲通过0U15将计数器0U13清零。之后0U13将以1秒的频率开始计数。如果在达到预定计数延迟之前(例如10秒)，ARM已进入正常工作状态，则ARM通过ROW2口输出的看门狗脉冲，在经过脉冲前沿微分电路后，将通过0U15输出，并对计数器0U13进行周期性清零。所以计数器0U13的CAO脚将始终输出低电平。与门0U21的输出为高。但是如果计数器0U13在达到预定计数延迟时，ARM尚未进入正常工作状态，则计数器的CAO脚输出由低变高。与门0U21输出负跳变脉冲。于是时钟芯片经该信号触发，立即通过19脚输出系统复位脉冲，对子录波器进行复位。由于这种看门狗复位功能是由硬件完成的，完全不依赖软件，所以称为硬件看门狗复位。

④电源故障复位：本系统除具有软、硬件看门狗自动复位功能外，还具有电源故障自动复位功能。即当电源出现故障，电压下降到设定阈值时，时钟芯片会通过电源故障输出脚PFO输出复位脉冲。该脉冲经RETIN2脚输入，触发时钟芯片产生复位脉冲输出，从而复位相应子录波器。

⑤单机手动复位：子录波器前面板上安装有本机复位按钮。按下该按钮将产生一个负脉冲。该负脉冲一方面经本机ISP中的0U21输出，触发时钟芯片产生系统复位信号，复位本机，同时还经总线插头送至母板，用于控制对应插槽的自动切换电路。

⑥多机手动同步复位：装置机箱前面板上还安装有系统复位按钮。按下该按钮将产生一个负脉冲。该负脉冲被送入母板ISP。经过SU1、SU3以及由SU4-SU7组成的脉冲前沿微分电路后，再经SU8、SU10输出。SU10输出的脉冲被送到母板复位总线上，然后经过各槽的复位三态门0U16-7U16输出，用于控制各槽的自动切换电路。该脉冲同时还通过各槽的总线插头引至各个子录波器的复位信号输入脚上，用于复位各个子录波器。

⑦管理机复位或远端复位：如果系统配置有管理机，或者接受远端控制，也可以通过人机交互发出命令，让管理机或远端机输出脉冲去复位整个系统。这时脉冲被送入母板ISP，经过SU2、SU3以及由SU4-SU7组成的脉冲前沿微分电路后，再经SU9、SU10输出。最后经过各槽的复位三态门0U16-7U16输出，用于控制各槽的自动切换电路，并复位各个子录波器。

RS485、RS422及SPI串行网：

本单板录波器集成有具有优先令牌环的RS485网络串口、RS422串口和SPI同步串行网串口。具有优先令牌环的RS485串口在单板录波器单独使用时主要用于接收和发送同步授时。而作为子录波器用于集成分布集成录波器时，则通过母板实现多个子录波器的RS485串口组网。这时RS485串口除了用于接收和发送同步授时外，还将用于子录波器之间的命令通信及内部信息交换。装置中所有子录波器均通过接口插头与母板上的RS485总线连接并实现互联，每台子录波器的RS485端口就是受令牌环控制的一个网络接点。设计保证了该网络中所有子录波器任何时候均同时处于接收使能状态，因此可以同时接收网络上广播的信息。但系统中任何时候却只能有一台子录波器处于发送使能状态。具体是那一台子录波器处于发送使能状态由硬件令牌环控制。RS422串口主要用于发送系统调试信息与错误信息。当作为单板录波器单独使用时，该串口始终处于使能状态，可以随时向外发送相关信息。而当作为子录波器用于集成分布录波装置时，多个子录波器插接到母板上，通过母板实现组网，并实现各个子录波器与系统管理机之间的连接。这时RS422网也具有双重作用，即当系统处于测试状态时，子录波器通过RS422网向管理机发送调试信息。而当系统处于正常工作状态时，子录波器通过RS422网向管理机发送系统错误信息。SPI同步串行网分为两部分。即集成在各个子录波器上的内网和集成在母板上的外网。内网用来实现单板录波器中ARM与DSP、ARM与日历时钟以及ARM与烧制在ISP芯片中的精确计时电路之间的双向高速通信(20Mbps)。外网可用来实现0#子录波器与其它子录波器之间的双向高速通信。

子录波器的工作过程如下：

上电初始后，DSP及ARM各自进入正常工作程序。这时ADC在10KHz同步采样脉冲触发下起动转换，数据转换结束后将中断DSP，DSP将依次读取各通道转换数据。同时被读取的还有在10KHz同步采样脉冲前沿被锁存的各个通道的开关量信号。之后DSP将对读取的数据进行实时滤波和计算。同时DSP将在20mS时钟总线的同步下，通过其HPI总线将前20mS的采集数据和计算数据传送给ARM。ARM一方面通过DMA自动接收来自DSP的数据，并将其缓存到自己的双环形数据存储器中，同时ARM还将在20mS时钟线与计算控制线的共同同步下，起动对之前N时刻采样数据的计算和分析。每次分析数据的长度为100mS，同时并参考其前(N+1)、后(N-1)各100mS的数据。如果数据未见异常，分析计算结束，ARM将暂时停止计算，并等待新的同步计算命令。而如果分析计算中发现数据异常，ARM将立即通过录波控制总线发出命令，请求系统中各子录波器起动录波。该命令将在紧邻的下一个20mS脉冲的前沿被系统中所有的子录波器读取，包括发出请求录波命令的子录波器本身。于是各子录波器将同步起动录波，并将各自当前分析数据段及之前相关数据段的数据记录下来，存储到各自的CF卡上。当新的同步计算命令到来时，各子录波器将再次同步起动对各自新的100mS数据的计算和分析(此次分析的应是N-1时刻数据，并参考N及N-2时刻数据)。如果未见异常，且此刻系统未处于录波进程之中，则ARM将再次暂停计算，并等待下一个新的同步计算命令。而如果未见异常但此刻系统正处在录波进程之中，则各子录波器会将当前分析数据段的100mS数据存储起来。如对当前数据段的分析计算发现异常，则ARM将发出命令，请求录波。而如果此刻系统已处在录波进程之中，则录波会自动延续，且新的录波请求时刻被标记为录波的新起点。按规定，录波将在被测系统恢复正常，装置未发现有新的异常情况后再经过一定的时间即自动结束。而整个录波器也就是按上面所描述的过程不断地重复工作。

Claims (9)

1.一种可通过并行总线集成分布系统的单板录波器，其特征在于：单板录波器上设置有并行总线；该并行总线通过总线接口与母板并行总线相连接；多个单板录波器依次对应插接到母板上构成分布集成录波器装置；并行总线包括时钟总线、同步控制线与状态线、校时总线以及复位总线；所述同步控制线有7条，状态线有6条，其中，计算控制线与计算状态线、队列同步控制线与队列状态线、录波控制线与录波状态线、录值控制线与录值状态线、定值控制线与定值状态线以及令牌控制线与令牌状态线一一对应，其余一条控制线是看门狗控制线；各总线连接到母板对应的总线控制电路；

单板录波器上集成有可编程ISP芯片，ISP芯片中烧制有同步时钟电路、译码电路和逻辑控制电路；单板录波器由前端电路、数字信号处理器DSP及外围接口电路、ARM微处理器及外围接口电路、并行总线和可编程ISP芯片组成；所述前端电路包括模拟信号调理、模数转换、光电隔离和数据锁存电路；前端电路与DSP以及ISP中的译码电路与DSP读写操作电路共同构成同步采样电路；在数字信号处理器DSP与ARM微处理器之间设计有数据同步传输电路；所述同步时钟电路产生的时钟信号与分布集成录波器装置母板产生的时钟信号一致；同步时钟电路中包括时钟总线和同步时钟自动切换电路；

单板录波器上还设置有CF卡接口电路，网络接口电路，并集成有SPI同步串行网；同时单板录波器还通过母板集成有具有优先令牌环的RS485环网以及RS422主从网；

单板录波器通过网络交换机与远端服务器和本地工作站相连。

2.如权利要求1所述的单板录波器，其特征在于：单板录波器单独使用时不与母板连接，在单板录波器的总线插头上插接一个具有跳接线的接口板，通过跳接线将单板录波器的各种控制总线与对应的状态线直接接通。

3.如权利要求1所述的单板录波器，其特征在于：所述计算控制线通过连接器接至母板上；多个单板录波器的计算控制线在母板上按逻辑“或”的方式连接；计算同步控制电路由或门9U1及D触发器9U7构成，其中或门的输入分别接至各个单板录波器经过自动切换电路后的计算控制线，其输出接至D触发器9U7的D端，D触发器输出则分别接至各单板录波器插槽的计算状态线；

所述录值控制线与录值状态线，录波控制线与录波状态线以及定值控制线与定值状态线3对一一对应的控制线与状态线通过连接器接至母板上，然后分组按逻辑“或”的方式连接；录值、录波及定值控制电路由或门及D触发器组成，录值控制电路由或门9U2及D触发器9U8组成，录波控制电路由或门9U3及D触发器9U9组成，定值控制电路由或门9U4及D触发器9U10组成；或门9U2、或门9U3及或门9U4的输入分别来自各个单板录波器经过自动切换电路后的录值控制线、录波控制线及定值控制线，D触发9U8、D触发器9U9及D触发器9U10的输出则分别接至各个单板录波器插槽的录值状态线、录波状态线及定值状态线；

队列同步控制电路由与单板录波器插槽一一对应的8个2选1多路开关0U11-7U11所构成的优先自动切换链路及与门9U6组成；其中各个2选1多路开关的A输入端均接至单板录波器经过自动切换电路后的队列同步控制线，而B输入端则接至下一个单板录波器所对应的多路开关的输出端Z；多路开关0U11的输出端Z作为优先自动切换链路的控制输出，直接接至与门9U6，与门9U6的输出即为系统的队列同步状态线；链路中各个多路开关均受自身控制端S的控制；当母板插槽上插接有单板录波器且该单板录波器工作正常时，S将Z切到A，否则S将Z切到B。

4.如权利要求1所述的单板录波器，其特征在于：所述时钟总线是指由同一个4M晶振源产生、并经录波器ISP中分频电路获得的一套时钟信号，即本地时钟；同时在分布集成录波器装置的母板ISP中，也有一套相同的时钟，即系统时钟；系统时钟与本地时钟被同时引入到单板录波器上自动切换电路的输入端，经过自动切换电路输出后，再经过脉宽整形电路以及延迟电路处理，最终被送到单板录波器的采样电路以及数字信号处理器DSP与微处理器ARM的中断输入引脚；同步时钟自动切换电路由2选1多路开关和计数器构成。

5.如权利要求4所述单板录波器，其特征在于：所述本地时钟和系统时钟分别有10KHz、20mS、100mS和1S共4路时钟信号；其中，10KHz信号为数据锁存与采样同步信号，20mS脉冲为DSP到ARM的数据传输同步信号以及计算分段同步信号，100mS时钟为计算同步与队列同步的参考信号，1S时钟为队列同步与时间同步参考信号；所述系统时钟与本地时钟被同时引入到自动切换电路的输入端，是指系统时钟的4路信号被分别接到2选1多路开关V74158的A0端、2选1多路开关V74158的B0端、2选1多路开关V74158的C0端、2选1多路开关V74158的D0端，本地时钟的4路信号被分别接到同一2选1多路开关的A1端、同一2选1多路开关的B1端、同一2选1多路开关的C1端、同一2选1多路开关的D1端，同时本地10KHz信号还接到自动切换电路的计数器V74162的计数端，系统10KHz信号被接到同一计数器的清零端。

6.如权利要求1所述的单板录波器，其特征在于：所述在数字信号处理器DSP与ARM之间设计有数据同步传输电路，DSP的HPI接口8根数据线HD0-HD7通过芯片2U1缓冲后分别与ARM的低8位数据线DA0-DA7相连，烧制在ISP中的与门P46、与门P47的输出对芯片2U1的方向及使能进行控制。

7.如权利要求1所述的单板录波器，其特征在于：所述同步采样电路是将在母板上集成的时钟信号中的采样同步信号线通过连接器引至单板录波器上，待测模拟量信号加入到单板录波器模拟量测量通道的输入端，该信号经调理后再加至ADC的输入端，由ADC转换成数字量后被DSP读取；待测开关量信号直接加入到录波器开关量测量通道的输入端，经光电隔离后由数字锁存器锁存，然后由DSP读取；DSP通过地址线及烧制在ISP中的地址译码电路产生片选信号，用以选择读取不同通道的数据；读写操作控制信号也由DSP的相关控制信号及烧制在ISP中的读写操作电路产生；模拟信号调理电路采用分压、放大器放大，然后接入到ADC转换器ADS8364的正输入端和负输入端，由ADC转换成数字量，再由DSP读取；光电隔离电路采用4路开关量为一组，每组通过一个四光隔器件实现；光隔器件副端输出的数字信号连接到8位数字锁存器的输入端，在时钟信号的触发下，光隔输出的信号被锁存到锁存器的输出端由DSP读取。

8.如权利要求1所述的单板录波器，其特征在于：校时总线包括集成在母板上的系统校时总线与GPS校时脉冲总线这两条信号线；校时脉冲控制电路烧制在单板录波器的ISP中，它接收来自GPS校时脉冲总线以及日历时钟芯片M41ST95输出的分校时脉冲信号；系统的绝对授时来自GPS或日历时钟；精确计时电路也烧制在单板录波器的ISP芯片中，由高速计数器、数据锁存器及移位寄存器组成。

9.如权利要求1所述的单板录波器，其特征在于：所述复位总线及相应控制电路能实现单板录波器的上电复位、软件看门狗复位、硬件看门狗复位、电源故障复位以及单机手动复位；同时，各单板录波器的复位总线通过总线插头连接到母板的复位总线上，可实现分布集成录波装置的多机手动同步复位以及管理机或远端复位功能。

Images