CN101872766A - Otp器件及制备方法 - Google Patents

Otp器件及制备方法 Download PDF

Info

Publication number
CN101872766A
CN101872766A CN200910057114A CN200910057114A CN101872766A CN 101872766 A CN101872766 A CN 101872766A CN 200910057114 A CN200910057114 A CN 200910057114A CN 200910057114 A CN200910057114 A CN 200910057114A CN 101872766 A CN101872766 A CN 101872766A
Authority
CN
China
Prior art keywords
polysilicon
layer
dielectric layer
otp
tungsten silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910057114A
Other languages
English (en)
Other versions
CN101872766B (zh
Inventor
胡晓明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN200910057114A priority Critical patent/CN101872766B/zh
Publication of CN101872766A publication Critical patent/CN101872766A/zh
Application granted granted Critical
Publication of CN101872766B publication Critical patent/CN101872766B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种OTP结构，OTP中电容直接叠加在OTP中PMOS晶体管多晶硅浮栅上方，并且该电容下极板-介质层-上极板为多晶硅-介质层-硅化钨层。本发明还公开了一种OTP结构的制备方法，包括以下步骤：1.形成OTP器件表面区域的衬底，并在衬底上形成有效隔离的阱区和场区，在有缘区上方形成栅介质层，并在介质层上形成多晶硅层；2.淀积介质层；3.形成硅化钨层金属层；4.刻蚀形成硅化钨层-介质层-多晶硅电容区域；5.刻蚀形成多晶硅栅极；6.在多晶硅栅极侧面形成侧墙；7.形成PMOS晶体管的有源区。本发明能够提升编程能力、降低编程电压、缩小存储单元面积，增加单位面积的存储率。

Description

OTP器件及制备方法
技术领域
本发明涉及半导体集成电路领域，特别涉及一种OTP器件以及这种OTP器件的制备方法。
背景技术
OTP(One Time Programming，一次可编程)器件是一种存储器件，它是相对于多次性编程而言的，其编程过程是不可逆的活动，它适合程序固定不变的应用场合，因为成本较低而得到广泛的应用。
如图1a所示，现有的OTP器件一般由一个晶体管外加一个浮栅电容组成。如图1b所示，现有技术中OTP器件的版图包括多晶硅、N+有源区、接触窗。通常OTP器件通过一个晶体管和一个浮栅电容实现OTP的基本编程以及电荷存储的功能，浮栅OTP可以嵌入普通的逻辑工艺，但由于浮栅耦合电容的存在，使得存储单元面积大大增加，因而减少了单位面积的存储率。
发明内容
本发明所要解决的技术问题是提供一种OTP器件，以及制备该OTP器件的方法。
为解决上述技术问题，本发明OTP器件的技术方案是，OTP中电容直接叠加在OTP中PMOS晶体管多晶硅浮栅上方，以晶体管的多晶硅浮栅作为电容的下极板，并且该电容下极板-介质层-上极板为多晶硅层-介质层-硅化钨层。
作为本发明的进一步改进是，多晶硅栅氧厚度为
Figure B2009100571149D0000021
硅化钨层-介质层-多晶硅中的介质层厚度T，满足下列公式：
T＝ε0*εi*Area*Ratio／Cox／(1-Ratio)，
ε0为真空介电常数，εi为相对介质常数，，
Ratio为常数，在70％-90％之间，
Area为硅化钨层的面积，
Cox为OTP存储单元的多晶硅栅氧电容
本发明制备OTP器件的方法，包括以下步骤：
1)形成OTP器件表面区域的衬底，并在衬底上形成有效隔离的阱区和场区，在有缘区上方形成栅介质层，并在介质层上形成多晶硅层；
2)在多晶硅层上淀积介质层；
3)在介质层上形成硅化钨层金属层；
4)刻蚀形成硅化钨层-介质层-多晶硅的OTP器件电容区域；
5)刻蚀形成多晶硅栅极；
6)在多晶硅栅极侧面形成侧墙；
7)形成PMOS晶体管的有源区。
本发明的OTP器件，将耦合电容替换成硅化钨层-介质层-多晶硅的电容，直接垂直叠加在OTP器件中晶体管的浮栅上方，有利于缩小存储单元面积，增加器件单位面积的存储效率。
附图说明
下面结合附图和实施例对本发明作进一步详细的说明：
图1a为已有技术OTP器件结构示意图；
图1b为已有技术OTP器件版图示意图；
图2为本发明流程结构示意图；
图3为本发明OTP器件结构示意图；
图4为栅电流和栅电压坐标图；
图5为本发明流程图。
图中附图标记为：
1为多晶硅，2为N+有源区，3为接触窗，10为衬底，11为场区，12为阱区，191和192为有源区，13为栅氧层，14为多晶硅层，15为介质层，16为硅化钨层，17为轻掺杂漏区。
具体实施方式
如图2所示，本发明制备OTP器件的方法包括以下步骤：
首先，如图2a所示，按照已有技术的步骤，成OTP器件表面区域的衬底10，并在衬底10上形成有效隔离的N+阱区12和场区11，在有源区上方形成栅介质层即栅氧层13，并在栅氧层13上形成多晶硅层14，其中，多晶硅栅氧厚度为
Figure B2009100571149D0000031
然后，如图2b所示，为了以OTP层多晶硅层作为电容的下极，直接在多晶硅层上淀积介质层15，改介质层15至少包括一种介质。硅化钨层-介质层-多晶硅中的介质层厚度T，满足下列公式：
T＝ε0*εi*Area*Ratio/Cox/(1-Ratio)，
ε0为真空介电常数，εi为相对介质常数，
Ratio为常数，在70％-90％之间，
Area为硅化钨层的面积，
Cox为OTP存储单元的多晶硅栅氧电容。
接着，如图2c所示，在介质层上采用电击溅射的方法形成金属层即硅化钨层16作为OTP器件中电容的上极板。所淀积的硅化钨层厚度为1500-
Figure B2009100571149D0000041
并且，垂直方向上多晶硅不被硅化钨层覆盖的部分大于多晶硅自身面积的10％。到此，已经形成了OTP器件中的电容，其下极板-介质层-上极板分别为多晶硅层-介质层-硅化钨层。
然后，如图2d所示，刻蚀形成硅化钨层-介质层-多晶硅的OTP器件电容区域。
接着，如图2e所示，光刻，并刻蚀形成多晶硅栅极。在栅极两侧下方进行轻掺杂注入，形成请掺杂漏区(LDD)17。
接着，在多晶硅栅极侧面形成侧墙18可以根据需要形成一个或多个侧墙。在本实施例中，在多晶硅栅极侧面形成一对侧墙18。
最后，在有源区进行离子注入形成PMOS晶体管的有源区191和192，形成如图2f所示的OTP结构。
通过上述方法，形成本发明的OTP器件的电容以OTP器件中PMOS晶体管的浮栅作为电容的下极板，以硅化钨作为上极板，中间为介质层。OTP器件中栅氧层的厚度在
Figure B2009100571149D0000042
之间。并且在垂直方向上作为下极板的多晶硅层不被硅化钨层覆盖的部分大于多晶硅自身面积的10％。且该OTP器件中的电容上极板硅化钨层厚度为1500-介质层的厚度T，满足下列公式：
T＝ε0*εi*Area*Ratio/Cox/(1-Ratio)，
ε0为真空介电常数，εi为相对介质常数，
Ratio为常数在70％-90％之间，
Area为硅化钨层的面积，
Cox为OTP存储单元的多晶硅栅氧电容。
这样能实现PMOS编程最为合适的电压；同时让硅化钨层16的面积小于多晶硅层14面积，使存储单元面积最优化。
本发明将耦合电容替换成硅化钨层[16]-介质层[15]-多晶硅[14]的电容，直接垂直叠加在浮栅[14]上方，有利于缩小存储单元面积。并且本发明采用PMOS晶体管应用于本发明OTP结构，能够有效地降低编程电压。并且，对于编程最为合适的电压，请参考IEEE学报1990年卷37，第6期，第1487-1495页，《关于热电子诱发PMOS晶体管衰变模型的分析》，([6]Matsuoka，F.et al.“Analysis of Hot-Carrier-InducedDegradation Mode on PMOSFET’s”.IEEE Transactions on ElectronDevices，Vol 37，No.6，June 1990，pages 1487-1495.)PMOS CHE(热电子注入)区别于NMOS，发生在晶体的管多晶硅至衬底纵向电场较小的情况下。由注入电子所形成的注入电流有一定的峰值分布，如图5所示，当MOS晶体管的宽度W＝10μm，沟道宽度L＝0.3μm时OTP的编程效率直接依赖于产生的热电子数量与能量。本发明中提到的介质层15和硅化钨16面积的设计方法，就是通过调解这两个设计值，让通过电容耦合到多晶硅上的电压满足PMOS热电子注入峰值所需的电压值，从而提高OTP的编程效率。电容耦合指的是多晶硅栅氧13电容与硅化钨16-介质层15-多晶硅14的电容，两者之间的耦合。
本发明的OTP器件工作方法是这样的：
OTP进行编程时：施加脉冲信号在N阱12与一侧的P有源区191。
另一侧P有源区192与硅化钨16接地。脉冲电压为+3至+8Volt。
OTP进行数据读取时：在P有源区191上加DC电压+1至+3V，在N阱12上加DC电压+1至+5V。P有源区192与硅化钨16接地。
综上所述，本发明能够提升编程能力、降低编程电压、缩小存储单元面积，增加单位面积的存储率。

Claims (8)

1.一种OTP器件，其特征在于，OTP器件中电容直接叠加在OTP中PMOS晶体管多晶硅浮栅上方，以晶体管的多晶硅浮栅作为电容的下极板，并且该电容下极板-介质层-上极板为多晶硅层-介质层-硅化钨层。
2.根据权利要求1所述的OTP器件，其特征在于，所述的硅化钨层厚度为1500-
Figure F2009100571149C0000011
3.根据权利要求1所述的OTP器件，其特征在于，多晶硅栅氧厚度为
Figure F2009100571149C0000012
硅化钨层-介质层-多晶硅层中的介质层厚度T，满足下列公式：
T＝ε0*εi*Area*Ratio/Cox/(1-Ratio)，
ε0为真空介电常数，εi为相对介质常数，
Ratio为常数，在0.7-0.9之间，
Area为硅化钨层的面积，
Cox为OTP存储单元的多晶硅栅氧电容。
4.根据权利要求1所述的OTP器件，其特征在于，垂直方向上多晶硅不被硅化钨层覆盖的部分大于多晶硅自身面积的10％。
5.一种制备OTP器件的方法，其特征在于，包括以下步骤：
1)形成OTP器件表面区域的衬底，并在衬底上形成有效隔离的阱区和场区，在有缘区上方形成栅介质层，并在介质层上形成多晶硅层；
2)在多晶硅层上淀积介质层；
3)在介质层上形成硅化钨层金属层；
4)刻蚀形成硅化钨层-介质层-多晶硅的OTP器件电容区域；
5)刻蚀形成多晶硅栅极；
6)在多晶硅栅极侧面形成侧墙；
7)形成PMOS晶体管的有源区。
6.根据权利要求5所述的制备OTP器件的方法，其特征在于，步骤2)中形成的介质层包括至少一种介质。
7.根据权利要求5所述的制备OTP器件的方法，其特征在于，步骤3)中采用电击溅射的方法形成硅化钨金属层。
8.根据权利要求5所述的制备OTP器件的方法，其特征在于，步骤6)中在多晶硅栅极侧面形成至少一个侧墙。
CN200910057114A 2009-04-23 2009-04-23 Otp器件及制备方法 Active CN101872766B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910057114A CN101872766B (zh) 2009-04-23 2009-04-23 Otp器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910057114A CN101872766B (zh) 2009-04-23 2009-04-23 Otp器件及制备方法

Publications (2)

Publication Number Publication Date
CN101872766A true CN101872766A (zh) 2010-10-27
CN101872766B CN101872766B (zh) 2012-10-03

Family

ID=42997534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910057114A Active CN101872766B (zh) 2009-04-23 2009-04-23 Otp器件及制备方法

Country Status (1)

Country Link
CN (1) CN101872766B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855160A (zh) * 2012-12-03 2014-06-11 上海华虹宏力半导体制造有限公司 新型otp器件结构及其制造方法
CN104218038A (zh) * 2013-06-05 2014-12-17 上海华虹宏力半导体制造有限公司 嵌入式otp结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10127993B2 (en) 2015-07-29 2018-11-13 National Chiao Tung University Dielectric fuse memory circuit and operation method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4307919B2 (ja) * 2003-06-27 2009-08-05 三洋電機株式会社 半導体装置の製造方法
CN100365819C (zh) * 2005-12-06 2008-01-30 北京大学 一种快闪存储器结构及其制备方法
CN101202283A (zh) * 2006-12-11 2008-06-18 上海华虹Nec电子有限公司 一种多晶硅电容耦合otp器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855160A (zh) * 2012-12-03 2014-06-11 上海华虹宏力半导体制造有限公司 新型otp器件结构及其制造方法
CN104218038A (zh) * 2013-06-05 2014-12-17 上海华虹宏力半导体制造有限公司 嵌入式otp结构

Also Published As

Publication number Publication date
CN101872766B (zh) 2012-10-03

Similar Documents

Publication Publication Date Title
JP6063906B2 (ja) 不揮発性メモリの製造方法
CN103515435B (zh) Mos晶体管及其形成方法、sram存储单元电路
CN105551518B (zh) 一种soi单端口sram单元及其制作方法
CN101872766B (zh) Otp器件及制备方法
CN102088000A (zh) Eeprom的存储单元及其制造方法
CN101197371A (zh) 一种耦接电容结构及其制造方法
CN102263110B (zh) 嵌入bcd工艺的eeprom核结构及其形成方法
CN102104045B (zh) P型otp器件及其制造方法
CN102237367B (zh) 一种闪存器件及其制造方法
CN103107073A (zh) 金属栅极的形成方法
CN103094282B (zh) P型一次性可编程器件结构
CN203444766U (zh) 电荷流元件、电荷留置电路和集成电路芯片
CN100483690C (zh) 制造双层多晶硅可改写非易失性存储器的方法
CN113793807B (zh) 一种集成源漏电容的超结mos器件及其制作方法
CN110071115A (zh) 一种铁电存储器、制作方法及操作方法
CN105742249B (zh) 改善sonos存储器读取操作能力的方法
TW200945502A (en) Single gate nonvolatile memory cell with transistor and capacitor
CN102751286B (zh) 与深亚微米cmos逻辑工艺兼容的嵌入式动态存储器及制备方法
CN103855160A (zh) 新型otp器件结构及其制造方法
JP2003209247A (ja) 半導体装置
CN102427025A (zh) 一种后栅极两晶体管dram的制造方法
CN103035637B (zh) Rfldmos工艺中的esd器件及制造方法
CN102637730B (zh) 基于埋层n型阱的异质结1t-dram结构及其形成方法
CN101266972A (zh) 提高mosfet抗单粒子辐照的方法及一种mosfet器件
US20120314509A1 (en) Non-volatile semiconductor device, and method of operating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131216

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131216

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.