CN101853834A - 下沉基岛及埋入型基岛引线框结构及其先刻后镀方法 - Google Patents

下沉基岛及埋入型基岛引线框结构及其先刻后镀方法 Download PDF

Info

Publication number
CN101853834A
CN101853834A CN201010163663A CN201010163663A CN101853834A CN 101853834 A CN101853834 A CN 101853834A CN 201010163663 A CN201010163663 A CN 201010163663A CN 201010163663 A CN201010163663 A CN 201010163663A CN 101853834 A CN101853834 A CN 101853834A
Authority
CN
China
Prior art keywords
dao
pin
metal substrate
back side
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010163663A
Other languages
English (en)
Other versions
CN101853834B (zh
Inventor
王新潮
梁志忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN2010101636637A priority Critical patent/CN101853834B/zh
Publication of CN101853834A publication Critical patent/CN101853834A/zh
Application granted granted Critical
Publication of CN101853834B publication Critical patent/CN101853834B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及一种下沉基岛及埋入型基岛引线框结构及其先刻后镀方法，所述结构包括基岛(1)和引脚(2)，基岛(1)有二组，一组为第一基岛(1.1)，另一组为第二基岛(1.2)，第一基岛(1.1)正面中央区域下沉，在第二基岛(1.2)和引脚(2)的正面设置有第一金属层(4)，第一基岛(1.1)和引脚(2)的背面设置有第二金属层(5)，在引脚(2)外围的区域、引脚(2)与第一基岛(1.1)之间的区域、第一基岛(1.1)与第二基岛(1.2)之间的区域、第二基岛(1.2)背面、第二基岛(1.2)与引脚(2)之间的区域以及引脚(2)与引脚(2)之间的区域嵌置有无填料的塑封料(3)，且使第一基岛和引脚背面尺寸小于第一基岛和引脚正面尺寸，形成上大下小的第一基岛和引脚结构。本发明的效果是：塑封体与金属脚的束缚能力大。

Description

下沉基岛及埋入型基岛引线框结构及其先刻后镀方法
(一)技术领域
本发明涉及一种下沉基岛及埋入型基岛引线框结构及其先刻后镀方法。属于半导体封装技术领域。
(二)背景技术
传统的引线框结构，详细如下说明：
采用金属基板的正面进行化学蚀刻及表面电镀层后，即完成引线框的制作(如图14所示)。而引线框的背面则在封装过程中再进行背面蚀刻。
而上述的引线框在封装过程中存在了以下的不足点：
此种的引线框架结构在金属基板正面进行了半蚀刻工艺，因为只在金属基板正面进行了半蚀刻工作，而在塑封过程中塑封料只有包覆住半只脚的高度，所以塑封体与金属脚的束缚能力就变小了，如果塑封体贴片到PCB板上不是很好时，再进行返工重贴，就容易产生掉脚的问题(如图15所示)。
尤其塑封料的种类是采用有填料时候，因为材料在生产过程的环境与后续表面贴装的应力变化关系，会造成金属与塑封料产生垂直型的裂缝，其特性是填料比例越高则越硬越脆越容易产生裂缝。
(三)发明内容
本发明的目的在于克服上述不足，提供一种塑封体与金属脚的束缚能力大的下沉基岛及埋入型基岛引线框结构及其先刻后镀方法。
本发明的目的是这样实现的：一种下沉基岛及埋入型基岛引线框结构，包括基岛和引脚，所述基岛有二组，一组为第一基岛，另一组为第二基岛，所述第一基岛正面中央区域下沉，在所述第二基岛和引脚的正面设置有第一金属层，在所述第一基岛和引脚的背面设置有第二金属层，在引脚外围、引脚与第一基岛之间的区域、第一基岛与第二基岛之间的区域、第二基岛背面、第二基岛与引脚之间的区域以及引脚与引脚之间的区域嵌置有无填料的塑封料，所述无填料的塑封料将引脚下部、引脚与第一基岛下部、第一基岛下部与第二基岛背面、第二基岛背面与引脚下部以及引脚与引脚下部连接成一体，且使所述第一基岛和引脚背面尺寸小于第一基岛和引脚正面尺寸，形成上大下小的第一基岛和引脚结构。
本发明下沉基岛及埋入型基岛引线框先刻后镀方法，所述方法包括以下工艺步骤：
步骤一、取金属基板
步骤二、贴膜作业
利用贴膜设备在金属基板的正面及背面分别贴上可进行曝光显影的光刻胶膜，
步骤三、金属基板正面去除部分光刻胶膜
利用曝光显影设备将步骤二完成贴膜作业的金属基板正面进行曝光显影去除部分光刻胶膜，以露出金属基板上后续需要进行半蚀刻的区域，
步骤四、金属基板正面半蚀刻
对步骤三中金属基板正面去除部分光刻胶膜的区域进行半蚀刻，在金属基板正面形成凹陷的半蚀刻区域，同时相对形成基岛和引脚，所述基岛有二组，一组为第一基岛，另一组为第二基岛，
步骤五、金属基板正背面揭膜作业
将金属基板正面余下的光刻胶膜和背面的光刻胶膜揭除，
步骤六、金属基板正面半蚀刻区域填涂无填料的软性填缝剂
在步骤四金属基板正面形成凹陷的半蚀刻区域，填涂上无填料的软性填缝剂，并同时进行烘烤，促使无填料的软性填缝剂固化成无填料的塑封料，
步骤七、金属基板正背面贴膜作业
利用贴膜设备在已完成填涂无填料的软性填缝剂作业的金属基板的正面及背面分别贴上可进行曝光显影的光刻胶膜，
步骤八、去除部分光刻胶膜
在金属基板的正面及背面去除部分光刻胶膜，用意是露出第一基岛和引脚的背面以及第二基岛和引脚的正面，
步骤九、镀金属层
在步骤八露出的第一基岛和引脚的背面镀上第二金属层，在第二基岛和引脚的正面镀上第一金属层，
步骤十、去除金属基板背面部分光刻胶膜
去除金属基板背面部分光刻胶膜，以露出金属基板背面的引脚外围、第一基岛与引脚之间的区域、第一基岛正面中央的区域、第一基岛与第二基岛之间的区域、第二基岛与引脚之间的区域以及引脚与引脚之间的区域，
步骤十一、金属基板背面半蚀刻
在金属基板的背面对不被光刻胶膜覆盖的区域即步骤四余下部分的金属同时蚀刻出所述的第一基岛、第二基岛和引脚的正面，且使所述第一基岛和引脚背面的尺寸小于第一基岛和引脚的正面尺寸，形成上大下小的结构。
步骤十二、金属基板正背面揭膜作业
将金属基板正面和背面余下的光刻胶膜揭除。
本发明的有益效果是：
1)由于在所述金属脚(引脚)与金属脚间的区域嵌置有无填料的软性填缝剂，该无填料的软性填缝剂与在塑封过程中的常规有填料塑封料一起包覆住整个金属脚的高度，所以塑封体与金属脚的束缚能力就变大了，不会再有产生掉脚的问题。
2)由于采用了正面与背面分开蚀刻作业的方法，所以在蚀刻作业中可形成背面基岛的尺寸稍小而正面基岛尺寸稍大的结构，而同个基岛的上下大小不同尺寸在被无填料的塑封料所包覆的更紧更不容易产生滑动而掉脚。
(四)附图说明
图1～12为本发明下沉基岛及埋入型基岛引线框先刻后镀生产方法各工序示意图。
图13为本发明下沉基岛及埋入型基岛引线框结构示意图。
图14为以往形成绝缘脚示意图。
图15为以往形成的掉脚图。
图中附图标记：
基岛1、第一基岛1.1、第二基岛1.2、引脚2、无填料的塑封料3、第一金属层4、第二金属层5、金属基板6、光刻胶膜7和8、半蚀刻区域9、光刻胶膜10和11。
(五)具体实施方式
本发明下沉基岛及埋入型基岛引线框先刻后镀方法如下：
步骤一、取金属基板
参见图1，取一片厚度合适的金属基板6。金属基板6的材质可以依据芯片的功能与特性进行变换，例如：铜、铝、铁、铜合金或镍铁合金等。
步骤二、贴膜作业
参见图2，利用贴膜设备在金属基板的正面及背面分别贴上可进行曝光显影的光刻胶膜7和8，以保护后续的蚀刻工艺作业。
步骤三、金属基板正面去除部分光刻胶膜
参见图3，利用曝光显影设备将步骤二完成贴膜作业的金属基板正面进行曝光显影去除部分光刻胶膜，以露出金属基板上后续需要进行半蚀刻的区域。
步骤四、金属基板正面半蚀刻
参见图4，对步骤三中金属基板正面去除部分光刻胶膜的区域进行半蚀刻，在金属基板正面形成凹陷的半蚀刻区域9，同时相对形成基岛1和引脚2，其用意主要是避免在后续作业中出现溢胶。所述基岛1有二组，一组为第一基岛1.1，另一组为第二基岛1.2。
步骤五、金属基板正背面揭膜作业
参见图5，将金属基板正面余下的光刻胶膜和背面的光刻胶膜揭除。
步骤六、金属基板正面半蚀刻区域填涂无填料的软性填缝剂
参见图6，在步骤四金属基板正面形成凹陷的半蚀刻区域9，填涂上无填料的软性填缝剂，并同时进行烘烤，促使无填料的软性填缝剂固化成无填料的塑封料3。
步骤七、金属基板正背面贴膜作业
参见图7，利用贴膜设备在已完成填涂无填料的软性填缝剂作业的金属基板的正面及背面分别贴上可进行曝光显影的光刻胶膜10和11，以保护后续的镀金属层工艺作业。
步骤八、去除部分光刻胶膜
参见图8，在金属基板的正面及背面去除部分光刻胶膜，用意是露出第一基岛和引脚的背面以及第二基岛和引脚的正面。
步骤九、镀金属层
参见图9，在步骤八露出的第一基岛和引脚的背面镀上第二金属层5，在第二基岛和引脚的正面镀上第一金属层4，以利后续焊线时金属线与芯片区和打线内脚区之间能更加紧密、牢固的接合，同时增加在包封工艺中促使有填料的塑封料间的结合度。而金属层的成分会因不同的芯片材质可以是采用金镍金、金镍铜镍金、镍钯金、金镍钯金、镍金、银或锡等。
步骤十、去除金属基板背面部分光刻胶膜
参见图10，去除金属基板背面部分光刻胶膜，以露出金属基板背面的引脚外围、第一基岛与引脚之间的区域、第一基岛正面中央的区域、第一基岛与第二基岛之间的区域、第二基岛与引脚之间的区域以及引脚与引脚之间的区域。
步骤十一、金属基板背面半蚀刻
参见图11，在金属基板的背面对不被光刻胶膜覆盖的区域即步骤四余下部分的金属同时蚀刻出所述的第一基岛1.1、第二基岛1.2和引脚2的正面，且使所述第一基岛1.1和引脚2背面的尺寸小于第一基岛1.1和引脚2的正面尺寸，形成上大下小的结构。
步骤十二、金属基板正背面揭膜作业
参见图12，将金属基板正面和背面余下的光刻胶膜揭除。
最后成品参见图13：图13中，基岛1、引脚2、无填料的塑封料3、第一金属层4和第二金属层5，由图13可以看出，本发明下沉基岛及埋入型基岛引线框结构，包括基岛1和引脚2，所述基岛1有二组，一组为第一基岛1.1，另一组为第二基岛1.2，所述第一基岛1.1正面中央区域下沉，在所述第二基岛1.2和引脚2的正面设置有第一金属层4，在所述第一基岛1.1和引脚2的背面设置有第二金属层5，在引脚2外围的区域、引脚2与第一基岛1.1之间的区域、第一基岛1.1与第二基岛1.2之间的区域、第二基岛1.2背面、第二基岛1.2与引脚2之间的区域以及引脚2与引脚2之间的区域嵌置有无填料的塑封料3，所述无填料的塑封料3将引脚2外围的下部、引脚2与第一基岛1.1下部、第一基岛1.1下部与第二基岛1.2背面、第二基岛1.2背面与引脚2下部以及引脚2与引脚2下部连接成一体，且使所述第一基岛1.1和引脚2背面尺寸小于第一基岛1.1和引脚2正面尺寸，形成上大下小的第一基岛和引脚结构。

Claims (2)

1.一种下沉基岛及埋入型基岛引线框结构，包括基岛(1)和引脚(2)，其特征在于：所述基岛(1)有二组，一组为第一基岛(1.1)，另一组为第二基岛(1.2)，所述第一基岛(1.1)正面中央区域下沉，在所述第二基岛(1.2)和引脚(2)的正面设置有第一金属层(4)，在所述第一基岛(1.1)和引脚(2)的背面设置有第二金属层(5)，在引脚(2)外围的区域、引脚(2)与第一基岛(1.1)之间的区域、第一基岛(1.1)与第二基岛(1.2)之间的区域、第二基岛(1.2)背面、第二基岛(1.2)与引脚(2)之间的区域以及引脚(2)与引脚(2)之间的区域嵌置有无填料的塑封料(3)，所述无填料的塑封料(3)将引脚(2)下部外围、引脚(2)与第一基岛(1.1)下部、第一基岛(1.1)下部与第二基岛(1.2)背面、第二基岛(1.2)背面与引脚(2)下部以及引脚(2)与引脚(2)下部连接成一体，且使所述第一基岛(1.1)和引脚(2)背面尺寸小于第一基岛(1.1)和引脚(2)正面尺寸，形成上大下小的第一基岛和引脚(2)结构。
2.一种如权利要求1所述的下沉基岛及埋入型基岛引线框先刻后镀方法，其特征在于：所述方法包括以下工艺步骤：
步骤一、取金属基板
步骤二、贴膜作业
利用贴膜设备在金属基板的正面及背面分别贴上可进行曝光显影的光刻胶膜，
步骤三、金属基板正面去除部分光刻胶膜
利用曝光显影设备将步骤二完成贴膜作业的金属基板正面进行曝光显影去除部分光刻胶膜，以露出金属基板上后续需要进行半蚀刻的区域，
步骤四、金属基板正面半蚀刻
对步骤三中金属基板正面去除部分光刻胶膜的区域进行半蚀刻，在金属基板正面形成凹陷的半蚀刻区域，同时相对形成基岛和引脚，所述基岛有二组，一组为第一基岛，另一组为第二基岛，
步骤五、金属基板正背面揭膜作业
将金属基板正面余下的光刻胶膜和背面的光刻胶膜揭除，
步骤六、金属基板正面半蚀刻区域填涂无填料的软性填缝剂
在步骤四金属基板正面形成凹陷的半蚀刻区域，填涂上无填料的软性填缝剂，并同时进行烘烤，促使无填料的软性填缝剂固化成无填料的塑封料，
步骤七、金属基板正背面贴膜作业
利用贴膜设备在已完成填涂无填料的软性填缝剂作业的金属基板的正面及背面分别贴上可进行曝光显影的光刻胶膜，
步骤八、去除部分光刻胶膜
在金属基板的正面及背面去除部分光刻胶膜，用意是露出第一基岛和引脚的背面以及第二基岛和引脚的正面，
步骤九、镀金属层
在步骤八露出的第一基岛和引脚的背面镀上第二金属层，在第二基岛和引脚的正面镀上第一金属层，
步骤十、去除金属基板背面部分光刻胶膜
去除金属基板背面部分光刻胶膜，以露出金属基板背面的引脚外围、第一基岛与引脚之间的区域、第一基岛正面中央的区域、第一基岛与第二基岛之间的区域、第二基岛与引脚之间的区域以及引脚与引脚之间的区域，
步骤十一、金属基板背面半蚀刻
在金属基板的背面对不被光刻胶膜覆盖的区域即步骤四余下部分的金属同时蚀刻出所述的第一基岛、第二基岛和引脚的正面，且使所述第一基岛和引脚背面的尺寸小于第一基岛和引脚的正面尺寸，形成上大下小的结构，
步骤十二、金属基板正背面揭膜作业
将金属基板正面和背面余下的光刻胶膜揭除。
CN2010101636637A 2010-04-28 2010-04-28 下沉基岛及埋入型基岛引线框结构及其先刻后镀方法 Active CN101853834B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101636637A CN101853834B (zh) 2010-04-28 2010-04-28 下沉基岛及埋入型基岛引线框结构及其先刻后镀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101636637A CN101853834B (zh) 2010-04-28 2010-04-28 下沉基岛及埋入型基岛引线框结构及其先刻后镀方法

Publications (2)

Publication Number Publication Date
CN101853834A true CN101853834A (zh) 2010-10-06
CN101853834B CN101853834B (zh) 2012-01-04

Family

ID=42805211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101636637A Active CN101853834B (zh) 2010-04-28 2010-04-28 下沉基岛及埋入型基岛引线框结构及其先刻后镀方法

Country Status (1)

Country Link
CN (1) CN101853834B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5683943A (en) * 1994-06-14 1997-11-04 Dai Nippon Printing Co., Ltd. Process for etching a semiconductor lead frame
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device
CN101546718A (zh) * 2008-02-01 2009-09-30 英飞凌科技股份有限公司 半导体装置封装和制造半导体装置封装的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5683943A (en) * 1994-06-14 1997-11-04 Dai Nippon Printing Co., Ltd. Process for etching a semiconductor lead frame
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device
CN101546718A (zh) * 2008-02-01 2009-09-30 英飞凌科技股份有限公司 半导体装置封装和制造半导体装置封装的方法

Also Published As

Publication number Publication date
CN101853834B (zh) 2012-01-04

Similar Documents

Publication Publication Date Title
CN101814446B (zh) 基岛露出及多凸点基岛露出引线框结构及其先刻后镀方法
CN102005432B (zh) 四面无引脚封装结构及其封装方法
CN101840901B (zh) 无基岛静电释放圈引线框结构及其生产方法
TWI286375B (en) Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for fabricating the same
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
CN101814482A (zh) 有基岛引线框结构及其生产方法
TW200834859A (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
CN101814481A (zh) 无基岛引线框结构及其生产方法
JP2006516812A (ja) 部分的にパターン形成されたリードフレームならびに半導体パッケージングにおけるその製造および使用方法
US9659842B2 (en) Methods of fabricating QFN semiconductor package and metal plate
CN101325190A (zh) 导线架上具有图案的四方扁平无引脚封装结构
CN101853832B (zh) 基岛露出型及埋入型基岛引线框结构及其先刻后镀方法
CN201838582U (zh) 集成电路或分立器件金属脚上大下小引线框结构
CN108198790A (zh) 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
CN102324414A (zh) 有基岛预填塑封料先镀后刻引线框结构及其生产方法
CN201838581U (zh) 四面无引脚封装结构
CN101325191A (zh) 芯片上具有图案的四方扁平无引脚封装结构
CN101853833B (zh) 埋入型基岛及多凸点基岛引线框结构及其先刻后镀方法
CN101853834B (zh) 下沉基岛及埋入型基岛引线框结构及其先刻后镀方法
CN101826503B (zh) 下沉基岛及多凸点基岛引线框结构及其先刻后镀方法
CN101826502B (zh) 基岛露出及下沉基岛露出型引线框结构及其先刻后镀方法
CN108198804A (zh) 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
JP2006237187A (ja) 樹脂封止型半導体パッケージの製造方法
CN101840902B (zh) 芯片直接置放引线框结构及其生产方法
CN101819958A (zh) 倒装芯片用引线框结构及其先刻后镀生产方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170111

Address after: Tianjin free trade zone (Dongjiang Bonded Port) No. 6865 North Road, 1-1-1802-7 financial and trade center of Asia

Patentee after: Xin Xin finance leasing (Tianjin) Co., Ltd.

Address before: 214434 Binjiang Middle Road, Jiangyin Development Zone, Jiangsu, China, 275

Patentee before: Jiangsu Changdian Sci. & Tech. Co., Ltd.

EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20101006

Assignee: Jiangsu Changjiang Electronics Technology Co., Ltd.

Assignor: Xin Xin finance leasing (Tianjin) Co., Ltd.

Contract record no.: 2017320000152

Denomination of invention: Submerged basic island, embedded basic island lead frame structure and first-etching last-plating method thereof

Granted publication date: 20120104

License type: Exclusive License

Record date: 20170614

EC01 Cancellation of recordation of patent licensing contract
EC01 Cancellation of recordation of patent licensing contract

Assignee: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY Co.,Ltd.

Assignor: Xin Xin finance leasing (Tianjin) Co., Ltd.

Contract record no.: 2017320000152

Date of cancellation: 20200416

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200423

Address after: 214434, No. 78, mayor road, Chengjiang, Jiangsu, Jiangyin, Wuxi

Patentee after: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: 1-1-1802-7, North Zone, financial and Trade Center, No. 6865, Asia Road, Tianjin pilot free trade zone (Dongjiang Free Trade Port)

Patentee before: Xin Xin finance leasing (Tianjin) Co., Ltd.